專利名稱：集成電路測(cè)試模組的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型是有關(guān)于一種測(cè)試模組，且特別是有關(guān)于一種集成電路測(cè)試模組。
背景技術(shù)：
集成電路(Integrated Circuit，IC)晶片的半導(dǎo)體測(cè)試，在半導(dǎo)體制程的不同階段都是必要的。每一個(gè)IC晶片在晶圓與封裝型態(tài)都必須接受測(cè)試以確保其電性功能。測(cè)試產(chǎn)品的需求來(lái)自以下兩個(gè)因素晶片的新設(shè)計(jì)與單位產(chǎn)量的提高。隨著晶片功能的加強(qiáng)與復(fù)雜化，高速與精確的測(cè)試需求也就更加重要。
在晶圓型態(tài)測(cè)試個(gè)別晶片，其過(guò)程稱為晶圓探測(cè)。晶圓探測(cè)是在晶片與自動(dòng)測(cè)試設(shè)備之間建立暫時(shí)的電性接觸。晶圓探測(cè)是IC設(shè)計(jì)與功能的重要測(cè)試，以便進(jìn)行晶片分離與后續(xù)昂貴的封裝之前，篩選出良好的IC晶片。
請(qǐng)參考圖1所示，是一種集成電路測(cè)試模組的側(cè)視示意圖。習(xí)知集成電路測(cè)試模組100適于連接一測(cè)試頭10，用以電性接觸一集成電路晶圓20的一受測(cè)面22。習(xí)知集成電路模組100包括一探針界面卡(Probe InterfaceBoard)110、一彈簧探針?biāo)?Pogo Tower)120、一探針卡(Probe Card)130與一測(cè)試插座(Interposer)140。
探針界面卡110具有兩相對(duì)耦接界面112與114，其中耦接界面112與測(cè)試頭10相連接。彈簧探針?biāo)?20組裝至探針界面卡110，并且具有兩相對(duì)耦接界面122與124，其中彈簧探針?biāo)?20的耦接界面122與探針界面卡110的耦接界面114相互電性連接。探針卡130組裝至彈簧探針?biāo)?20，并且具有兩相對(duì)耦接界面132與134，其中探針卡130的耦接界面132與彈簧探針?biāo)?20的耦接界面124相互電性連接。測(cè)試插座140組裝至探針卡130，并且具有兩相對(duì)耦接界面142與144，其中測(cè)試插座140的耦接界面142與探針卡130的耦接界面134相互電性連接。
此外，測(cè)試插座140為一彈簧探針插入器(spring-pin interposer)，耦接界面144則具有面陣列分布的多個(gè)探針144a，使得集成電路測(cè)試模組100在測(cè)試集成電路晶圓20的受測(cè)面22時(shí)，這些探針144a電性接觸受測(cè)面22上的以面陣列排列的多個(gè)接點(diǎn)(圖1未繪示)。
然而，習(xí)知集成電路測(cè)試模組在測(cè)試集成電路晶圓時(shí)，因?yàn)橛嵦?hào)在傳輸時(shí)必須經(jīng)過(guò)許多界面，所以在系統(tǒng)偵錯(cuò)時(shí)較難以掌握，故可能造成訊號(hào)品質(zhì)不佳，甚至影響訊號(hào)的判斷，這對(duì)于電性測(cè)試的準(zhǔn)確性有不良的影響。

發(fā)明內(nèi)容
本實(shí)用新型的目的就是在提供一種集成電路測(cè)試模組，用以測(cè)試集成電路晶圓或集成電路封裝，并藉由減少測(cè)試界面以改善訊號(hào)傳輸?shù)钠焚|(zhì)來(lái)提升電性測(cè)試的準(zhǔn)確性。
此外，本實(shí)用新型的又一目的就是在提供一種集成電路測(cè)試模組，用以藉由更換終端測(cè)試界面來(lái)測(cè)試具有相似或相似接點(diǎn)分布的集成電路晶圓及集成電路封裝。
基于本實(shí)用新型的上述目的或其他目的，本實(shí)用新型提出一種集成電路測(cè)試模組，適于連接至一測(cè)試頭，用以電性接觸一集成電路晶圓或一集成電路封裝的一受測(cè)面。集成電路測(cè)試模組包括一探針界面卡與一測(cè)試插座。探針界面卡具有一第一耦接界面及相對(duì)的一第二耦接界面，其中第一耦接界面是連接至測(cè)試頭。測(cè)試插座組裝至探針界面卡，并具有一第三耦接界面及相對(duì)的一第四耦接界面，其中第三耦接界面是電性連接第二耦接界面，而第四耦接界面是適于電性接觸集成電路晶圓或集成電路封裝的受測(cè)面。
依照本實(shí)用新型的實(shí)施例所述，集成電路測(cè)試模組更包括一探針卡，其組裝于探針界面卡與測(cè)試插座之間，并具有一第五耦接界面及相對(duì)的一第六耦接界面，其中第五耦接界面是電性連接至第二耦接界面，而第六耦接面是電性連接至第三耦接界面。
本實(shí)用新型提出一種集成電路測(cè)試模組，適于連接至一測(cè)試頭，用以電性接觸一集成電路晶圓的一第一受測(cè)面或一集成電路封裝的一第二受測(cè)面。集成電路測(cè)試模組包括一探針界面卡、一第一測(cè)試插座與一第二測(cè)試插座。探針界面卡具有一第一耦接界面及相對(duì)的一第二耦接界面，其中第一耦接界面是連接至測(cè)試頭。第一測(cè)試插座具有一第三耦接界面及相對(duì)的一第四耦接界面。第二測(cè)試插座具有一第五耦接界面及相對(duì)的一第六耦接界面。
當(dāng)欲測(cè)試集成電路晶圓時(shí)，第一測(cè)試插座是組裝至探針界面卡，而第一測(cè)試插座的第三耦接界面是電性連接第二耦接界面，且第四耦接界面是適于電性接觸集成電路晶圓的第一受測(cè)面。
當(dāng)欲測(cè)試集成電路封裝時(shí)，第二測(cè)試插座是組裝至探針界面卡，而第二測(cè)試插座的第五耦接界面是電性連接第二耦接界面，且第六耦接界面是適于電性接觸集成電路封裝的第二受測(cè)面。
基于上述，本實(shí)用新型的集成電路測(cè)試模組可減少不必要的測(cè)試界面，來(lái)改善訊號(hào)傳輸?shù)钠焚|(zhì)，以提升電性測(cè)試的準(zhǔn)確性。此外，本實(shí)用新型的集成電路測(cè)試模組可大幅減少探針界面卡的設(shè)計(jì)費(fèi)用與時(shí)間。另外，本實(shí)用新型的集成電路測(cè)試模組可廣泛應(yīng)用于晶圓及封裝元件的測(cè)試。
為讓本實(shí)用新型的上述和其他目的、特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合所附圖式，作詳細(xì)說(shuō)明如下。


圖1習(xí)知一種集成電路測(cè)試模組的側(cè)視示意圖。
圖2是本實(shí)用新型第一實(shí)施例的集成電路測(cè)試模組的側(cè)視示意圖。
圖3是本實(shí)用新型第二實(shí)施例的集成電路測(cè)試模組的側(cè)視示意圖。
圖4是本實(shí)用新型第三實(shí)施例的集成電路測(cè)試模組的側(cè)視示意圖。
圖5是本實(shí)用新型第四實(shí)施例的集成電路測(cè)試模組的側(cè)視分解示意圖。
10測(cè)試頭20集成電路晶圓22集成電路晶圓的受測(cè)面30集成電路封裝32集成電路封裝的受測(cè)面100習(xí)知集成電路測(cè)試模組110、210、310、410、510探針界面卡112、114、122、124、132、134、142、144、212、214、222、224、232、234、424耦接界面120彈簧探針?biāo)?30、220探針卡140、230、320、420測(cè)試插座144a、234a探針200、400、500本實(shí)用新型的集成電路測(cè)試模組520第一測(cè)試插座530第二測(cè)試插座具體實(shí)施方式
請(qǐng)參考圖2所示，其是本實(shí)用新型第一實(shí)施例的集成電路測(cè)試模組的側(cè)視示意圖。本實(shí)施例的集成電路測(cè)試模組200是適于連接至一測(cè)試頭10，用以電性接觸一集成電路晶圓20的一受測(cè)面22，使得自動(dòng)化測(cè)試設(shè)備可經(jīng)由測(cè)試模組200來(lái)對(duì)集成電路晶圓20作電性測(cè)試。集成電路測(cè)試模組200包括一探針界面卡210、一探針卡220與一測(cè)試插座230。
探針界面卡210具有兩相對(duì)耦接界面212與214，其中耦接界面212連接至測(cè)試頭10。探針卡220組裝至探針界面卡210，探針卡220具有兩相對(duì)耦接界面222與224，其中探針卡220的耦接界面222電性連接至探針界面卡210的耦接界面214。測(cè)試插座230(例如為一彈簧探針插入器)組裝至探針卡220，測(cè)試插座230具有兩相對(duì)耦接界面232與234，其中測(cè)試插座230的耦接界面232電性連接至探針卡220的耦接界面224，而測(cè)試插座230的耦接界面234適于電性接觸集成電路晶圓20的受測(cè)面22。值得注意的是，上述測(cè)試插座230的耦接界面234及受測(cè)面22之間的接點(diǎn)分布例如為面陣列。
此外，測(cè)試插座230例如為一彈簧探針插入器，測(cè)試插座230的耦接界面234則具有面陣列分布的多個(gè)探針234a，使得集成電路測(cè)試模組200在測(cè)試集成電路晶圓20的受測(cè)面22時(shí)，探針234a電性接觸受測(cè)面22上的面陣列接點(diǎn)(圖2未繪示)。
請(qǐng)參閱圖3所示，是本實(shí)用新型第二實(shí)施例的集成電路測(cè)試模組的側(cè)視示意圖。請(qǐng)同時(shí)參考圖2與圖3，第二實(shí)施例與第一實(shí)施例不同之處在于第二實(shí)施例的探針界面卡310與測(cè)試插座320(例如為一彈簧探針插入器)之間并不需要組裝第一實(shí)施例的探針卡220，因此測(cè)試插座320可與探針界面卡310直接組裝而作電性連接，不過(guò)測(cè)試插座320與探針界面卡310之間的耦接界面必須設(shè)計(jì)相互對(duì)應(yīng)。至于第二實(shí)施例的其他測(cè)試構(gòu)件的相對(duì)組裝方式與測(cè)試方式則同于第一實(shí)施例所述，故于此不再贅述。
請(qǐng)參閱圖4所示，是本實(shí)用新型第三實(shí)施例的集成電路測(cè)試模組的側(cè)視示意圖。請(qǐng)同時(shí)參考圖3與圖4，第三實(shí)施例與第二實(shí)施例不同之處有二。其一，第二實(shí)施例中測(cè)試插座320例如為彈簧探針插入器，而第三實(shí)施例中測(cè)試插座420則例如為彈性探針插座。其二，第二實(shí)施例所測(cè)試的對(duì)象為集成電路晶圓20，而第三實(shí)施例所測(cè)試的對(duì)象則為一集成電路封裝30，例如墊格陣列(Land Grid Array，LGA)、球格陣列(Ball Grid Array，BGA)或針格陣列(Pin Grid Array，PGA)等類型的封裝結(jié)構(gòu)。至于其他測(cè)試構(gòu)件的相對(duì)組裝方式則同于第一實(shí)施例所述，故于此不再贅述。在此必須說(shuō)明的是，依照集成電路的設(shè)計(jì)，接點(diǎn)種類可分為訊號(hào)、電源與接地等三類，而集成電路晶圓20(如圖3)的上述三類的接點(diǎn)數(shù)量與集成電路封裝30(如圖4)的上述三類接點(diǎn)數(shù)量不一定相同。
此外，當(dāng)?shù)谌龑?shí)施例的集成電路測(cè)試模組400在測(cè)試集成電路封裝30的受測(cè)面32時(shí)，測(cè)試插座420的耦接面424上的面陣列端點(diǎn)(圖4未繪示)適于電性接觸受測(cè)面32上的面陣列接點(diǎn)(圖4未繪示)。
請(qǐng)參閱圖5所示，是本實(shí)用新型第四實(shí)施例的集成電路測(cè)試模組的側(cè)視分解示意圖。第四實(shí)施例的集成電路測(cè)試模組500為第二實(shí)施例與第三實(shí)施例的組合。請(qǐng)參考圖5，本實(shí)施例的集成電路測(cè)試模組500包括一探針界面卡510、一第一測(cè)試插座520與一第二測(cè)試插座530。其中，第一測(cè)試插座520例如為彈簧探針插入器，而第二測(cè)試插座530則例如為彈性探針插座，且兩插座可視欲測(cè)試對(duì)象的不同而加以替換。當(dāng)集成電路模組500欲測(cè)試集成電路晶圓20時(shí)，可將第一測(cè)試插座520組裝至探針界面卡510，且將探針界面卡510組裝至測(cè)試頭10而如圖3所繪示的型態(tài)。另一方面，當(dāng)集成電路模組500欲測(cè)試集成電路封裝30時(shí)，可將第二測(cè)試插座530組裝至探針界面卡510，且將探針界面卡510組裝至測(cè)試頭10而如圖4所繪示的型態(tài)。由上述可知，探針界面卡510可分別與第一測(cè)試插座520與第二測(cè)試插座530相組裝，因此兩測(cè)試插座520、530與探針界面卡510分別互相電性連接的耦接界面必須為同一耦接規(guī)格，如此才可具有替換性。
綜上所述，本實(shí)用新型的集成電路測(cè)試模組具有以下優(yōu)點(diǎn)一、相較于習(xí)知技術(shù)，本實(shí)用新型可減少不必要的測(cè)試界面，來(lái)改善訊號(hào)傳輸?shù)钠焚|(zhì)，以提升電性測(cè)試的準(zhǔn)確性。
二、本實(shí)用新型的第四實(shí)施例可廣泛應(yīng)用于晶圓及封裝元件的測(cè)試，并對(duì)于具有相似接點(diǎn)分布的集成電路晶圓及集成電路封裝，可共用同一耦接規(guī)格的探針界面卡，以大幅減少探針界面卡的設(shè)計(jì)費(fèi)用與時(shí)間。
雖然本實(shí)用新型已以實(shí)施例揭露如上，然其并非用以限定本實(shí)用新型，任何熟習(xí)此技藝者，在不脫離本實(shí)用新型的精神和范圍內(nèi)，當(dāng)可作些許的更動(dòng)與潤(rùn)飾，因此本實(shí)用新型的保護(hù)范圍當(dāng)視后附的申請(qǐng)專利范圍所界定者為準(zhǔn)。
權(quán)利要求1.一種集成電路測(cè)試模組，適于連接至一測(cè)試頭，用以電性接觸一集成電路晶圓或一集成電路封裝的一受測(cè)面，其特征在于該集成電路測(cè)試模組包括一探針界面卡，具有一第一耦接界面及相對(duì)的一第二耦接界面，其中該第一耦接界面是連接至該測(cè)試頭；以及一測(cè)試插座，組裝至該探針界面卡，并具有一第三耦接界面及相對(duì)的一第四耦接界面，其中該第三耦接界面是電性連接該第二耦接界面，而該第四耦接界面是適于電性接觸該集成電路晶圓或該集成電路封裝的該受測(cè)面。
2.根據(jù)權(quán)利要求1所述的集成電路測(cè)試模組，其特征在于其更包括一探針卡，組裝于該探針界面卡與該測(cè)試插座之間，并具有一第五耦接界面及相對(duì)的一第六耦接界面，其中該第五耦接界面是電性連接至該第二耦接界面，而該第六耦接面是電性連接至該第三耦接界面。
3.根據(jù)權(quán)利要求1所述的集成電路測(cè)試模組，其特征在于其中所述的測(cè)試插座是為一彈簧探針插入器。
4.根據(jù)權(quán)利要求1所述的集成電路測(cè)試模組，其特征在于其中所述的第四耦接界面及該受測(cè)面之間的接點(diǎn)分布是為面陣列。
5.一種集成電路測(cè)試模組，適于連接至一測(cè)試頭，用以電性接觸一集成電路晶圓的一第一受測(cè)面或一集成電路封裝的一第二受測(cè)面，其特征在于該集成電路測(cè)試模組包括一探針界面卡，具有一第一耦接界面及相對(duì)的一第二耦接界面，其中該第一耦接界面是連接至該測(cè)試頭；以及一第一測(cè)試插座，具有一第三耦接界面及相對(duì)的一第四耦接界面；以及一第二測(cè)試插座，具有一第五耦接界面及相對(duì)的一第六耦接界面，當(dāng)欲測(cè)試該集成電路晶圓時(shí)，該第一測(cè)試插座是組裝至該探針界面卡，而該第一測(cè)試插座的該第三耦接界面是電性連接該第二耦接界面，且該第四耦接界面是適于電性接觸該集成電路晶圓的該第一受測(cè)面，當(dāng)欲測(cè)試該集成電路封裝時(shí)，該第二測(cè)試插座是組裝至該探針界面卡，而該第二測(cè)試插座的該第五耦接界面是電性連接該第二耦接界面，且該第六耦接界面是適于電性接觸該集成電路封裝的該第二受測(cè)面。
6.根據(jù)權(quán)利要求5所述的集成電路測(cè)試模組，其特征在于其中所述的第一測(cè)試插座是為一彈簧探針插入器。
7.根據(jù)權(quán)利要求5所述的集成電路測(cè)試模組，其特征在于其中所述的第一測(cè)試插座是為一彈性探針插座。
8.根據(jù)權(quán)利要求5所述的集成電路測(cè)試模組，其特征在于其中所述的第四耦接界面及該第一受測(cè)面之間的接點(diǎn)分布是為面陣列。
9.根據(jù)權(quán)利要求5所述的集成電路測(cè)試模組，其特征在于其中所述的第六耦接界面及該第二受測(cè)面之間的接點(diǎn)分布是為面陣列。
專利摘要一種集成電路測(cè)試模組，適于連接至一測(cè)試頭，用以電性接觸一集成電路晶圓或一集成電路封裝的一受測(cè)面。集成電路測(cè)試模組包括一探針界面卡與一測(cè)試插座。探針界面卡具有一第一耦接界面及相對(duì)的一第二耦接界面，其中第一耦接界面是連接至測(cè)試頭。測(cè)試插座組裝至探針界面卡，并具有一第三耦接界面及相對(duì)的一第四耦接界面，其中第三耦接界面是電性連接第二耦接界面，而第四耦接界面是適于電性接觸集成電路晶圓或集成電路封裝的受測(cè)面。
文檔編號(hào)H01L21/66GK2826440SQ20052011376
公開(kāi)日2006年10月11日 申請(qǐng)日期2005年7月12日 優(yōu)先權(quán)日2005年7月12日
發(fā)明者呂學(xué)忠, 陳紹焜, 許志行, 徐鑫洲 申請(qǐng)人:威盛電子股份有限公司