專利名稱：一種可降低功耗的可編程模擬集成電路芯片的制作方法
技術領域：
本實用新型涉及一種集成電路芯片，特別適用于一種可降低功耗的可編程模擬集成電路芯片。
背景技術：
目前，模擬集成電路芯片在設計中，用于提供各電路模塊工作電流或電壓的基準電路模塊，主要體現(xiàn)在基準電路提供的電壓或電流基準值在設計完成后便唯一確定了，無法在使用中通過外界控制信號控制，存在使用面窄、功耗不可控的缺陷。

發(fā)明內容
本實用新型的目的是為了克服現(xiàn)有技術的不足，提供一種電壓或電流基準值可隨外界控制信號所控制的電路的一種可降低功耗的可編程模擬集成電路芯片本實用新型的技術方案是這樣解決的包括一個基準模塊，其進步在于可編程模擬集成電路芯片整體結構由一個譯碼器模塊連接一個基準模塊構成兩大電路，所述譯碼模塊將外界輸入的二進制控制信號i_<1:0>譯碼后輸出控制位信號ob_<3:0>進入基準模塊，基準模塊在控制位信號ob_<3:0>的調節(jié)下輸出所需大小的基準電流，其中譯碼器模塊的輸出信號連接到基準模塊的mos晶體管控制開關上。
譯碼器模塊，是用數(shù)字邏輯電路實現(xiàn)的，其作用是將外界輸入的二進制控制信號譯碼后輸出相應的控制位信號。在基準模塊電路的輸出端增加多條通路，在各條通路中采用不同尺寸的起基準作用的mos晶體管來提供不同大小的基準電流或電壓，各通路中再增加一個起開關作用的mos晶體管，其開關狀態(tài)由譯碼器輸出的控制位信號控制。當其中一條通路打開時，其他通路均處于關斷狀態(tài)，由處于打開狀態(tài)的通路提供基準電流或電壓，從而達到控制基準電流或電壓大小的目的。由于模擬集成電路芯片各模塊工作電流由基準電流提供，所以實現(xiàn)了基準電流的可控制化也就實現(xiàn)了芯片功耗的可編程化。
本實用新型與現(xiàn)有技術相比，其有益效果是使模擬集成電路芯片中為各工作模塊提供基準電流或電壓的基準電路可編程化，即基準電流或電壓可隨外部控制信號所控制，從而使芯片功耗和性能達到最佳的折衷。廣泛用在各種控制電路上，具有使用面寬、功耗可控的特點，有很好的社會和經(jīng)濟效益。


圖1為本實用新型整體結構示意框圖；圖2為圖1中的譯碼器模塊電路原理圖；圖3為圖1中的基準模塊電路原理圖。
具體實施方式
附圖為本實用新型的實施例
以下結合附圖對本實用新型的發(fā)明內容作進一步說明參照圖1所示，本實用新型功耗可編程設計方案整體結構包括一個基準模塊bias，其可編程模擬集成電路芯片整體結構由一個譯碼器模塊dec連接一個基準模塊bias構成兩大電路，所述譯碼模塊dec將外界輸入的二進制控制信號i_<1:0>譯碼后輸出控制位信號ob_<3:0>進入基準模塊bias，基準模塊bias在控制位信號ob_<3:0>的調節(jié)下輸出所需大小的基準電流Ibias，其中譯碼器模塊dec的輸出信號連接到基準模塊bias的mos晶體管控制開關上。
圖2所示為圖1中的譯碼器模塊dec的電路原理圖，此譯碼器由反相器inv和與非門nand實現(xiàn)。輸入二進制控制信號i_<1:0>分i_<1>和i_<0>兩位，i_<1>分別由inv1及nand3、nand4的A端輸入，i_<0>分別由inv2及nand2，nand4的B端輸入；inv1的輸出分別接入nand1、nand2的A端，inv2的輸出分別接入nand1、nand3的B端；nand1、nand2、nand3、nand4的輸出ob_<0>、ob_<1>、ob_<2>、ob_<3>就組成譯碼器的四位低電平有效輸出信號ob_<3:0>；ob_<0>、ob_<1>、ob_<2>、ob_<3>又分別輸入到inv3、inv4、inv5、inv6，inv3、inv4、inv5、inv6的輸出o_<0>、o_<1>、o_<2>、o_<3>就組成譯碼器的四位高電平有效輸出信號o_<3:0>；o_<3:0>是ob_<3:0>的互補信號。
表1譯碼器dec真值表

圖3所示為圖1的基準模塊bias的電路原理圖，由四部分組成，包括輸入端、基準電流產(chǎn)生電路、啟動電路、輸出端。輸入端由場效應管M1、M2、M3、M6、M7及反向器inv7開關管連接構成控制電路的開啟與關斷電路；基準電流產(chǎn)生電路是由場效應管M4、M5、電阻R1、R2及三極管Q1～Q4連接構成一個回路，此回路產(chǎn)生不隨電源電壓變化的初始基準電流；輸出端上連接場效應管M9～M16，其中場效應管M13～M16柵極連接譯碼模塊dec輸出的控制位信號，通過控制不同尺寸的PMOS管的通路輸出不同大小的基準電流；其余器件三極管Q5、場效應管M8、電阻R3、R4、電容C1連接構成啟動電路，保證電路上電或者開啟之后能夠正常工作。
表2基準電流輸出狀態(tài)表


本實用新型產(chǎn)品可用于全球定位系統(tǒng)接收機射頻芯片HXM001RF中，采用0.35微米鍺硅工藝設計生產(chǎn)，并測試成功。
權利要求1.一種可降低功耗的可編程模擬集成電路芯片，包括一個基準模塊(bias)，其特征在于可編程模擬集成電路芯片整體結構由一個譯碼器模塊(dec)連接一個基準模塊(bias)構成兩大電路，所述譯碼模塊(dec)將外界輸入的二進制控制信號i-<1∶0>譯碼后輸出控制位信號ob_<3∶0>進入基準模塊(bias)，基準模塊(bias)在控制位信號ob_<3∶0>的調節(jié)下輸出基準電流(Ibias)，其中譯碼器模塊(dec)的輸出信號連接到基準模塊bias的mos晶體管控制開關上。
2.根據(jù)權利要求1所述的一種可降低功耗的可編程模擬集成電路芯片，其特征在于所說的譯碼器模塊是編程后用數(shù)字邏輯電路將外界輸入的二進制控制信號譯碼后輸出相應的控制位信號。
3.根據(jù)權利要求1所述的一種可降低功耗的可編程模擬集成電路芯片，其特征在于所說的基準模塊輸出端至少有兩條或兩條以上通路，在各條通路中采用起基準作用的mos晶體管提供基準電流或電壓，各通路中再增加一個起開關作用的mos晶體管，其開關狀態(tài)由譯碼器輸出的控制位信號控制。
專利摘要本實用新型公開了一種可降低功耗的可編程模擬集成電路芯片，整體結構由兩個電路功能模塊連接，譯碼器模塊的信號進入基準模塊，譯碼器模塊將外界輸入的二進制控制信號譯碼后輸出相應的控制位信號，基準模塊根據(jù)控制位信號輸出所需大小的基準電流(電壓)。由于模擬集成電路芯片各模塊工作電流由基準電流提供，所以實現(xiàn)了基準電流的可控制化也就實現(xiàn)了芯片功耗的可編程化。本實用新型使模擬集成電路芯片中為各工作模塊提供基準電流(電壓)的基準電路可編程化，即基準電流(電壓)可隨外部控制信號所控制，從而使芯片功耗和性能達到最佳的折衷。具有結構簡單，易于實現(xiàn)，節(jié)省能源功耗，使用面寬、功耗可控的特點，有很好的社會和經(jīng)濟效益。
文檔編號H01L23/00GK2914164SQ20052007963
公開日2007年6月20日 申請日期2005年11月3日 優(yōu)先權日2005年11月3日
發(fā)明者周文益 申請人:西安華迅微電子有限公司