專利名稱：一種芯片識(shí)別代碼的配置系統(tǒng)和配置方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路領(lǐng)域，特別涉及一種芯片識(shí)別代碼的配置系統(tǒng)、配置方法和修改方法。
背景技術(shù)：
在集成電路芯片的設(shè)計(jì)和制造過(guò)程中，芯片設(shè)計(jì)工程師需要用芯片識(shí)別代碼，即Chip ID來(lái)記錄芯片的設(shè)計(jì)/制造記錄，同時(shí)軟件工程師(包括驅(qū)動(dòng)或固件工程師)也需要一個(gè)唯一的Chip ID來(lái)識(shí)別不同批次或功能的芯片。
為了更好地理解芯片ID的配置，在此先簡(jiǎn)單介紹一下芯片的制造。芯片的制造可以分為兩個(gè)主要部分，一是在晶片表面制造出有源器件和無(wú)源器件，二是用金屬系統(tǒng)來(lái)連接各個(gè)器件。
在中等規(guī)模的集成電路時(shí)代，僅需要單層金屬的工藝流程，但是對(duì)于目前的大規(guī)模集成電路來(lái)說(shuō)，器件在晶圓上的分布更加密集，實(shí)際上就減少了金屬連線的可用空間，因此出現(xiàn)了多層金屬結(jié)構(gòu)。所述各層金屬通過(guò)層之間的過(guò)孔相連接，以實(shí)現(xiàn)各個(gè)器件之間以及各金屬層之間的連接。所述各個(gè)金屬層都有電源和地，各層之間的電源和地都是分別相通的，并且連接到各相關(guān)器件。
在上述內(nèi)容的基礎(chǔ)上，簡(jiǎn)單介紹現(xiàn)有技術(shù)中Chip ID的配置方式，1)保存在芯片的ROM中；2)有的芯片沒(méi)有ROM，則一般會(huì)在某一個(gè)金屬層，如第一金屬層設(shè)置Chip ID，具體方法為將Chip ID的各個(gè)輸出與所述第一金屬層的電源或地直接連接，以得到一個(gè)二進(jìn)制字串表示的芯片識(shí)別代碼，所述二進(jìn)制字串還可以進(jìn)一步地表示成ASCII碼的芯片識(shí)別代碼，以便于人們識(shí)別。
在多層金屬結(jié)構(gòu)芯片的設(shè)計(jì)制造過(guò)程中，如果需要修改n個(gè)金屬層，則需要修改所述n個(gè)金屬層的電路設(shè)計(jì)及光刻母版或掩膜版(在下面的敘述中只用“掩膜版”來(lái)代替所述的“金屬層的電路設(shè)計(jì)及光刻母版或掩膜版”)，而且同時(shí)也要修改Chip ID配置電路所對(duì)應(yīng)金屬層的掩膜版。在這種情況下，如果Chip ID配置電路所對(duì)應(yīng)的金屬層不在所述n個(gè)金屬層中，例如需要修改第二、三金屬層，而Chip ID在第一金屬層，那么依據(jù)上述的Chip ID配置方式，總計(jì)要改變3個(gè)金屬層，即需要修改n+1個(gè)金屬層，因而大大增加了芯片設(shè)計(jì)制造成本。

發(fā)明內(nèi)容
針對(duì)上述問(wèn)題，本發(fā)明提出了一種Chip ID的配置系統(tǒng)、配置方法和修改方法，目的在于減少改變Chip ID時(shí)的麻煩。
為了達(dá)到上述目的，本發(fā)明公開(kāi)了一種芯片識(shí)別代碼的配置系統(tǒng)，用于多金屬層結(jié)構(gòu)的芯片中，其特征在于包括若干異或門，每個(gè)異或門的輸入端數(shù)量與金屬層數(shù)量相同，所述每個(gè)異或門的各輸入端與所述芯片的各金屬層一一對(duì)應(yīng)，且每個(gè)輸入端連接其所對(duì)應(yīng)的金屬層的電源或地，所述每個(gè)異或門的輸出都代表一位二進(jìn)制數(shù)，所有異或門的輸出組合成一個(gè)二進(jìn)制字串表示的芯片識(shí)別代碼。
優(yōu)選地，所述系統(tǒng)還包括譯碼電路，依次連接所有異或門的輸出端，并與芯片的總線相連，用于將二進(jìn)制字串表示的芯片識(shí)別代碼發(fā)送到芯片的總線上，以供識(shí)別。
優(yōu)選地，所述系統(tǒng)中異或門的個(gè)數(shù)為8的整倍數(shù)。
一種多金屬層結(jié)構(gòu)的芯片，包括若干異或門，每個(gè)異或門的輸入端數(shù)量與金屬層數(shù)量相同，所述每個(gè)異或門的各輸入端與所述芯片的各金屬層一一對(duì)應(yīng)，且每個(gè)輸入端連接其所對(duì)應(yīng)的金屬層的電源或地，所述每個(gè)異或門的輸出都代表一位二進(jìn)制數(shù)，所有異或門的輸出組合成一個(gè)二進(jìn)制字串表示的芯片識(shí)別代碼。
一種對(duì)芯片識(shí)別代碼進(jìn)行配置的方法，包括將每個(gè)異或門的各個(gè)輸入端都連接到與其相對(duì)應(yīng)的各金屬層的電源或地，則各個(gè)異或門的輸出組成一個(gè)二進(jìn)制字串表示的芯片識(shí)別代碼，具體為若所述異或門的輸入端連接到電源，則該輸入對(duì)應(yīng)高電平“1”，若連接到地，則該輸入對(duì)應(yīng)低電平“0”，所述異或門不同的“0”、“1”輸入組合決定該異或門輸出值為“0”或“1”，若干個(gè)所述異或門的輸出“0”或“1”組成一個(gè)二進(jìn)制字串表示的芯片識(shí)別代碼；在修改芯片金屬層中的電路連接的同時(shí)，確定需要修改的金屬層，則得到可用于修改芯片識(shí)別代碼的金屬層；在設(shè)計(jì)所述需要修改的金屬層的電路圖時(shí)，改變異或門位于所述確定需要修改的金屬層的輸入的連接，具體為由連接到地改變?yōu)檫B接到電源，或由連接到電源改變?yōu)檫B接到地。
優(yōu)選地，從所述確定需要修改的金屬層中選擇某個(gè)金屬層，只在該金屬層改變異或門的輸入值。
優(yōu)選地，根據(jù)用戶對(duì)芯片識(shí)別代碼的要求來(lái)確定需要修改輸入值的異或門。
優(yōu)選地，在用戶讀出所述芯片識(shí)別代碼時(shí)，通過(guò)一定的編碼方法使所述二進(jìn)制字串表示的芯片識(shí)別代碼構(gòu)成一個(gè)字串，即以一個(gè)字串表示的芯片識(shí)別代碼。
優(yōu)選地，所述每四個(gè)異或門的輸出對(duì)應(yīng)一個(gè)16進(jìn)制數(shù)字，若干16進(jìn)制數(shù)字組成一個(gè)16進(jìn)制數(shù)字表示的芯片識(shí)別代碼。
優(yōu)選地，所述每八個(gè)異或門的輸出對(duì)應(yīng)一個(gè)ASCII碼字符，若干ASCII碼字符組成一個(gè)ASCII碼字串表示的芯片識(shí)別代碼。
本發(fā)明所描述的Chip ID的配置系統(tǒng)、配置方法以及修改方法，通過(guò)使異或門的各個(gè)輸入端分別連接各個(gè)金屬層的電源或地，得到各異或門的不同輸出，以組成Chip ID；在設(shè)計(jì)制造中需要改變電路連接時(shí)，就可以通過(guò)修改某個(gè)或某幾個(gè)異或門在所需改變的金屬層的輸入，實(shí)現(xiàn)Chip ID的改變。通過(guò)上述Chip ID的配置系統(tǒng)、配置方法和修改方法，可以通過(guò)改變某個(gè)或某幾個(gè)異或門在任意一個(gè)金屬層的輸入值，即可改變Chip ID，因此利用本發(fā)明，可以最小的硅片改動(dòng)，實(shí)現(xiàn)Chip ID的改變，達(dá)到降低芯片研發(fā)制造成本的目的。


圖1a為本發(fā)明的多金屬層結(jié)構(gòu)芯片的芯片識(shí)別代碼配置系統(tǒng)在芯片中的結(jié)構(gòu)示意圖；圖1b為本發(fā)明Chip ID的配置系統(tǒng)示意圖；圖2為四輸入異或門真值表。
具體實(shí)施例方式
本發(fā)明Chip ID的配置系統(tǒng)、配置方法及修改方法，其核心內(nèi)容是利用了多輸入異或門的特性，即改變其輸入中的任意一個(gè)邏輯值，都會(huì)導(dǎo)致所述異或門輸出邏輯值發(fā)生改變。
下面結(jié)合附圖，以一個(gè)具體實(shí)施例進(jìn)一步說(shuō)明本發(fā)明Chip ID的配置系統(tǒng)、配置方法。
在芯片中Chip ID都是以二進(jìn)制數(shù)據(jù)表示的，如果人們需要讀出，則讀出的值可以為16進(jìn)制數(shù)據(jù)，也可以進(jìn)一步表示為ASCII碼的字符串。為了便于識(shí)別，在下面的敘述中，必要時(shí)文中使用ASCII碼字符串來(lái)表示Chip ID。
在本例中，假設(shè)芯片有四個(gè)金屬層，且該芯片的ASCII碼值的芯片識(shí)別代碼為“CHIP21”。
如圖1a所示，本發(fā)明的芯片配置系統(tǒng)位于芯片的器件層中，在器件層之上，有四個(gè)金屬層，用于連接各器件及各金屬層。所述芯片配置系統(tǒng)的輸入連接到各個(gè)金屬層的電源或地(“電源或地”在圖中未示出)，以得到Chip ID。其輸出在需要時(shí)可以通過(guò)芯片的總線(圖中未示出)讀出。
如圖1b所示，為本發(fā)明Chip ID的配置系統(tǒng)示意圖。
因?yàn)樵撔酒腁SCII碼值的識(shí)別代碼“CHIP21”為6位，而每位代碼都需要8位二進(jìn)制數(shù)來(lái)表示，所以共需要6*8＝48位的二進(jìn)制數(shù)據(jù)來(lái)表示。而在本發(fā)明中，每個(gè)二進(jìn)制數(shù)據(jù)都要由一個(gè)異或門的輸出得到，因此該芯片中需要48個(gè)異或門來(lái)產(chǎn)生所述Chip ID。根據(jù)ASCII編碼表，可以得到“CHIP21”所對(duì)應(yīng)的48位的二進(jìn)制數(shù)據(jù)應(yīng)該為01000011 0100100 001001001 01010000 00110010 00110001，
所以，如果所述48個(gè)異或門的輸出依次用“Y47Y46Y45……Y2Y1Y0”來(lái)表示，則有，Y47Y46Y45……Y2Y1Y0＝01000011 01001000 01001001 01010000 0011001000110001。
上面已確定了異或門的個(gè)數(shù)，下面確定每個(gè)異或門的輸入數(shù)。
在本例中，所述芯片有四個(gè)金屬層，則每個(gè)異或門應(yīng)該有四個(gè)有效輸入，并且每個(gè)異或門的每個(gè)輸入都要連接到四個(gè)金屬層中的其中一層，在此用(ABCD)n來(lái)表示第n個(gè)異或門的四個(gè)輸入值，從A至D依次對(duì)應(yīng)第一至第四金屬層，所述ABCD分別與所在金屬層的電源或地相連接。
因此，所述異或門輸出Y47Y46Y45……Y2Y1Y0所對(duì)應(yīng)的各個(gè)異或門的輸入，如果分別用(ABCD)47、(ABCD)46、……、(ABCD)1、(ABCD)0來(lái)表示，則其值根據(jù)圖2所示的異或門真值表，可以分別為(ABCD)47＝0000；(ABCD)46＝0001；(ABCD)45＝0011；……；(ABCD)2＝1001；(ABCD)1＝1010；(ABCD)0＝1011。
上述(ABCD)n中的“0”值表示該輸入連接到所在金屬層的地，“1”值表示該輸入連接到所在金屬層的電源。
以(ABCD)47＝0000為例，根據(jù)圖3所示的異或門真值表，因?yàn)閅47為0，則可知(ABCD)47還可以為0011、0101、0110等值，同理，其它(ABCD)n也可以取其它值。并且在第一次配置Chip ID時(shí)，相同的異或門輸出值所對(duì)應(yīng)的輸入值也可以相同，例如輸出為“0”的所有異或門，可以令其輸入都為“0000”，所有輸出為“1”的異或門，可以令其輸入都為“0001”，當(dāng)然除了“0000”和“0001”，也可以取其它值。第一次配置時(shí)使用相同輸出則對(duì)應(yīng)相同輸入的原則，會(huì)大大簡(jiǎn)化電路設(shè)計(jì)。
以上所述為本發(fā)明的Chip ID的配置系統(tǒng)和方法，下面具體說(shuō)明如何修改利用上述配置系統(tǒng)和方法所得到的Chip ID。
如果在芯片的制造過(guò)程中，經(jīng)檢測(cè)發(fā)現(xiàn)某些金屬層有需要改變的地方，則在改變金屬層的掩膜版的同時(shí)，也要將Chip ID做出相應(yīng)的改變，以記錄芯片的設(shè)計(jì)及制造記錄。
假如上述實(shí)例中芯片的第三金屬層需要修改，則在制作掩膜版時(shí)，不用像現(xiàn)有技術(shù)中一樣，對(duì)第三層及Chip ID所在的第一層金屬層都做出更改，而是只對(duì)第三金屬層做出修改即可。
具體方法為在制造新的第三金屬層的掩膜版時(shí)，除了改變需要修改的金屬連接電路之外，只要改變某個(gè)或某幾個(gè)異或門在第三金屬層的輸入值即可實(shí)現(xiàn)Chip ID的修改。
在本例中需要修改的Chip ID為CHIP21，在此可以通過(guò)修改任意一個(gè)異或門在第三金屬層的輸入值即C值，即可改變所述Chip ID-CHIP21。假如需要將所述CHIP21改變成為CHIP23，則最后一位ASCII碼值應(yīng)該由“1”變?yōu)椤?”，即用二進(jìn)制數(shù)據(jù)表示的Chip ID的字串應(yīng)由“……00110001”變?yōu)椤啊?0110011”，即Y1由0變?yōu)?，而(ABCD)1原本等于1010，根據(jù)圖3所示的四輸入的異或門真值表，可知通過(guò)改變(ABCD)1中的任意一項(xiàng)，都可以使該異或門的輸出Y1由0變?yōu)?，而現(xiàn)在我們要改變的是該異或門位于第三金屬層的輸入，即C值，因此將C值由“1”改變?yōu)椤?”，即(ABCD)1由1010變?yōu)?000，則Y1變?yōu)?，即可得到所需的Chip IDCHIP23。
同理，如果需要改變的是第二金屬層，而改變的內(nèi)容為由CHIP21改變成為CHIP30，則按照上述的方法，二進(jìn)制的Chip ID應(yīng)該由“……0011001000110001”更改為“……00110011 00110000”，由此可知應(yīng)該改變的Y值分別為Y01→0
Y80→1；假設(shè)Y0的輸入(ABCD)18原本為0001，Y8的輸入(ABCD)8原本為0000；因?yàn)樵诒纠校枰淖兊诙饘賹拥难谀ぐ?，即需要改變B值，因此，將(ABCD)0、(ABCD)8中的B值都加以改變，分別為(ABCD)00001→0101，(ABCD)80000→0100。
即可得到用戶所需的Chip IDCHIP30。
在需要讀取Chip ID時(shí)，一般可以通過(guò)譯碼器得到16進(jìn)制或ASCII碼表示的Chip ID。
上述實(shí)例中的CHIP21、CHIP23或CHIP30僅是為了說(shuō)明本發(fā)明的系統(tǒng)及方法而給出的示例，而非實(shí)際的Chip ID，本發(fā)明的Chip ID在實(shí)際應(yīng)用中往往可由更多位數(shù)據(jù)組成，代表的內(nèi)容包括了廠商、時(shí)間、版本等多項(xiàng)內(nèi)容，但其配置原理及修改方法與所述示例相同。
以上所述僅是本發(fā)明的優(yōu)選實(shí)施方式，應(yīng)當(dāng)指出，對(duì)于本技術(shù)領(lǐng)域的普通技術(shù)人員來(lái)說(shuō)，在不脫離本發(fā)明原理的前提下，還可以做出若干改進(jìn)和潤(rùn)飾，這些改進(jìn)和潤(rùn)飾也應(yīng)視為本發(fā)明的保護(hù)范圍。
權(quán)利要求
1.一種芯片識(shí)別代碼的配置系統(tǒng)，用于多金屬層結(jié)構(gòu)的芯片中，其特征在于包括若干異或門，每個(gè)異或門的輸入端數(shù)量與金屬層數(shù)量相同，所述每個(gè)異或門的各輸入端與所述芯片的各金屬層一一對(duì)應(yīng)，且每個(gè)輸入端連接其所對(duì)應(yīng)的金屬層的電源或地，所述每個(gè)異或門的輸出都代表一位二進(jìn)制數(shù)，所有異或門的輸出組合成一個(gè)二進(jìn)制字串表示的芯片識(shí)別代碼。
2.根據(jù)權(quán)利要求1所述的系統(tǒng)，其特征在于還包括譯碼電路，依次連接所有異或門的輸出端，并與芯片的總線相連，用于將二進(jìn)制字串表示的芯片識(shí)別代碼發(fā)送到芯片的總線上，以供識(shí)別。
3.根據(jù)權(quán)利要求2所述的系統(tǒng)，其特征在于所述異或門的個(gè)數(shù)為4或8的整倍數(shù)。
4.一種多金屬層結(jié)構(gòu)的芯片，其特征在于包括若干異或門，每個(gè)異或門的輸入端數(shù)量與金屬層數(shù)量相同，所述每個(gè)異或門的各輸入端與所述芯片的各金屬層一一對(duì)應(yīng)，且每個(gè)輸入端連接其所對(duì)應(yīng)的金屬層的電源或地，所述每個(gè)異或門的輸出都代表一位二進(jìn)制數(shù)，所有異或門的輸出組合成一個(gè)二進(jìn)制字串表示的芯片識(shí)別代碼。
5.一種利用權(quán)利要求1所述的系統(tǒng)對(duì)芯片識(shí)別代碼進(jìn)行配置的方法，其特征在于，包括a)將每個(gè)異或門的各個(gè)輸入端都連接到與其相對(duì)應(yīng)的各金屬層的電源或地，則各個(gè)異或門的輸出組成一個(gè)二進(jìn)制字串表示的芯片識(shí)別代碼，具體為若所述異或門的輸入端連接到電源，則該輸入對(duì)應(yīng)高電平“1”，若連接到地，則該輸入對(duì)應(yīng)低電平“0”，所述異或門不同的“0”、“1”輸入組合決定該異或門輸出值為“0”或“1”，若干個(gè)所述異或門的輸出“0”或“1”組成一個(gè)二進(jìn)制字串表示的芯片識(shí)別代碼；b)在修改芯片金屬層中的電路連接的同時(shí)，確定需要修改的金屬層，則得到可用于修改芯片識(shí)別代碼的金屬層；c)在設(shè)計(jì)所述需要修改的金屬層的電路圖時(shí)，改變異或門位于所述確定需要修改的金屬層的輸入的連接，具體為由連接到地改變?yōu)檫B接到電源，或由連接到電源改變?yōu)檫B接到地。
6.根據(jù)權(quán)利要求5所述的方法，其特征為，從所述確定需要修改的金屬層中選擇某個(gè)金屬層，只在該金屬層改變異或門的輸入值。
7.根據(jù)權(quán)利要求5或6所述的方法，其特征為，根據(jù)用戶對(duì)芯片識(shí)別代碼的要求來(lái)確定需要修改輸入值的異或門。
8.根據(jù)權(quán)利要求5所述的方法，其特征為，在用戶讀出所述芯片識(shí)別代碼時(shí)，通過(guò)一定的編碼方法使所述二進(jìn)制字串表示的芯片識(shí)別代碼構(gòu)成一個(gè)字串，即以一個(gè)字串表示的芯片識(shí)別代碼。
9.根據(jù)權(quán)利要求8所述的系統(tǒng)，其特征在于所述每四個(gè)異或門的輸出對(duì)應(yīng)一個(gè)16進(jìn)制數(shù)字，若干16進(jìn)制數(shù)字組成一個(gè)16進(jìn)制數(shù)字表示的芯片識(shí)別代碼。
10.根據(jù)權(quán)利要求9所述的系統(tǒng)，其特征在于所述每八個(gè)異或門的輸出對(duì)應(yīng)一個(gè)ASCII碼字符，若干ASCII碼字符組成一個(gè)ASCII碼字串表示的芯片識(shí)別代碼。
全文摘要
本發(fā)明公開(kāi)了一種芯片識(shí)別代碼的配置系統(tǒng)，用于多金屬層結(jié)構(gòu)的芯片中，其特征在于包括若干異或門，每個(gè)異或門的輸入端數(shù)量與金屬層數(shù)量相同，所述每個(gè)異或門的各輸入端與所述芯片的各金屬層一一對(duì)應(yīng)，且每個(gè)輸入端連接其所對(duì)應(yīng)的金屬層的電源或地，所述每個(gè)異或門的輸出都代表一位二進(jìn)制數(shù)，所有異或門的輸出組合成一個(gè)二進(jìn)制字串表示的芯片識(shí)別代碼。本發(fā)明還公開(kāi)了一種芯片識(shí)別代碼的配置方法。利用本發(fā)明，可以最小的硅片改動(dòng)，實(shí)現(xiàn)芯片識(shí)別代碼的改變，達(dá)到降低芯片設(shè)計(jì)制造成本的目的。可以廣泛應(yīng)用于集成電路的設(shè)計(jì)制造過(guò)程中。
文檔編號(hào)H01L23/544GK1776906SQ20051013000
公開(kāi)日2006年5月24日 申請(qǐng)日期2005年12月8日 優(yōu)先權(quán)日2005年12月8日
發(fā)明者溫小勇, 朱軍 申請(qǐng)人:北京中星微電子有限公司