專利名稱：驅(qū)動(dòng)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及具有多路輸出緩沖器的驅(qū)動(dòng)電路、以及包括驅(qū)動(dòng)電路的數(shù)據(jù)線驅(qū)動(dòng)器，特別是涉及驅(qū)動(dòng)電路和數(shù)據(jù)線驅(qū)動(dòng)器，該電路和驅(qū)動(dòng)器用于驅(qū)動(dòng)諸如等離子顯示屏的用高電壓驅(qū)動(dòng)信號(hào)來(lái)顯示圖像的顯示屏的。
背景技術(shù)：
等離子顯示屏(下文稱之為PDP)作為超薄、高分辨率的顯示裝置在近年來(lái)引起了注意。PDP具有由排列成矩陣的數(shù)據(jù)電極以及支撐和掃描電極所形成的眾多放電單元。放電單元的放電是由數(shù)據(jù)電極線、與數(shù)據(jù)電極線成直角的掃描電極和支撐電極線控制的。想要的畫面通過(guò)打開和關(guān)閉放電單元的放電光發(fā)射來(lái)顯示。
要驅(qū)動(dòng)這樣的PDP，需要包括將數(shù)字RGB彩色轉(zhuǎn)換成能夠驅(qū)動(dòng)PDP的高壓的電平移相器的半導(dǎo)體電路裝置。
這樣的常規(guī)半導(dǎo)體電路裝置將參照附圖進(jìn)行描述。
圖10是典型的等離子顯示屏的示意圖；圖11是用于驅(qū)動(dòng)PDP的常規(guī)數(shù)據(jù)線驅(qū)動(dòng)器的框圖；圖12是常規(guī)驅(qū)動(dòng)電路的示意圖；圖13是常規(guī)驅(qū)動(dòng)電路的驅(qū)動(dòng)波形圖；圖14A是示出常規(guī)PDP驅(qū)動(dòng)電路的結(jié)構(gòu)的示意圖；圖14B是常規(guī)PDP驅(qū)動(dòng)電路的截面示意圖，顯示沿著圖14A中的線A-B的截面；以及圖15是常規(guī)驅(qū)動(dòng)電路中的NPN寄生雙極晶體管的電流特性圖。
如圖10所示，顯示屏(PDP)900由接到掃描電極線901的多路掃描線驅(qū)動(dòng)器902和連接到多路顯示數(shù)據(jù)電極線903的多路顯示數(shù)據(jù)線驅(qū)動(dòng)器904來(lái)驅(qū)動(dòng)。在提供彩色顯示的PDP中，每個(gè)顯示數(shù)據(jù)電極線具有使用三種不同彩色，R(紅色)、G(綠色)、以及B(藍(lán)色)的熒光劑的三色電極，并且顯示數(shù)據(jù)電極線是分別被驅(qū)動(dòng)，以取得彩色顯示。
通過(guò)數(shù)據(jù)輸入端輸入的圖像數(shù)據(jù)被連續(xù)地供給移位寄存器905，如圖11所示。通過(guò)移位寄存器905收到的串行數(shù)據(jù)通過(guò)移位寄存器905轉(zhuǎn)換成并行數(shù)據(jù)并且保留在鎖存電路906中。保留在鎖存電路906中的并行數(shù)據(jù)在電平移位電路907中進(jìn)行電壓轉(zhuǎn)換，并且電平移位數(shù)據(jù)通過(guò)驅(qū)動(dòng)電路908從驅(qū)動(dòng)輸出終端01-0m中有選擇地輸出為接地勢(shì)(GND)或者電源勢(shì)(VCC)，并供給演示數(shù)據(jù)電極903。
圖12示出驅(qū)動(dòng)電路908的一部分，該電路作為多路輸出驅(qū)動(dòng)器，其中提供有許多鄰接的推挽式電路。這里，輸出端On和輸出端On+1是鄰接的驅(qū)動(dòng)輸出端，并且輸出端On和On+1都提供有驅(qū)動(dòng)電源端103和接地端130。在該配置中，其中多路驅(qū)動(dòng)輸出端是以這種方式提供為彼此鄰接，自噪聲或者來(lái)自屏的外部噪聲疊加在來(lái)自輸出終端的一個(gè)輸出上，該自噪聲與該終端鄰接的輸出端的輸出變化相關(guān)聯(lián)，如圖13所示。
實(shí)現(xiàn)輸出緩沖器的晶體管的高密度N型擴(kuò)散層106以及鄰接高密度N型擴(kuò)散層160在P阱108上形成，P阱108的電勢(shì)固定為接地勢(shì)(GND)，因此，NPN寄生雙極晶體管102形成在輸出端OUTn 104和其鄰接的輸出端OUTn+1105之間，在從耦合輸出端OUTn 104的高密度N型擴(kuò)散層106，耦合GND的P阱108，到耦合輸出端OUTn+1105的高密度N型擴(kuò)散層160的路徑上。
如果自噪聲或外部噪聲產(chǎn)生一個(gè)大于或等于耦合輸出端0UTn+1105的高密度N型擴(kuò)散層160和P阱108之間的內(nèi)置電壓的勢(shì)差，當(dāng)輸出端OUTn 104在“電源勢(shì)(VCC)”輸出狀態(tài)并且輸出端105在“接地勢(shì)(GND)”輸出狀態(tài)時(shí)，則導(dǎo)通了在鄰接輸出終端之間形成的NPN寄生雙極晶體管。
因此，發(fā)射極電流Ie從P阱流入OUTn+1105(下文將耦合該終端的N型擴(kuò)散層稱為發(fā)射極)并且基極電流Ib從接地端130流入P阱，導(dǎo)致集電極電流Ic從輸出終端OUTn 104(下文將耦合該終端的N型擴(kuò)散層稱為集電極)流入P阱108(下文將稱為基極)。如果流經(jīng)偏置高電勢(shì)的集電極的集電極電流Ic超過(guò)允許電流值域時(shí)，將導(dǎo)致集電極的熱損壞，最后將出現(xiàn)故障。
NPN寄生雙極晶體管的電流特性取決于物理設(shè)計(jì)、擴(kuò)散密度、以及集電極和發(fā)射極之間的電壓，如圖15所示；驅(qū)動(dòng)電源電壓越高或者集電極電流越大，附加在集電極的連接區(qū)域的電場(chǎng)就越大，并且因此就越有可能產(chǎn)生熱損壞。另一方面，因?yàn)榧姌O電壓取決于屏驅(qū)動(dòng)電壓，可通過(guò)最小化集電極電流且不降低驅(qū)動(dòng)電源電壓來(lái)提高對(duì)故障和損壞的容錯(cuò)度(tolerance)。
為解決上述問(wèn)題，另一種驅(qū)動(dòng)電路在鄰接晶體管之間提供了足夠的距離或者使用SOI(二氧化硅絕緣)工藝，該工藝用二氧化硅薄膜使晶體管絕緣。

發(fā)明內(nèi)容
然而，這些常規(guī)驅(qū)動(dòng)電路存在一些問(wèn)題由于在鄰接晶體管之間的距離增加而導(dǎo)致芯片尺寸增加，或者由于需要用于形成一種阻止寄生晶體管形成的結(jié)構(gòu)的特殊工藝而導(dǎo)致成本增加。
本發(fā)明的目的之一是要提供一種驅(qū)動(dòng)電路和收集線驅(qū)動(dòng)器，它們可以解決常規(guī)驅(qū)動(dòng)電路的問(wèn)題并且能夠在保持芯片尺寸很小的同時(shí)通過(guò)使用常規(guī)的CMOS工藝提高對(duì)鄰接終端之間的噪聲的容錯(cuò)度。
為達(dá)到本發(fā)明的目的，提供一種驅(qū)動(dòng)電路的較佳實(shí)施例，該驅(qū)動(dòng)電路包括多個(gè)輸出端、具有第一傳導(dǎo)類型的半導(dǎo)體襯底、在半導(dǎo)體襯底中形成的具有第一傳導(dǎo)類型的第一阱、在第一阱中形成的具有第二傳導(dǎo)類型的第一擴(kuò)散層，該第一擴(kuò)散層與多個(gè)輸出端的第一輸出端相關(guān)，在第一阱中形成的具有第二傳導(dǎo)類型的第二擴(kuò)散層，該第二擴(kuò)散層與多個(gè)輸出端的第二輸出端相關(guān)，以及在第一擴(kuò)散層和第二擴(kuò)散層之間在第一阱中形成的第三擴(kuò)散層，該第三擴(kuò)散層包括具有第一傳導(dǎo)類型的第四擴(kuò)散層、具有第一傳導(dǎo)類型的第五擴(kuò)散層，在第四擴(kuò)散層和第五擴(kuò)散層之間形成的具有第二傳導(dǎo)類型的第六擴(kuò)散層，其中加在第六擴(kuò)散層上的電壓高于加在第一阱上的電壓。
根據(jù)一較佳實(shí)施例，還提供了一種驅(qū)動(dòng)電路，該驅(qū)動(dòng)電路包括多個(gè)輸出端，具有第一傳導(dǎo)類型的半導(dǎo)體襯底、在半導(dǎo)體襯底中形成的具有第一傳導(dǎo)類型的第一阱、在第一阱中形成的具有第二傳導(dǎo)類型的第一擴(kuò)散層，該第一擴(kuò)散層與多個(gè)輸出端的第一輸出端相關(guān)，在第一阱中形成的具有第二傳導(dǎo)類型的第二擴(kuò)散層，該第二擴(kuò)散層與多個(gè)輸出端的第二輸出端相關(guān)，以及在第一擴(kuò)散層和第二擴(kuò)散層之間在第一阱中形成的第三擴(kuò)散層，該第三擴(kuò)散層具有第一傳導(dǎo)類型，其中，第一擴(kuò)散層包括與第二擴(kuò)散層相對(duì)的并且密度小于至少一部分第一擴(kuò)散層的第四擴(kuò)散層，以及第二擴(kuò)散層包括與第一擴(kuò)散層相對(duì)的并且密度小于至少一部分第二擴(kuò)散層的第五擴(kuò)散層。
根據(jù)一較佳實(shí)施例，還提供了一種驅(qū)動(dòng)電路，該驅(qū)動(dòng)電路包括多個(gè)輸出端、具有第一傳導(dǎo)類型的半導(dǎo)體襯底、在半導(dǎo)體襯底中形成的具有第二傳導(dǎo)類型的第一阱、在半導(dǎo)體襯底中形成的具有第二傳導(dǎo)類型的第二阱、在第一阱中形成的具有第一傳導(dǎo)類型的第一擴(kuò)散層，該第一擴(kuò)散層與多個(gè)輸出端的第一輸出端相關(guān)，在第一阱中形成的具有第二傳導(dǎo)類型的第二擴(kuò)散層，該第二擴(kuò)散層形成在第一擴(kuò)散層和第二阱之間，以及在第二阱中形成的具有第一傳導(dǎo)類型的第三擴(kuò)散層，第二擴(kuò)散層與多個(gè)輸出端的第二輸出端相關(guān)，以及在第二阱中形成的具有第二傳導(dǎo)類型的第四擴(kuò)散層，該第四擴(kuò)散層形成在第二擴(kuò)散層和第一阱之間。
根據(jù)一較佳實(shí)施例，還提供了一種驅(qū)動(dòng)電路，該驅(qū)動(dòng)電路還包括在第一阱和第二阱之間的半導(dǎo)體襯底中形成的具有第一傳導(dǎo)類型的第五擴(kuò)散層。
根據(jù)一較佳實(shí)施例，還提供了一種驅(qū)動(dòng)電路，該驅(qū)動(dòng)電路包括多個(gè)輸出端、具有第一傳導(dǎo)類型的半導(dǎo)體襯底、在半導(dǎo)體襯底中形成的具有第一傳導(dǎo)類型的第一阱、在半導(dǎo)體襯底中形成的具有第一傳導(dǎo)類型的第二阱、在第一阱中形成的具有第二傳導(dǎo)類型的第一擴(kuò)散層，該第一擴(kuò)散層與多個(gè)輸出端的第一輸出端相關(guān)，在第一阱中形成的具有第一傳導(dǎo)類型的第二擴(kuò)散層，該第二擴(kuò)散層形成在第一擴(kuò)散層和第二阱之間，以及在第二阱中形成的具有第二傳導(dǎo)類型的第三擴(kuò)散層，第二擴(kuò)散層與多個(gè)輸出端的第二輸出端相關(guān)，以及在第二阱中形成的具有第一傳導(dǎo)類型的第四擴(kuò)散層，該第四擴(kuò)散層形成在第二擴(kuò)散層和第一阱之間。
根據(jù)一較佳實(shí)施例，還提供了一種驅(qū)動(dòng)電路，該驅(qū)動(dòng)電路還包括在第一阱和第二阱之間的半導(dǎo)體襯底中形成的具有第二傳導(dǎo)類型的第三阱，其中第三阱與第一阱和第二阱均相連。


圖1A是示出根據(jù)本發(fā)明的第一實(shí)施例用于驅(qū)動(dòng)PDP的驅(qū)動(dòng)電路的結(jié)構(gòu)的示意圖；圖1B是根據(jù)第一實(shí)施例用于驅(qū)動(dòng)PDP的驅(qū)動(dòng)電路的截面示意圖；圖2是示出根據(jù)本發(fā)明的具體設(shè)計(jì)的截面結(jié)構(gòu)圖；圖3是示出第一實(shí)施例的具體設(shè)計(jì)的損壞容錯(cuò)度估計(jì)值的圖表；圖4A是示出根據(jù)本發(fā)明第二實(shí)施例用于驅(qū)動(dòng)PDP的驅(qū)動(dòng)電路的結(jié)構(gòu)的示意圖；圖4B是根據(jù)第二實(shí)施例用于驅(qū)動(dòng)PDP的驅(qū)動(dòng)電路的截面示意圖；圖5是示出根據(jù)第二實(shí)施例的具體設(shè)計(jì)的截面圖；圖6是示出對(duì)損壞的第二實(shí)施例的具體設(shè)計(jì)的損壞容錯(cuò)度的估計(jì)值的圖表；圖7A是示出根據(jù)第三實(shí)施例用于驅(qū)動(dòng)PDP的驅(qū)動(dòng)電路的結(jié)構(gòu)示意圖；圖7B是根據(jù)第三實(shí)施例用于驅(qū)動(dòng)PDP的驅(qū)動(dòng)電路的截面示意圖；圖8A是示出根據(jù)第四實(shí)施例用于驅(qū)動(dòng)PDP的驅(qū)動(dòng)電路的結(jié)構(gòu)示意圖；圖8B是根據(jù)第四實(shí)施例用于驅(qū)動(dòng)PDP的驅(qū)動(dòng)電路的截面示意圖；圖9A是示出根據(jù)第五實(shí)施例用于驅(qū)動(dòng)PDP的驅(qū)動(dòng)電路的結(jié)構(gòu)示意圖；
圖9B是根據(jù)第五實(shí)施例用于驅(qū)動(dòng)PDP的驅(qū)動(dòng)電路的截面示意圖；圖10是典型的等離子顯示屏的示意圖；圖11是用于驅(qū)動(dòng)PDP的常規(guī)數(shù)據(jù)線驅(qū)動(dòng)器的框圖；圖12是常規(guī)驅(qū)動(dòng)電路的電路圖；圖13是常規(guī)驅(qū)動(dòng)電路的驅(qū)動(dòng)波形圖；圖14A是用于驅(qū)動(dòng)PDP的常規(guī)驅(qū)動(dòng)電路結(jié)構(gòu)的示意圖；圖14B是用于驅(qū)動(dòng)PDP的常規(guī)驅(qū)動(dòng)電路結(jié)構(gòu)的截面示意圖；以及圖15是示出在常規(guī)驅(qū)動(dòng)電路中的NPN寄生雙極晶體管的導(dǎo)電特征。
具體實(shí)施例方式
參照附圖對(duì)根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體電路裝置進(jìn)行詳細(xì)描述。
(第一實(shí)施例)將參照附圖1、2、3對(duì)根據(jù)本發(fā)明第一實(shí)施例的驅(qū)動(dòng)電路進(jìn)行描述。
圖1A是示出根據(jù)第一實(shí)施例用于驅(qū)動(dòng)PDP的驅(qū)動(dòng)電路結(jié)構(gòu)的示意圖，以及圖1B是根據(jù)第一實(shí)施例用于驅(qū)動(dòng)PDP的驅(qū)動(dòng)電路截面示意圖，示出了從上面看的沿著線A-B的截面。
首先描述第一實(shí)施例的驅(qū)動(dòng)電路的結(jié)構(gòu)。
在圖1A中，標(biāo)號(hào)200表示構(gòu)成驅(qū)動(dòng)電路的晶體管的源漏極形成模式，201表示門電路形成模式，202表示提供擴(kuò)散層形成模式的P阱勢(shì)，以及203表示在隔離區(qū)形成的集電極電路減少的高密度N型擴(kuò)散層的形成模式。在圖1B中，標(biāo)號(hào)106表示與輸出端OUTn耦合的高密度N型擴(kuò)散層，160表示與輸出端OUTn+1耦合的高密度N型擴(kuò)散層，107表示高密度P型擴(kuò)散層，116表示在晶體管之間的隔離區(qū)115中提供的集電極電流減少的高密度N型擴(kuò)散層，108表示P阱，109表示P型襯底，104表示晶體管的輸出端OUTn，105表示與該晶體管鄰接的晶體管的輸出端OUTn+1，130表示接地端，131表示固定電勢(shì)電源端，集電極電流減少的高密度N型擴(kuò)散層116形成在隔離區(qū)115中的高密度P型擴(kuò)散層107中，并且其電勢(shì)固定為大于或等于由固定電勢(shì)電源端131提供的P阱108的電勢(shì)。
下面描述半導(dǎo)體電路器件的操作。
如在“背景技術(shù)”中的描述，內(nèi)部或外部噪聲導(dǎo)致在鄰接終端之間形成的NPN寄生雙極晶體管導(dǎo)通，從而導(dǎo)致非正常電流流動(dòng)，結(jié)果導(dǎo)致故障或損壞。
當(dāng)NPN寄生雙極晶體管102操作時(shí)，電流從輸出端OUTn 104經(jīng)高密度N型擴(kuò)散層106、P阱108、高密度N型擴(kuò)散層160流入輸出端OUTn+1105。另一方面，除了從高密度N型擴(kuò)散層106到P阱108的路徑之外，NPN寄生雙極晶體管102的集電極電流通過(guò)的路徑還形成為從高密度N型擴(kuò)散層106到P阱108，因?yàn)閷㈦妱?shì)值固定為大于等于P阱108的電勢(shì)的固定電勢(shì)電源端131連通在隔離區(qū)115中的集電極電流減少的高密度N型擴(kuò)散層116。因此，在高密度N型擴(kuò)散層106和P阱108之間的集電極電流減少，并提高在鄰接終端之間的噪聲容錯(cuò)度。
以這種方式，根據(jù)第一實(shí)施例，通過(guò)在構(gòu)成驅(qū)動(dòng)電路的晶體管之間的隔離區(qū)115中提供集電極電流減少的高密度N型擴(kuò)散層116，來(lái)增加NPN寄生雙極晶體管中的電流所流經(jīng)的路徑，以將集電極電流減少的高密度N型擴(kuò)散層116的電勢(shì)值固定為大于或等于P阱108的電勢(shì)。相應(yīng)地，在高密度N型擴(kuò)散層106和P阱108之間的集電極電流可以保持較小，并且提高了故障和損壞的容錯(cuò)度。從而通過(guò)使用CMOS工藝可提高對(duì)鄰接終端之間的噪聲的容錯(cuò)度。
將參照附圖2、3對(duì)根據(jù)本發(fā)明的具體設(shè)計(jì)進(jìn)行描述。
圖2是示出根據(jù)第一實(shí)施例的具體設(shè)計(jì)的截面示意圖，以及圖3是用于解釋根據(jù)第一實(shí)施例的損壞容錯(cuò)度的估計(jì)值的圖表。
在圖2中，參考號(hào)140表示低電壓的N阱，141表示N型偏置擴(kuò)散層，142表示P型偏置擴(kuò)散層，143表示LOCOS(硅局部氧化)，以及144表示引出輸出的鋁電極。
將描述一種裝置，該裝置包括密度為2×1015Atoms/cm-3的P阱108、密度為5.8×1016Atoms/cm-3的低電壓的N阱、密度為5.0×1020Atoms/cm-3的高密度N型擴(kuò)散層106和116、密度為5.0×1020Atoms/cm-3的高密度P型擴(kuò)散層107、密度為3.0×1016Atoms/cm-3的高密度N型偏置擴(kuò)散層141、以及密度為5.0×1016Atoms/cm-3的高密度P型偏置擴(kuò)散層142。該裝置的橫貫隔離區(qū)115的距離為54μm。
當(dāng)將80V的電勢(shì)供給輸出端OUTn 104時(shí)，0V的電勢(shì)將供給鄰接的輸出端OUTn+1105，并且負(fù)電勢(shì)的噪聲脈沖將輸入輸出端OUTn+1105以增加噪聲電平，寄生雙極晶體管的電流超過(guò)了允許范圍，最終將導(dǎo)致?lián)p壞。
圖3示出分別具有和不具有插入在隔離區(qū)中本發(fā)明的集電極電流減少的高密度N型擴(kuò)散層116的的設(shè)計(jì)之間的損壞容錯(cuò)度的比較例。可見(jiàn)通過(guò)插入集電極電流減少的高密度N型擴(kuò)散層116，對(duì)損壞的容錯(cuò)度提高了，當(dāng)NPN寄生雙極晶體管開始操作時(shí)該擴(kuò)散層可吸收流入基極區(qū)的電荷。與包括較寬的隔離區(qū)以提高耐受電壓的常規(guī)設(shè)計(jì)相比較，本實(shí)施例的設(shè)計(jì)可保持隔離區(qū)以及芯片的尺寸較小，同時(shí)可提高晶體管噪聲容錯(cuò)度。
(第二實(shí)施例)將參照附圖4、5、6對(duì)根據(jù)本發(fā)明第二實(shí)施例的驅(qū)動(dòng)電路進(jìn)行描述。
圖4A是示出根據(jù)第二實(shí)施例用于驅(qū)動(dòng)PDP的驅(qū)動(dòng)電路的結(jié)構(gòu)示意圖，圖4B是根據(jù)第二實(shí)施例用于驅(qū)動(dòng)PDP的驅(qū)動(dòng)電路的截面示意圖，示出驅(qū)動(dòng)電路的A-B部分。第二實(shí)施例的驅(qū)動(dòng)電路與第一實(shí)施例的不同在于，低密度N型擴(kuò)散層110提供在每個(gè)鄰接晶體管的漏極區(qū)的另一側(cè)上，替換在隔離區(qū)115中提供高密度N型擴(kuò)散層。
下面將描述該半導(dǎo)體電路器件的操作。
如在“背景技術(shù)”中的描述，內(nèi)部或外部噪聲導(dǎo)致在鄰接終端之間形成的NPN寄生雙極晶體管導(dǎo)通，從而導(dǎo)致非正常電流流動(dòng)，結(jié)果導(dǎo)致故障或損壞。
因?yàn)樘峁┯新O區(qū)117并且在漏極區(qū)117的對(duì)側(cè)提供有低密度N型擴(kuò)散層，當(dāng)寄生晶體管操作時(shí)，來(lái)自輸出端OUTn 104的電流經(jīng)高密度N型擴(kuò)散層106、低密度N型擴(kuò)散層110、P阱108、低密度N型擴(kuò)散層110、高密度N型擴(kuò)散層106流入輸出端OUTn+1105。
因?yàn)樵陔娏髀窂街械牡兔芏萅型擴(kuò)散層110的電阻高于高密度N型擴(kuò)散層106的電阻，從高密度N型擴(kuò)散層106經(jīng)由低密度N型擴(kuò)散層110流入到P阱108中的集電極電流將減小，從而提高了在鄰接終端之間的噪聲容錯(cuò)度。
這樣的方式，根據(jù)第二實(shí)施例，通過(guò)在每個(gè)鄰接晶體管的漏極區(qū)的對(duì)側(cè)提供低密度N型擴(kuò)散層110就可增加集電極電流流經(jīng)的路徑的電阻。相應(yīng)地，可最小化NPN寄生雙極晶體管的集電極電流。因此，通過(guò)使用常規(guī)CMOS工藝在保持芯片尺寸較小的同時(shí)可提高對(duì)鄰接終端之間的噪聲的容錯(cuò)度。
將參照?qǐng)D5、6詳細(xì)描述根據(jù)本發(fā)明的具體設(shè)計(jì)。
圖5是用于解釋根據(jù)第二實(shí)施例的設(shè)計(jì)的截面結(jié)構(gòu)圖，以及圖6是用來(lái)解釋根據(jù)第二實(shí)施例設(shè)計(jì)的損壞容錯(cuò)度的估計(jì)值的圖表。
將描述一種裝置，該裝置包括密度為2×1015Atoms/cm-3的P阱108、密度為5.8×1016Atoms/cm-3的低電壓的N阱、密度為5.0×1020Atoms/cm-3的高密度N型擴(kuò)散層106、密度為5.0×1020Atoms/cm-3的高密度P型擴(kuò)散層107、密度為3.0×1016Atoms/cm-3的高密度N型偏置擴(kuò)散層141、以及密度為5.0×1016Atoms/cm-3的高密度P型偏置擴(kuò)散層142。該裝置的橫貫隔離區(qū)115的距離為54μm。
當(dāng)將80V的電勢(shì)供給輸出端OUTn 104時(shí)，0V的電勢(shì)將供給鄰接的輸出端OUTn+1105，并且負(fù)電勢(shì)的噪聲脈沖將輸入輸出端OUTn+1105以增加噪聲電平，寄生雙極晶體管的電流超過(guò)了允許范圍，最終將導(dǎo)致?lián)p壞。
圖6示出通過(guò)改變從輸出引出鋁電極144到漏極末端的部分中的擴(kuò)散電阻而獲得的本發(fā)明裝置的損壞容錯(cuò)度的比較例，通過(guò)改變?cè)诼O區(qū)形成的低密度N型擴(kuò)散層110的密度來(lái)改變?cè)摂U(kuò)散電阻。可見(jiàn)隨著低密度N型擴(kuò)散層110的擴(kuò)散電阻增加，損壞容錯(cuò)度也增加了。
與包括較寬的隔離區(qū)以提高耐受電壓的常規(guī)設(shè)計(jì)相比較，本實(shí)施例的設(shè)計(jì)可保持隔離區(qū)以及芯片的尺寸較小，同時(shí)可提高晶體管噪聲容錯(cuò)度。
(第三實(shí)施例)將參照?qǐng)D7描述根據(jù)本發(fā)明第三實(shí)施例的驅(qū)動(dòng)電路。
圖7A是示出根據(jù)第三實(shí)施例用于驅(qū)動(dòng)PDP的驅(qū)動(dòng)電流的結(jié)構(gòu)示意圖，并且圖7B是用于驅(qū)動(dòng)PDP的驅(qū)動(dòng)電路的A-B部分的截面示意圖。第三實(shí)施例的驅(qū)動(dòng)電路與第一實(shí)施例的不同在于，襯底是N型襯底，每個(gè)晶體管形成在單個(gè)的P阱108上，并且每個(gè)晶體管的隔離區(qū)115通過(guò)N型襯底113和用來(lái)提供N型襯底電勢(shì)的N型擴(kuò)散層118來(lái)形成。該電勢(shì)可通過(guò)N型襯底電勢(shì)電源端132固定為一個(gè)大于N型襯底113和P阱108之間的內(nèi)置電壓的值。
下面將描述該半導(dǎo)體電路器件的操作。
如在“背景技術(shù)”中的描述，內(nèi)部或外部噪聲導(dǎo)致在鄰接終端之間形成的NPN寄生雙極晶體管導(dǎo)通，從而導(dǎo)致非正常電流流動(dòng)，結(jié)果導(dǎo)致故障或損壞。
因?yàn)槊總€(gè)鄰接的晶體管形成在單個(gè)的P阱上，N型擴(kuò)散層118的電勢(shì)高于在形成漏極的N型襯底113和P阱108之間的內(nèi)置電壓，并且N型襯底113提供在如上所述的隔離區(qū)115中，因此鄰接晶體管的P阱彼此分離。相應(yīng)地，可防止在一個(gè)晶體管的終端和鄰接晶體管的終端之間形成NPN寄生雙極晶體管。從而提高了對(duì)故障和損壞的容錯(cuò)度并且通過(guò)使用常規(guī)CMOS工藝，提高了對(duì)鄰接終端之間的噪聲容錯(cuò)度。
隔離區(qū)115可僅通過(guò)N型襯底113，無(wú)需N型擴(kuò)散層118來(lái)形成。
(第四實(shí)施例)將參照?qǐng)D8描述根據(jù)本發(fā)明第四實(shí)施例的半導(dǎo)體電路器件。
圖8A是示出根據(jù)第四實(shí)施例用于驅(qū)動(dòng)PDP的驅(qū)動(dòng)電流的結(jié)構(gòu)示意圖，并且圖8B是根據(jù)第四實(shí)施例用于驅(qū)動(dòng)PDP的驅(qū)動(dòng)電路的截面示意圖，示出了驅(qū)動(dòng)電路的A-B的部分。第四實(shí)施例的驅(qū)動(dòng)電路與第一實(shí)施例的不同在于，每個(gè)晶體管形成在單個(gè)的P阱108上，并且在鄰接的晶體管之間的隔離區(qū)115是提供在密度低于P阱108的P型襯底109中。
下面將描述該半導(dǎo)體電路器件的操作。
如在“背景技術(shù)”中的描述，內(nèi)部或外部噪聲導(dǎo)致在鄰接終端之間形成的NPN寄生雙極晶體管導(dǎo)通，從而導(dǎo)致非正常電流流動(dòng)，結(jié)果導(dǎo)致故障或損壞。
因?yàn)镹PN寄生雙極晶體管102的基極區(qū)是通過(guò)P型襯底109形成的，當(dāng)NPN寄生雙極晶體管102操作時(shí)，從輸出端OUTn 104的電流經(jīng)高密度N型擴(kuò)散層106、P阱108、P型襯底109、P阱108、高密度N型擴(kuò)散層160流入輸出端OUTn+1105。
通過(guò)在該區(qū)中提供密度低于P阱108的、用作上述NPN寄生雙極晶體管102的基極的P型襯底109，流經(jīng)用作集電極的高密度擴(kuò)散層106的集電極電流可減小，因?yàn)镻型襯底109的電阻以及基極的電阻很高。從而通過(guò)使用常規(guī)CMOS工藝，提高了對(duì)鄰接終端之間的噪聲容錯(cuò)度。
(第五實(shí)施例)將參照?qǐng)D9描述根據(jù)本發(fā)明第五實(shí)施例的半導(dǎo)體電路器件。
圖9A是示出根據(jù)第五實(shí)施例用于驅(qū)動(dòng)PDP的驅(qū)動(dòng)電流的結(jié)構(gòu)示意圖，并且圖9B是根據(jù)第五實(shí)施例用于驅(qū)動(dòng)PDP的驅(qū)動(dòng)電路的截面示意圖，示出了驅(qū)動(dòng)電路的A-B的部分。該驅(qū)動(dòng)電路與第一實(shí)施例的驅(qū)動(dòng)電路不同在于，每個(gè)晶體管形成在單個(gè)的P阱108上，并且N阱114形成在鄰接的晶體管之間的隔離區(qū)115中。
下面將描述該半導(dǎo)體電路器件的操作。
如在“背景技術(shù)”中的描述，內(nèi)部或外部噪聲導(dǎo)致在鄰接終端之間形成的NPN寄生雙極晶體管導(dǎo)通，從而導(dǎo)致非正常電流流動(dòng)，結(jié)果導(dǎo)致故障或損壞。
因?yàn)镹阱114形成在NPN寄生雙極晶體管102的基極區(qū)中，當(dāng)NPN寄生雙極晶體管102操作時(shí)，從輸出端OUTn 104的電流經(jīng)高密度N型擴(kuò)散層106、P阱108、P型襯底109、P阱108、高密度N型擴(kuò)散層160流入輸出端OUTn+1105。因?yàn)殡娏髀窂嚼@過(guò)N阱114，有效基極長(zhǎng)度增加了并且相應(yīng)地基極電阻也變高了。因此，流經(jīng)用作集電極的高密度擴(kuò)散層106的集電極電流可減小。
如上所述，根據(jù)第五實(shí)施例，通過(guò)在寄生NPN寄生雙極晶體管的基極區(qū)中提供N阱114，可增加有效基極長(zhǎng)度。相應(yīng)地，可增加基極電阻并且最小化流經(jīng)NPN寄生雙極晶體管的集電極電流。從而通過(guò)使用常規(guī)CMOS工藝，提高了對(duì)鄰接終端之間的噪聲容錯(cuò)度。
權(quán)利要求
1.一種包括多個(gè)輸出端的驅(qū)動(dòng)電路，包括具有第一傳導(dǎo)類型的半導(dǎo)體襯底；在所述半導(dǎo)體襯底中形成的具有第一傳導(dǎo)類型的第一阱；在所述第一阱中形成的具有第二傳導(dǎo)類型的第一擴(kuò)散層，所述第一擴(kuò)散層與所述多個(gè)輸出端的第一輸出端相關(guān)；在所述第一阱中形成的具有第二傳導(dǎo)類型的第二擴(kuò)散層，所述第二擴(kuò)散層與所述多個(gè)輸出端的第二輸出端相關(guān)；以及在所述第一擴(kuò)散層和所述第二擴(kuò)散層之間在所述第一阱中形成的第三擴(kuò)散層，所述第三擴(kuò)散層包括具有第一傳導(dǎo)類型的第四擴(kuò)散層，具有第一傳導(dǎo)類型的第五擴(kuò)散層，在所述第四擴(kuò)散層和所述第五擴(kuò)散層之間形成的具有第二傳導(dǎo)類型的第六擴(kuò)散層，其中加在所述第六擴(kuò)散層上的電壓高于加在所述第一阱上的電壓。
2.如權(quán)利要求1所述的驅(qū)動(dòng)電路，其特征在于，所述第一傳導(dǎo)類型是P型，以及所述第二傳導(dǎo)類型是N型。
3.一種包括多個(gè)輸出端的驅(qū)動(dòng)電路，包括具有第一傳導(dǎo)類型的半導(dǎo)體襯底；在所述半導(dǎo)體襯底中形成的具有第一傳導(dǎo)類型的第一阱；在所述第一阱中形成的具有第二傳導(dǎo)類型的第一擴(kuò)散層，所述第一擴(kuò)散層與所述多個(gè)輸出端的第一輸出端相關(guān)；在所述第一阱中形成的具有第二傳導(dǎo)類型的第二擴(kuò)散層，所述第二擴(kuò)散層與所述多個(gè)輸出端的第二輸出端相關(guān)；以及在所述第一擴(kuò)散層和所述第二擴(kuò)散層之間在所述第一阱中形成的第三擴(kuò)散層，所述第三擴(kuò)散層具有第一傳導(dǎo)類型，其中所述第一擴(kuò)散層包括與所述第二擴(kuò)散層相對(duì)的并且密度小于至少一部分所述第一擴(kuò)散層的第四擴(kuò)散層，以及所述第二擴(kuò)散層包括與所述第一擴(kuò)散層相對(duì)的并且密度小于至少一部分所述第二擴(kuò)散層的第五擴(kuò)散層。
4.如權(quán)利要求3所述的驅(qū)動(dòng)電路，其特征在于，所述第一傳導(dǎo)類型是P型，以及所述第二傳導(dǎo)類型是N型。
5.一種包括多個(gè)輸出端的驅(qū)動(dòng)電路，包括具有第一傳導(dǎo)類型的半導(dǎo)體襯底；在所述半導(dǎo)體襯底中形成的具有第二傳導(dǎo)類型的第一阱；在所述半導(dǎo)體襯底中形成的具有第二傳導(dǎo)類型的第二阱；在所述第一阱中形成的具有第一傳導(dǎo)類型的第一擴(kuò)散層，所述第一擴(kuò)散層與多個(gè)輸出端的第一輸出端相關(guān)；在所述第一阱中形成的具有第二傳導(dǎo)類型的第二擴(kuò)散層，所述第二擴(kuò)散層形成在所述第一擴(kuò)散層和所述第二阱之間；在所述第二阱中形成的具有第一傳導(dǎo)類型的第三擴(kuò)散層，所述第二擴(kuò)散層與所述多個(gè)輸出端的第二輸出端相關(guān)；以及在所述第二阱中形成的具有第二傳導(dǎo)類型的第四擴(kuò)散層，所述第四擴(kuò)散層形成在所述第二擴(kuò)散層和所述第一阱之間。
6.如權(quán)利要求5所述的驅(qū)動(dòng)電路，其特征在于，所述第一傳導(dǎo)類型是N型，以及所述第二傳導(dǎo)類型是P型。
7.如權(quán)利要求5所述的驅(qū)動(dòng)電路還包括在所述第一阱和所述第二阱之間的所述半導(dǎo)體襯底中形成的具有第一傳導(dǎo)類型的第五擴(kuò)散層。
8.一種包括多個(gè)輸出端的驅(qū)動(dòng)電路，包括具有第一傳導(dǎo)類型的半導(dǎo)體襯底；在所述半導(dǎo)體襯底中形成的具有第一傳導(dǎo)類型的第一阱；在所述半導(dǎo)體襯底中形成的具有第一傳導(dǎo)類型的第二阱；在所述第一阱中形成的具有第二傳導(dǎo)類型的第一擴(kuò)散層，所述第一擴(kuò)散層與所述多個(gè)輸出端的第一輸出端相關(guān)；在所述第一阱中形成的具有第一傳導(dǎo)類型的第二擴(kuò)散層，所述第二擴(kuò)散層形成在所述第一擴(kuò)散層和所述第二阱之間；在所述第二阱中形成的具有第二傳導(dǎo)類型的第三擴(kuò)散層，所述第二擴(kuò)散層與所述多個(gè)輸出端的第二輸出端相關(guān)；以及在所述第二阱中形成的具有第一傳導(dǎo)類型的第四擴(kuò)散層，所述第四擴(kuò)散層形成在所述第二擴(kuò)散層和所述第一阱之間。
9.如權(quán)利要求8所述的驅(qū)動(dòng)電路，其特征在于，所述第一傳導(dǎo)類型是P型，以及所述第二傳導(dǎo)類型是N型。
10.如權(quán)利要求8所述的驅(qū)動(dòng)電路還包括在所述第一阱和所述第二阱之間的所述半導(dǎo)體襯底中形成的具有第二傳導(dǎo)類型的第三阱，其中所述第三阱與所述第一阱和所述第二阱均相連。
全文摘要
提供了一種驅(qū)動(dòng)電路和數(shù)據(jù)線驅(qū)動(dòng)器，它們能夠在保持芯片尺寸較小的同時(shí)通過(guò)使用常規(guī)CMOS工藝來(lái)提高對(duì)鄰接晶體管之間的噪聲容錯(cuò)度，因?yàn)楦呙芏萅型擴(kuò)散層(116)提供在隔離區(qū)(115)中以最小化寄生NPN晶體管(102)的集電極電流。
文檔編號(hào)H01L27/04GK1773706SQ200510125010
公開日2006年5月17日 申請(qǐng)日期2005年11月11日 優(yōu)先權(quán)日2004年11月12日
發(fā)明者清家守, 井上征宏 申請(qǐng)人:松下電器產(chǎn)業(yè)株式會(huì)社