專利名稱：半導(dǎo)體集成電路器件及固定其阱勢(shì)的設(shè)計(jì)方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體集成電路器件及其設(shè)計(jì)方法，尤其涉及固定在利用標(biāo)準(zhǔn)單元通過自動(dòng)配置布線形成的半導(dǎo)體集成電路中的阱勢(shì)。
背景技術(shù)：
已知在半導(dǎo)體集成電路器件比如IC或者LSI中形成的晶體管的元件特性受阱勢(shì)波動(dòng)影響。為了消除這種影響，并維持晶體管的元件特性，有必要穩(wěn)定(固定)阱勢(shì)。
在利用標(biāo)準(zhǔn)單元通過自動(dòng)配置布線形成的半導(dǎo)體集成電路器件中，每一個(gè)標(biāo)準(zhǔn)單元都配置有電源電壓端子和地電勢(shì)端子。為了固定阱勢(shì)，在p-阱區(qū)和n-阱區(qū)分別形成被稱作P-子區(qū)和N-子區(qū)的有源區(qū)。p-阱區(qū)經(jīng)P-子區(qū)連接到地電勢(shì)端子，從而將p-阱區(qū)固定在地電勢(shì)GND。n-阱區(qū)經(jīng)N-子區(qū)連接到電源電壓端子，從而將n-阱區(qū)固定在電源電壓VDD。
在標(biāo)準(zhǔn)單元中，將用于電源電壓VDD的互連和用于地電勢(shì)GND的互連在配置單元的方向上彼此相對(duì)而配置在兩側(cè)。在采用這種互連的半導(dǎo)體襯底中，形成p-阱區(qū)和n-阱區(qū)。在這些阱區(qū)中，形成包括晶體管在內(nèi)的半導(dǎo)體元件，從而配置各種電路。在p-阱區(qū)和n-阱區(qū)中，形成阱勢(shì)固定P-子區(qū)和N-子區(qū)。用于電源電壓的互連經(jīng)接觸孔電連接到N-子區(qū)，且用于地電勢(shì)的互連經(jīng)接觸孔電連接到P-子區(qū)，從而固定阱勢(shì)。
為了確實(shí)地利用MOS晶體管的襯底偏置作用，可以采用具有用于電源電壓、地電勢(shì)、P-子區(qū)和N-子區(qū)的四個(gè)端子的標(biāo)準(zhǔn)單元(例如，參見日本專利申請(qǐng)?zhí)亻_平No.2000-332118)。4-端子標(biāo)準(zhǔn)單元經(jīng)獨(dú)立的導(dǎo)線應(yīng)用電源電壓VDD、地電勢(shì)GND、用于固定n-阱區(qū)的電勢(shì)VBN和用于固定p-阱區(qū)的電勢(shì)VBP。在4-端子標(biāo)準(zhǔn)單元中，將應(yīng)用用于固定p-阱勢(shì)的電勢(shì)VBP的導(dǎo)線和應(yīng)用用于固定n-阱勢(shì)的電勢(shì)VBN的導(dǎo)線提供在配置單元的方向相對(duì)的兩側(cè)。在采用這些導(dǎo)線的半導(dǎo)體襯底中，形成N-子區(qū)和P-子區(qū)。在p-阱區(qū)中用于固定電勢(shì)的導(dǎo)線經(jīng)接觸孔電連接到P-子區(qū)，以及在n-阱區(qū)中用于固定電勢(shì)的導(dǎo)線經(jīng)接觸孔電連接到N-子區(qū)。在導(dǎo)線內(nèi)，配置有用于電源電壓VDD的互連和用于地電勢(shì)GND的互連。在互連之間的半導(dǎo)體襯底內(nèi)形成n-阱區(qū)和p-阱區(qū)。在n-阱區(qū)和p-阱區(qū)內(nèi)，形成包括晶體管在內(nèi)的半導(dǎo)體元件，從而配置不同的電路。
然而，對(duì)于上述配置，用于固定阱勢(shì)的P-子區(qū)和N-子區(qū)以及它們的互連導(dǎo)致單元面積增加。為了避免單元面積增加，必須減少在單元內(nèi)形成的包括晶體管在內(nèi)的半導(dǎo)體元件的尺寸，這導(dǎo)致驅(qū)動(dòng)能力下降。尤其是在子區(qū)和它們的互連以根據(jù)設(shè)計(jì)準(zhǔn)則的最小線寬形成時(shí)，在阱區(qū)內(nèi)形成的MOS晶體管的最小距離等受限制，或者臺(tái)階涂覆特性(step coating property)退化。由這些觀點(diǎn)，必須減少單元面積的增加或者晶體管的尺寸。此外，與密集配置的子區(qū)相接觸需要復(fù)雜的制造工藝。如果具有大量這樣的圖形，這造成制造產(chǎn)量下降。
隨著半導(dǎo)體集成電路器件的最小化，電源電壓變低從而襯底電流變小。因此，在具有較低電源電壓的半導(dǎo)體集成電路器件中，有可能通過最小化由于增加單元面積或者減少晶體管尺寸導(dǎo)致的驅(qū)動(dòng)能力降低而有效固定阱勢(shì)。這是因?yàn)?，?dāng)電源電壓接近1V時(shí)，不出現(xiàn)很多流過p-n結(jié)的正電流所需要的電勢(shì)差。因?yàn)椴粌H襯底電流由于降低電源電壓而減少，而且晶體管的源極電勢(shì)通常被固定，當(dāng)電源電壓大約為1V時(shí)，通過與漏極耦合引起的阱勢(shì)波動(dòng)低于0.5V，為電源電壓的一半。因此，幾乎沒有可能由于閉鎖而發(fā)生故障。
自然，當(dāng)襯底電勢(shì)任意波動(dòng)時(shí)，晶體管的驅(qū)動(dòng)能力和漏電流根據(jù)電勢(shì)波動(dòng)而波動(dòng)。因此，為設(shè)法消除該波動(dòng)，必須要固定阱勢(shì)。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的一個(gè)方面，提供了一種半導(dǎo)體集成電路器件，其包括通過沿第二方向配置單元列形成的電路部分，每一個(gè)單元列具有沿第一方向配置的標(biāo)準(zhǔn)單元，第二方向與第一方向相交，所述單元列包括第一標(biāo)準(zhǔn)單元和第二標(biāo)準(zhǔn)單元，其中第一標(biāo)準(zhǔn)單元每個(gè)具有被施加電源電壓和地電勢(shì)的第一和第二端子、被施加阱勢(shì)固定電勢(shì)的第三和第四端子、以及被第一和第二端子施加電源，第三和第四端子施加反向柵極偏壓(back gate bias)的晶體管電路，第二標(biāo)準(zhǔn)單元填充單元列中的空區(qū)域，并向第一標(biāo)準(zhǔn)單元的的第三和第四端子提供阱勢(shì)固定電勢(shì)。
根據(jù)本發(fā)明的另一方面，提供了一種設(shè)計(jì)半導(dǎo)體集成電路器件的方法，包括從庫中讀取標(biāo)準(zhǔn)單元并通過自動(dòng)配置布線形成電路，在所形成的電路中搜索每一單元列以找出空區(qū)域，在搜索的單元列內(nèi)的空區(qū)域中設(shè)置間隔單元或者填充單元，并通過利用間隔單元和填充單元固定單元列內(nèi)標(biāo)準(zhǔn)單元的阱勢(shì)。
根據(jù)本發(fā)明的再一個(gè)方面，提供了一種設(shè)計(jì)半導(dǎo)體集成電路器件的方法，包括從庫中讀取4-端子標(biāo)準(zhǔn)單元并通過自動(dòng)配置布線形成臨時(shí)電路，測(cè)量所形成的臨時(shí)電路的工作定時(shí)，判斷所測(cè)量的工作定時(shí)，基于所判斷的工作定時(shí)計(jì)算定時(shí)調(diào)節(jié)的最優(yōu)值，基于所算出的定時(shí)調(diào)節(jié)的最優(yōu)值從庫中讀取2-端子標(biāo)準(zhǔn)單元，并通過用2-端子標(biāo)準(zhǔn)單元選擇性替換配置在多個(gè)單元列中的4-端子標(biāo)準(zhǔn)單元進(jìn)行定時(shí)調(diào)整，通過重新進(jìn)行自動(dòng)配置布線形成電路，在所形成的電路中搜索每一單元列以找出空區(qū)域，在搜索的單元列內(nèi)的空區(qū)域中設(shè)置間隔單元或者填充單元，通過利用2-端子標(biāo)準(zhǔn)單元、間隔單元或填充單元固定單元列內(nèi)配置的4-端子標(biāo)準(zhǔn)單元的阱勢(shì)。


圖1是示出了有助于說明根據(jù)本發(fā)明的第一實(shí)施例的半導(dǎo)體集成電路器件的圖形配置的平面圖；圖2是用在圖1的半導(dǎo)體集成電路器件中的4-端子標(biāo)準(zhǔn)單元的圖形的平面圖；圖3是用在圖1的半導(dǎo)體集成電路器件中的間隔單元或者填充單元的圖形的平面圖；圖4是有助于說明形成圖1的半導(dǎo)體集成電路器件的設(shè)計(jì)方法的流程圖；圖5是有助于說明根據(jù)本發(fā)明的第二實(shí)施例的半導(dǎo)體集成電路器件的設(shè)計(jì)方法的流程圖；圖6是有助于說明根據(jù)第一和第二實(shí)施例的半導(dǎo)體集成電路器件和其設(shè)計(jì)方法的應(yīng)用的圖像繪制處理器系統(tǒng)LSI的框圖；以及圖7是有助于說明在圖6的電路中的圖形處理器的具體配置的框圖。
具體實(shí)施例方式圖1是示出了有助于說明根據(jù)本發(fā)明的第一實(shí)施例的半導(dǎo)體集成電路器件的圖形配置的平面圖。通過提取出利用標(biāo)準(zhǔn)單元通過自動(dòng)配置布線形成的半導(dǎo)體集成電路器件中的一部分電路圖形，圖1示出了平面布圖實(shí)例。
在圖1的布圖實(shí)例中，配置了三級(jí)單元列SC-1、SC-2和SC-3。相鄰的單元列SC-1、SC-2共享互連(電源線)PW1。相鄰的單元列SC-2、SC-3共享互連(電源線)PW2。例如，電源線PW2用作電源電壓VDD。例如，電源線PW1用作地電勢(shì)GND。每根電源線PW1、PW2包括延伸進(jìn)入單元的支路部分，從而與另一個(gè)的支路部分相對(duì)。這些支路部分經(jīng)接觸孔連接到在每一個(gè)單元中形成的半導(dǎo)體元件上，比如MOS晶體管的源極或者漏極上。
第一級(jí)單元列SC-1中，配置了4-端子單元4T-11、4T-12、4T-13和2-端子間隔單元(或填充單元)2TS-1。在單元之間的空區(qū)域內(nèi)設(shè)置有間隔單元2TS-1，特別是在單元4T-12和單元4T-13之間。間隔單元2TS-1將單元列SC-1內(nèi)單元4T-11、單元4T-12和單元4T-13的p-阱區(qū)和n-阱區(qū)相互連接。間隔單元2TS-1的p-阱區(qū)和n-阱區(qū)經(jīng)P-子區(qū)和N-子區(qū)(有源區(qū))被固定在地電勢(shì)GND和電源電壓VDD。結(jié)果，間隔單元2TS-1向不具有P-子區(qū)和N-子區(qū)的單元4T-11、單元4T-12和單元4T-13的p-阱區(qū)和n-阱區(qū)提供阱勢(shì)固定偏壓，從而將這些p-阱區(qū)和n-阱區(qū)固定在地電勢(shì)GND和電源電壓VDD。
第二級(jí)單元列SC-2中，配置了4-端子單元4T-21、4T-22、4T-23、4T-24、4T-25和2-端子間隔單元2TS-2。在單元4T-21和單元4T-22之間的空區(qū)域內(nèi)設(shè)置間隔單元2TS-2。間隔單元2TS-2將單元列SC-2內(nèi)單元4T-21、單元4T-22、單元4T-23、單元4T-24和單元4T-25的p-阱區(qū)和n-阱區(qū)相互連接。間隔單元2TS-2向4-端子單元4T-21、4T-22、4T-23、4T-24和4T-25的p-阱區(qū)和n-阱區(qū)提供電勢(shì)固定偏壓。
第三級(jí)單元列SC-3中，配置了4-端子單元4T-31、4T-32、4T-33和2-端子間隔單元2TS-3。在臨近單元4T-33的空區(qū)域內(nèi)設(shè)置間隔單元2TS-3。間隔單元2TS-3將單元列SC-3內(nèi)單元4T-31、單元4T-32和單元4T-33的p-阱區(qū)和n-阱區(qū)相互連接。設(shè)置在單元之間的空區(qū)域內(nèi)的間隔單元2TS-3向4-端子單元4T-31、4T-32和4T-33的p-阱區(qū)和n-阱區(qū)提供電勢(shì)穩(wěn)定偏壓。
每一個(gè)四端子標(biāo)準(zhǔn)單元4T-11到4T-13、4T-21到4T-25、4T-31到和4T-33具有用于電源電壓VDD的第一端子、用于地電勢(shì)(0V)GND的第二端子、用于穩(wěn)定n-阱勢(shì)的第三端子和用于穩(wěn)定p-阱勢(shì)的第四端子。在單元內(nèi)形成的每一個(gè)MOS晶體管的源極或者漏極有選擇地連接到第一和第二端子，其反向柵極有選擇地連接到第三和第四端子。采用4-端子標(biāo)準(zhǔn)單元以利用MOS晶體管的襯底偏壓作用。
另一方面，在通過自動(dòng)配置布線配置邏輯單元(或者標(biāo)準(zhǔn)單元)的情況下，當(dāng)空區(qū)域由于互連有所發(fā)展時(shí)，在間隔內(nèi)嵌入間隔單元(或填充單元)2TS-1、2TS-2、2TS-3。每個(gè)間隔單元具有用于電源電壓VDD的第一端子和用于地電勢(shì)(0V)GND的第二端子。在單元列SC-1、SC-2、SC-3中的空區(qū)域內(nèi)隨意設(shè)置間隔單元。
圖2是用在圖1的半導(dǎo)體集成電路器件中的4-端子標(biāo)準(zhǔn)單元的圖形的平面圖。用CMOS NAND門4T-11作為例子。在標(biāo)準(zhǔn)單元4T-11中，在單元列SC-1延伸的方向上在單元的上部和下部設(shè)置用于電源電壓VDD的電源線(金屬層)PW2和用于地電勢(shì)GND的電源線(金屬層)PW1。在電源線PW2之下的半導(dǎo)體襯底內(nèi)，形成n-阱區(qū)NWELL，反之，在電源線PW1之下的半導(dǎo)體襯底內(nèi)，形成p-阱區(qū)PWELL。在n-阱區(qū)NWELL內(nèi)，形成p-溝道MOS晶體管的源-漏極區(qū)PSD。在p-阱區(qū)PWELL內(nèi)，形成n-溝道MOS晶體管的源-漏極區(qū)NSD。
電源線PW2、PW1具有支路部分PW2-1、PW2-2、PW2-3、PW1-1、PW1-2，所述支路部分延伸進(jìn)入單元從而與相應(yīng)的支路部分相對(duì)。這些支路部分PW2-1、PW2-2、PW2-3、PW1-1、PW1-2經(jīng)過接觸孔連接到每個(gè)單元內(nèi)形成的半導(dǎo)體元件上，比如MOS晶體管的源極或者漏極。以和支路部分相同的方向配置這些MOS晶體管的柵極G1到G4。
4-端子標(biāo)準(zhǔn)單元的阱區(qū)PWELL、NWELL不具有P-子區(qū)和N-子區(qū)，且沒有被連接到阱勢(shì)固定導(dǎo)線。也就是，沒有將它們連接到單元內(nèi)的電源電壓VDD和地電勢(shì)GND。4-端子標(biāo)準(zhǔn)單元中，由于阱區(qū)NWELL、PWELL本身被用作和鄰近單元阱區(qū)的連接，所以不必在單元列之間的邊界處設(shè)置N-子區(qū)。此外，N-子區(qū)內(nèi)不需要用于施加阱勢(shì)固定電勢(shì)的導(dǎo)線，也不需要接觸孔。結(jié)果，圖形所占用的面積小于4-端子標(biāo)準(zhǔn)單元內(nèi)的面積。
圖3是用在圖1的半導(dǎo)體集成電路器件中采用的間隔單元(或者填充單元)2TS-1的圖形的平面圖。如圖3所示，間隔單元2TS-1中，在單元列SC-1延伸的方向上在單元的上部和下部設(shè)置用于電源電壓VDD的電源線1(金屬層)PW2和用于地電勢(shì)GND的電源線(金屬層)PW1。在從電源線PW2之下擴(kuò)展進(jìn)入單元的半導(dǎo)體襯底內(nèi)，形成n-阱區(qū)NWELL，反之，在從電源線PW1之下延伸進(jìn)入單元的半導(dǎo)體襯底內(nèi)，形成p-阱區(qū)PWELL。在阱區(qū)NWELL、PWELL內(nèi)，設(shè)置N-子區(qū)和P-子區(qū)。
電源線PW2、PW1具有支路部分PW2-4、PW2-5、PW1-3、PW1-4，所述支路部分延伸進(jìn)入單元從而與相應(yīng)的支路部分相對(duì)。這些支路部分PW24、PW2-5、PW1-3、PW1-4經(jīng)過接觸孔連接到N-子區(qū)NS和P-子區(qū)PS。
特別地，間隔單元2TS-1中，電源線PW2經(jīng)N-子區(qū)NS連接到n-阱區(qū)NWELL，且電源線PW1經(jīng)P-子區(qū)PS連接到p-阱區(qū)PWELL。間隔單元2TS-1的電源線PW2相同地連接到鄰近的標(biāo)準(zhǔn)單元4T-12、4T-13的電源線PW2。間隔單元2TS-1的電源線PW1相同地連接到鄰近的標(biāo)準(zhǔn)單元4T-12、4T-13的電源線PW1。此外，間隔單元2TS-1的n-阱區(qū)NWELL相同地連接到標(biāo)準(zhǔn)單元4T-12、4T-13的n-阱區(qū)。間隔單元2TS-1的p-阱區(qū)PWELL相同地連接到鄰近的標(biāo)準(zhǔn)單元4T-12、4T-13的p-阱區(qū)。間隔單元2TS-1向鄰近的標(biāo)準(zhǔn)單元4T-12、4T-13(也向4T-11)提供阱勢(shì)穩(wěn)定偏壓。
如上所述，第一實(shí)施例中，方便起見采用術(shù)語間隔單元或者填充單元。它們和通常的間隔單元或者填充單元不同，區(qū)別在于它們具有向4-端子標(biāo)準(zhǔn)單元施加阱勢(shì)穩(wěn)定偏壓的功能。
盡管圖3所示的間隔單元或者填充單元沒有配置半導(dǎo)體元件，例如MOS晶體管，但是其是可以配置半導(dǎo)體元件的，比如虛擬MOS晶體管，不組成邏輯電路。
圖4是有助于說明形成圖1的半導(dǎo)體集成電路器件的設(shè)計(jì)方法的流程圖。
首先，從庫中讀取4-端子標(biāo)準(zhǔn)單元并通過自動(dòng)配置布線形成電路(步驟1)。
接下來，在所形成的電路中搜索每一單元列以找出空區(qū)域(步驟2)。
然后，在搜索的每一單元列內(nèi)的空區(qū)域中設(shè)置間隔或填充(步驟3)。步驟3中，利用間隔單元或者填充單元穩(wěn)定單元列內(nèi)2-端子標(biāo)準(zhǔn)單元的阱勢(shì)。
采用如上所述配置的半導(dǎo)體集成電路器件及其設(shè)計(jì)方法，能夠不必形成在組成電路的主要標(biāo)準(zhǔn)單元內(nèi)的P-子區(qū)和N-子區(qū)、用于向這些區(qū)施加阱勢(shì)固定電勢(shì)的互連、觸點(diǎn)等，而從空區(qū)域內(nèi)設(shè)置的間隔或填充來施加阱勢(shì)穩(wěn)定偏壓。如上所述，幾乎沒有可能由于在具有較低電源電壓的半導(dǎo)體集成電路器件中的閉鎖而發(fā)生故障。襯底電勢(shì)只需防止受隨機(jī)波動(dòng)影響，這就使得在空區(qū)域內(nèi)配置的間隔單元或者填充單元有效固定了阱區(qū)內(nèi)的電勢(shì)。
因此，可以抑止襯底電壓的波動(dòng)。配置間隔單元或者填充單元，使其嵌入在單元列中隨意形成的空區(qū)域內(nèi)，并將P-子區(qū)和N-子區(qū)設(shè)置在單元內(nèi)部，而不是在單元列之間的邊界上，這就避免了圖形占用面積的增加。此外，不必在相鄰單元列之間的邊界上配置N-子區(qū)和P-子區(qū)。因此，不必形成用于子區(qū)的互連并試圖和它們相連。因此，可將單元列的寬度制造得更窄，從而能夠減少圖形占用面積。
當(dāng)然，不必減少標(biāo)準(zhǔn)單元內(nèi)所形成的半導(dǎo)體元件，這就避免了驅(qū)動(dòng)能力下降。
因此，在具有較低電源供給電壓的半導(dǎo)體集成電路器件中，有可能有效穩(wěn)定阱勢(shì)，同時(shí)抑止圖形占用面積的增加和在其內(nèi)部形成的半導(dǎo)體元件的驅(qū)動(dòng)能力的下降。
圖2和3中，利用在半導(dǎo)體襯底中形成了n-阱區(qū)和p-阱區(qū)以及在每一阱區(qū)內(nèi)形成p-溝道MOS晶體管、n-溝道MOS晶體管、N-子區(qū)和P-子區(qū)的情況進(jìn)行了說明。然而，本發(fā)明也可以應(yīng)用到其中在p-型半導(dǎo)體襯底中形成n-阱區(qū)，在半導(dǎo)體襯底內(nèi)形成n-溝道MOS晶體管和P-子區(qū)以及在n-阱區(qū)中形成p-溝道MOS晶體管和N-子區(qū)的配置中。
圖5是有助于說明根據(jù)本發(fā)明的第二實(shí)施例的半導(dǎo)體集成電路器件的設(shè)計(jì)方法的流程圖。該第二實(shí)施例通過用2-端子單元代替了一部分由4-端子單元組成的電路使得電路的工作定時(shí)最優(yōu)化，并且產(chǎn)生了和第一實(shí)施例同樣的效果。
首先，從庫中讀取4-端子標(biāo)準(zhǔn)單元并通過自動(dòng)配置布線臨時(shí)電路(采用臨時(shí)配置)僅僅由4-端子標(biāo)準(zhǔn)單元構(gòu)成(步驟1)。
接下來，測(cè)量所形成的臨時(shí)電路的工作定時(shí)(步驟2)。
隨后，判斷所測(cè)量的工作定時(shí)(步驟3)。
之后，基于所判斷的工作定時(shí)計(jì)算定時(shí)調(diào)節(jié)的最優(yōu)值(步驟4)。
然后，基于所算出的定時(shí)調(diào)節(jié)的最優(yōu)值，從庫中讀取2-端子標(biāo)準(zhǔn)單元。通過用2-端子標(biāo)準(zhǔn)單元選擇性替換多個(gè)單元列中的4-端子標(biāo)準(zhǔn)單元進(jìn)行定時(shí)調(diào)整(步驟5)。
隨后，通過再次實(shí)施自動(dòng)配置布線形成電路(步驟6)。
接下來，在所形成的電路中搜索每一單元列以找出空區(qū)域(步驟7)。
然后，在每一單元列內(nèi)的空區(qū)域中設(shè)置間隔單元或者填充單元。
(步驟8)在第二實(shí)施例的設(shè)計(jì)方法中，利用2-端子標(biāo)準(zhǔn)單元和間隔單元或填充單元向單元列中的4-端子標(biāo)準(zhǔn)單元提供阱勢(shì)固定電勢(shì)。
2-端子單元內(nèi)，因?yàn)樵O(shè)計(jì)準(zhǔn)則可將晶體管尺寸限制為較小值。然而，在分析了第二實(shí)施例中的工作定時(shí)之后，允許低速工作的4-端子單元被定位且隨后被其中MOS晶體管具有更小(或相同)尺寸的2-端子單元取代，這就使其有可能并不削弱芯片性能(速度和面積)而固定阱勢(shì)。
上述設(shè)計(jì)方法不僅僅產(chǎn)生了和第一以及第二實(shí)施例效果相同的效果，還能夠固定阱勢(shì)而同時(shí)最優(yōu)化電路的工作定時(shí)。
當(dāng)如上所述采用2-端子單元時(shí)，2-端子單元能夠?qū)②鍎?shì)固定電勢(shì)施加給4-端子單元，但是如果優(yōu)先進(jìn)行定時(shí)調(diào)節(jié)的話就不能夠一直施加足夠的電勢(shì)。為了解決這個(gè)問題，不僅采用2-端子單元還采用間隔單元(或者填充單元)用于固定阱勢(shì)，這就使得阱勢(shì)更穩(wěn)定地固定。
接下來，將說明作為根據(jù)第一和第二實(shí)施例的半導(dǎo)體集成電路器件及其設(shè)計(jì)方法的應(yīng)用的繪圖裝置。
圖6是圖像繪制處理器系統(tǒng)LSI的框圖。該圖像繪制處理器系統(tǒng)LSI 10包括主機(jī)處理器20、I/O處理器30、主存儲(chǔ)器40以及圖形處理器50。主機(jī)處理器20和圖形處理器50通過處理器總線BUS以它們能夠彼此通信的方式彼此連接。
主機(jī)處理器20包括主處理器21、I/O部分22到24以及多個(gè)信號(hào)處理部分(DSP數(shù)字信號(hào)處理器)25。這些電路模塊經(jīng)過本地網(wǎng)絡(luò)LN1以彼此能夠進(jìn)行通信的方式彼此連接。主處理器21控制主機(jī)處理器20內(nèi)的每一電路模塊。I/O部分22經(jīng)I/O處理器30和主機(jī)處理器20外部交換數(shù)據(jù)。I/O部分23和主存儲(chǔ)器40交換數(shù)據(jù)。I/O部分24經(jīng)處理器總線BUS和圖形處理器50交換數(shù)據(jù)。信號(hào)處理部分25處理基于主存儲(chǔ)器40或者外部讀出的數(shù)據(jù)的信號(hào)。
例如，I/O處理器30將主機(jī)處理器20連接到通用總線，外圍裝置，也包括HDD和DVD驅(qū)動(dòng)(數(shù)字通用光碟)，或者網(wǎng)絡(luò)。此時(shí)，外圍裝置可以被安裝在LSI 10上或者在LSI 10外部。
主存儲(chǔ)器40保存主機(jī)處理器20工作所必需的程序。例如，從HDD(未示出)等讀出程序并將其存儲(chǔ)在主存儲(chǔ)器40中。
圖形處理器50包括控制器51、I/O部分52、53以及計(jì)算部分54?？刂破?1和主機(jī)處理器20進(jìn)行通信并控制計(jì)算部分54。I/O部分52對(duì)經(jīng)過處理器總線BUS從主機(jī)處理器20輸入和輸出進(jìn)行管理。I/O部分53對(duì)從不同的通用總線包括PCI、視頻和音頻設(shè)備以及外部存儲(chǔ)器等在內(nèi)輸入和輸出進(jìn)行管理。計(jì)算部分54執(zhí)行圖形處理計(jì)算。
計(jì)算部分54包括光柵器(rasterizer)55和多個(gè)信號(hào)處理部分56-0到56-31。盡管信號(hào)處理部分56的數(shù)量是32個(gè)，但是這只是舉例而非限定性的，它也可以是8、16或者64個(gè)。
將參考圖7說明在圖6的電路中的圖形處理器50的具體配置。計(jì)算部分54包括光柵器55和32個(gè)信號(hào)處理部分56-0到56-31。光柵器55根據(jù)所輸入的圖形信息生成象素。象素是在繪制特定圖形時(shí)所運(yùn)用的最小單元區(qū)域。圖形用一組象素表示。由圖形的形狀(圖形所占用的位置)決定所生成的象素。也就是，當(dāng)繪制某一位置時(shí)，生成相應(yīng)于該位置的象素。當(dāng)繪制另一位置時(shí)，生成相應(yīng)于另一位置的象素。信號(hào)處理部分56-0到56-31分別包括象素處理部分PPU0到PPU31以及本地存儲(chǔ)器LM0到LM31。一一對(duì)應(yīng)地配置本地存儲(chǔ)器LM0到LM31用于象素處理部分PPU0到PPU31。
每一象素處理部分PPU0到PPU31具有四個(gè)顯像管道(realize pipe)RP。四個(gè)顯像管道RP構(gòu)成一個(gè)PR簇PRC(顯像管道簇)。每一PR簇PRC執(zhí)行SIMD(單指令多數(shù)據(jù))運(yùn)行，從而同時(shí)處理四個(gè)象素。相應(yīng)于各自的圖形位置的象素被分配給象素處理部分PPU0到PPU31。根據(jù)圖形占用的位置，相應(yīng)的象素處理部分PPU0到PPU31對(duì)象素進(jìn)行處理。
本地存儲(chǔ)器LM0到LM31分別存儲(chǔ)由象素處理部分PPU0到PPU31生成的象素?cái)?shù)據(jù)。本地存儲(chǔ)器LM0到LM31整體構(gòu)成了顯像存儲(chǔ)器。例如，顯像存儲(chǔ)器包括DRAM。在DRAM中，具有特定數(shù)據(jù)寬度的單個(gè)存儲(chǔ)面積和本地存儲(chǔ)器LM0到LM31相對(duì)應(yīng)。
在如上所述配置的圖像繪制處理器系統(tǒng)LSI中，當(dāng)將根據(jù)第一或者第二實(shí)施例的半導(dǎo)體集成電路器件的設(shè)計(jì)方法應(yīng)用到模擬電路、SRAM、以及邏輯電路，包括存儲(chǔ)器比如主存儲(chǔ)器21、控制器51或者光柵器55中時(shí)，能夠減少這些電路部分的圖形占用面積，這實(shí)現(xiàn)了更高規(guī)模地集成。
如上所述，根據(jù)第一和第二實(shí)施例，取代了將阱勢(shì)固定電勢(shì)施加給所有的標(biāo)準(zhǔn)單元(或每一標(biāo)準(zhǔn)單元)，通過在配置了標(biāo)準(zhǔn)單元之后利用間隔單元或者填充單元填充間隔(間隙)來固定阱勢(shì)。因此，能夠減少標(biāo)準(zhǔn)單元的面積或者可將標(biāo)準(zhǔn)單元內(nèi)的晶體管尺寸制造得較大，從而并不使得襯底電勢(shì)變化到削弱晶體管性能的這樣的范圍內(nèi)地來增強(qiáng)驅(qū)動(dòng)能力。結(jié)果，能夠?qū)崿F(xiàn)半導(dǎo)體集成電路器件的更高規(guī)模集成或更高性能。
僅僅在間隔單元或者填充單元內(nèi)形成穩(wěn)定有源區(qū)(P-子區(qū)和N-子區(qū))的阱勢(shì)，這就使圖形占用面積被最小化。此外，在采用4-端子單元設(shè)計(jì)的電路中選擇性采用2-端子單元，這會(huì)使得工作定時(shí)被最優(yōu)化。
由圖形占用面積或者工作定時(shí)哪一個(gè)是在設(shè)計(jì)中優(yōu)先給出的來決定設(shè)計(jì)結(jié)果。發(fā)明人已經(jīng)通過仿真進(jìn)行過檢驗(yàn)，當(dāng)給定減少圖形占用面積為最優(yōu)先時(shí)，能夠期望減少相關(guān)電路部分面積的大約10％。
如上所述，實(shí)現(xiàn)了具有較低電源供給電壓的半導(dǎo)體集成電路器件及其設(shè)計(jì)方法，其能夠有效穩(wěn)定阱勢(shì)，同時(shí)抑止圖形占用面積的增加和內(nèi)部形成的半導(dǎo)體元件的驅(qū)動(dòng)能力的下降。
本領(lǐng)域的那些技術(shù)人員將很容易想到其它的有益效果和變形。因此，在較寬范圍內(nèi)的本發(fā)明并沒有被限定在這里所示出并描述的特定細(xì)節(jié)和典型實(shí)施例中。因此，不脫離由附加的權(quán)利要求書和它們的等效描述所限定的一般性的發(fā)明定義的精神和范圍，可以做出多種變形。
權(quán)利要求
1.一種半導(dǎo)體集成電器件，包括通過沿第二方向配置單元列形成的電路部分，每一個(gè)單元列具有沿第一方向配置的標(biāo)準(zhǔn)單元，第一方向與第二方向相交，所述單元列包括，第一標(biāo)準(zhǔn)單元，每一個(gè)第一標(biāo)準(zhǔn)單元具有被施加電源電壓和地電勢(shì)的第一和第二端子、被施加阱勢(shì)固定電勢(shì)的第三和第四端子、以及第一和第二端子電源施加電源且第三和第四端子施加反向柵極偏壓的晶體管電路，以及第二標(biāo)準(zhǔn)單元，其填充單元列中的空區(qū)域，并向第一標(biāo)準(zhǔn)單元的的第三和第四端子提供阱勢(shì)固定電勢(shì)。
2.如權(quán)利要求1所述的半導(dǎo)體集成電路器件，其中每一個(gè)第一標(biāo)準(zhǔn)單元具有配置在彼此相對(duì)的兩側(cè)并沿第一方向延伸、起到第一和第二端子作用的第一和第二電源線、在第一電源線下面的半導(dǎo)體襯底內(nèi)形成的第一導(dǎo)電類型的第一阱區(qū)、以及在第二電源線下面的半導(dǎo)體襯底內(nèi)形成的第二導(dǎo)電類型的第二阱區(qū)。
3.如權(quán)利要求2所述的半導(dǎo)體集成電路器件，其中每一個(gè)晶體管電路具有第二導(dǎo)電類型的第一MOS晶體管，在第一阱區(qū)內(nèi)形成所述第一MOS晶體管并將其源極連接到第一電源線，并從第三端子向其反向柵極施加反向棚極偏壓，還具有第一導(dǎo)電類型的第二MOS晶體管，在第二阱區(qū)內(nèi)形成所述第二MOS晶體管并將其源極連接到第二電源線，并從第四端子向其反向柵極施加反向棚極偏壓。
4.如權(quán)利要求3所述的半導(dǎo)體集成電路器件，其中沿第二方向形成第一電源線，所述第一電源線具有連接到第一MOS晶體管的第一支路部分，沿第二方向形成第二電源線，所述第二電源線具有連接到第二MOS晶體管的第二支路部分，第一和第二支路部分延伸成彼此相對(duì)。
5.如權(quán)利要求4所述的半導(dǎo)體集成電路器件，其中沿第二方向配置第一和第二MOS晶體管的柵極。
6.如權(quán)利要求1所述的半導(dǎo)體集成電路器件，其中第二標(biāo)準(zhǔn)單元是間隔單元或填充單元。
7.如權(quán)利要求6所述的半導(dǎo)體集成電路器件，其中每一個(gè)間隔單元或填充單元具有配置在彼此相對(duì)的兩側(cè)并沿第一方向延伸的第三和第四電源線、在第一電源線之下的半導(dǎo)體襯底內(nèi)形成的第一導(dǎo)電類型的第三阱區(qū)、在第二電源線之下的半導(dǎo)體襯底內(nèi)形成的第二導(dǎo)電類型的第四阱區(qū)、在第三阱區(qū)內(nèi)形成的第一導(dǎo)電類型的第一子區(qū)、以及在第四阱區(qū)內(nèi)形成的第二導(dǎo)電類型的第二子區(qū)，并且不包括邏輯電路。
8.如權(quán)利要求7所述的半導(dǎo)體集成電路器件，其中沿第二方向形成第三電源線，且所述第三電源線具有連接到第一子區(qū)的第三支路部分，沿第二方向形成第四電源線，且所述第四電源線具有連接到第二子區(qū)的第四支路部分，并且第三和第四支路部分延伸成彼此相對(duì)。
9.如權(quán)利要求8所述的半導(dǎo)體集成電路器件，其中單元列中第一和第二標(biāo)準(zhǔn)單元內(nèi)的第一和第三電源線公共連接，單元列中第一和第二標(biāo)準(zhǔn)單元內(nèi)的第二和第四電源線公共連接，單元列中第一和第二標(biāo)準(zhǔn)單元內(nèi)的第一和第三阱區(qū)公共連接，單元列中第一和第二標(biāo)準(zhǔn)單元內(nèi)的第二和第四阱區(qū)公共連接，將施加給第二標(biāo)準(zhǔn)單元中的第一子區(qū)的第三電源線的電勢(shì)施加給第一標(biāo)準(zhǔn)單元內(nèi)的第一阱區(qū)，以固定阱勢(shì)，以及將施加給第二標(biāo)準(zhǔn)單元中的第二子區(qū)的第四電源線的電勢(shì)施加給第一標(biāo)準(zhǔn)單元內(nèi)的第二阱區(qū)，以固定阱勢(shì)。
10.如權(quán)利要求9所述的半導(dǎo)體集成電路器件，其中單元列內(nèi)的第一和第二標(biāo)準(zhǔn)單元共享第一和第三電源線以及第二和第四電源線。
11.如權(quán)利要求10所述的半導(dǎo)體集成電路器件，其中鄰近的單元列共享第一和第三電源線，或第二和第四電源線。
12.如權(quán)利要求1所述的半導(dǎo)體集成電路器件，進(jìn)一步包括第三標(biāo)準(zhǔn)單元，每一個(gè)所述第三標(biāo)準(zhǔn)單元具有向其施加電源電壓和地電勢(shì)的第五和第六端子以及由第五和第六端子供電的電路。
13.如權(quán)利要求12所述的半導(dǎo)體集成電路器件，其中每一個(gè)第三標(biāo)準(zhǔn)單元具有配置在彼此相對(duì)的兩側(cè)并沿第一方向上延伸的第五和第六電源線、在第五電源線之下的半導(dǎo)體襯底內(nèi)形成的第一導(dǎo)電類型的第五阱區(qū)以及在第六電源線之下的半導(dǎo)體襯底內(nèi)形成的第二導(dǎo)電類型的第六阱區(qū)。
14.如權(quán)利要求13所述的半導(dǎo)體集成電路器件，其中第五電源線具有連接到沿第二方向形成的第三標(biāo)準(zhǔn)單元內(nèi)的第五阱區(qū)的第五支路部分，第六電源線具有連接到沿第二方向形成的第三標(biāo)準(zhǔn)單元內(nèi)的第六阱區(qū)的第六支路部分，并且第五和第六支路部分延伸成彼此相對(duì)。
15.如權(quán)利要求14所述的半導(dǎo)體集成電路器件，其中單元列內(nèi)的第一到第三標(biāo)準(zhǔn)單元共享第一、第三和第五電源線以及第二、第四和第六電源線。
16.如權(quán)利要求15所述的半導(dǎo)體集成電路器件，其中鄰近的單元列共享第一、第三和第五電源線，或第二、第四和第六電源線。
17.一種設(shè)計(jì)半導(dǎo)體集成電路器件的方法，包括從庫中讀取標(biāo)準(zhǔn)單元并通過自動(dòng)配置布線形成電路；在所形成的電路中搜索每一單元列以找出空區(qū)域；以及在搜索的單元列內(nèi)的空區(qū)域中設(shè)置間隔單元或者填充單元，并通過利用間隔單元或填充單元固定單元列內(nèi)標(biāo)準(zhǔn)單元的阱勢(shì)。
18.一種設(shè)計(jì)半導(dǎo)體集成電路器件的方法，包括從庫中讀取4-端子標(biāo)準(zhǔn)單元并通過自動(dòng)配置布線形成臨時(shí)電路；測(cè)量所形成的臨時(shí)電路的工作定時(shí)；判斷所測(cè)量的工作定時(shí)；基于所判斷的工作定時(shí)計(jì)算定時(shí)調(diào)節(jié)的最優(yōu)值；基于所算出的定時(shí)調(diào)節(jié)的最優(yōu)值從庫中讀取2-端子標(biāo)準(zhǔn)單元，并通過用2-端子標(biāo)準(zhǔn)單元選擇性替換配置在多個(gè)單元列中的4-端子標(biāo)準(zhǔn)單元進(jìn)行定時(shí)調(diào)整；通過重新進(jìn)行自動(dòng)配置布線形成電路；在所形成的電路中搜索每一單元列以找出空區(qū)域；以及在搜索的單元列內(nèi)的空區(qū)域中設(shè)置間隔單元或者填充單元，通過利用2-端子標(biāo)準(zhǔn)單元和間隔單元或填充單元固定單元列內(nèi)配置的4-端子標(biāo)準(zhǔn)單元的阱勢(shì)。
全文摘要
從庫中讀取標(biāo)準(zhǔn)單元，并執(zhí)行自動(dòng)配置布線，從而配置電路。然后，在所配置的電路中搜索每一單元列以找出空區(qū)域。在搜索的單元列內(nèi)的空區(qū)域中設(shè)置間隔單元或者填充單元。此時(shí)，利用間隔單元或者填充單元，固定單元列內(nèi)標(biāo)準(zhǔn)單元的阱勢(shì)。
文檔編號(hào)H01L21/82GK1838411SQ20051012164
公開日2006年9月27日 申請(qǐng)日期2005年12月16日 優(yōu)先權(quán)日2004年12月17日
發(fā)明者木下浩一, 井高康仁, 菅原毅 申請(qǐng)人:株式會(huì)社東芝