專利名稱：具有密封膜的芯片尺寸的半導體裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種具有密封膜的芯片尺寸(chip size)的半導體裝置及其制造方法。
背景技術(shù)：
在現(xiàn)有的芯片尺寸的半導體裝置中，為了增大對灰塵、潮氣、機械破損等的環(huán)境的保護效果，例如在日本特許公開公報2001-332643號公報中公開了，用第一密封膜覆蓋半導體基板的下表面，該半導體基板在上面具有集成電路和與該集成電路連接的多個連接焊盤，用第二密封膜覆蓋半導體基板的上表面及其周邊側(cè)面，在第二密封膜的上面設(shè)置與連接焊盤相連的布線，在布線的連接焊盤部上設(shè)置柱狀電極，用第三密封膜覆蓋柱狀電極的周圍。這種情況下，第一到第三密封膜由環(huán)氧系樹脂和聚酰亞胺系樹脂等的有機材料形成。
因此，在上述現(xiàn)有技術(shù)的半導體裝置中，由于在覆蓋半導體基板的上表面及其周邊側(cè)面的第二密封膜的上面設(shè)置布線，并用第三密封膜覆蓋設(shè)置在布線的連接焊盤部上的柱狀電極的周圍，因此導致布線與第二、第三密封膜接觸，并且柱狀電極與第三密封膜相接觸。另一方面，由于作為第二、第三密封膜的材料的環(huán)氧系樹脂和聚酰亞胺系樹脂等有機材料含有Na離子、K離子、Ca離子以及Cl離子的雜質(zhì)，一旦雜質(zhì)濃度升高，則成為引起對布線和柱狀電極的腐蝕或者其間的短路的原因。為了防止這種不良情況，需要使作為第二、第三密封膜的材料的環(huán)氧系樹脂和聚酰亞胺系樹脂等有機材料中的Na離子、K離子、Ca離子以及Cl離子的各雜質(zhì)濃度低到10ppm以下，密封材料費用提高。

發(fā)明內(nèi)容
由此，本發(fā)明的目的在于，提供一種可以降低密封材料費用的半導體裝置及其制造方法。
本發(fā)明的特征在于在柱狀電極的周圍的半導體基板上覆蓋由Na離子、K離子、Ca離子以及Cl離子的各雜質(zhì)濃度為10ppm以下的第一密封材料構(gòu)成的第一密封膜，在半導體基板和第一密封膜的周邊側(cè)面上覆蓋由Na離子、K離子、Ca離子以及Cl離子的總計雜質(zhì)濃度為100ppm以上的第二密封材料構(gòu)成的第二密封膜。
根據(jù)本發(fā)明，由于在柱狀電極的周圍的半導體基板上，覆蓋由Na離子、K離子、Ca離子、Cl離子的各種雜質(zhì)濃度為10ppm以下的比較貴的第一密封材料構(gòu)成的第一密封膜，在半導體基板和第一密封膜的周邊側(cè)面上覆蓋由Na離子、K離子、Ca離子以及Cl離子的總計雜質(zhì)濃度為100ppm以上的比較便宜的第二密封材料構(gòu)成的第二密封膜，因此與使用比較貴的第一密封材料的情況相比，部分地使用比較便宜的第二密封材料，可以降低密封材料的費用。


圖1是作為本發(fā)明的一實施方式的半導體裝置的剖面圖。
圖2是在圖1所示的半導體裝置的制造方法的第一例中，首先制備的部分的剖面圖。
圖3是接著圖2的工序的剖面圖。
圖4是接著圖3的工序的剖面圖。
圖5是接著圖4的工序的剖面圖。
圖6是接著圖5的工序的剖面圖。
圖7是接著圖6的工序的剖面圖。
圖8是接著圖7的工序的剖面圖。
圖9是接著圖8的工序的剖面圖。
圖10是接著圖9的工序的剖面圖。
圖11是接著圖10的工序的剖面圖。
圖12是接著圖11的工序的剖面圖。
圖13是接著圖12的工序的剖面圖。
圖14是接著圖13的工序的剖面15是在圖1所示半導體裝置的制造方法的第二例中，規(guī)定工序的剖面圖。
圖16是接著圖15的工序的剖面圖。
圖17是接著圖16的工序的剖面圖。
圖18是接著圖17的工序的剖面圖。
圖19是接著圖18的工序的剖面圖。
圖20是在圖1所示的半導體裝置的制造方法的第三例中，規(guī)定工序的剖面圖。
圖21是接著圖20的工序的剖面圖。
圖22是接著圖21的工序的剖面圖。
圖23是接著圖22的工序的剖面圖。
圖24是接著圖23的工序的剖面圖。
圖25是接著圖24的工序的剖面圖。
圖26是接著圖25的工序的剖面圖。
圖中1-硅基板；2-連接焊盤；3-絕緣膜；5-保護膜；7-基底金屬層；8-布線；9-柱狀電極；10-第一密封膜；11-焊錫球；12-第二密封膜；21、22-劃道；27、29-劃割膜。
具體實施例方式
圖1表示作為本發(fā)明的一實施方式的半導體裝置的剖面圖。該半導體裝置一般被稱為CSP(chip size package，芯片尺寸封裝)，其包括硅基板(半導體基板)1。在硅基板1的上表面設(shè)置規(guī)定功能的集成電路(圖中未示出)，在上面周邊部分上設(shè)置與集成電路連接的由鋁系金屬等構(gòu)成的多個連接焊盤2。
在除了連接焊盤2的中央部分以外的硅基板1的上表面上，設(shè)置由氧化硅和氮化硅等構(gòu)成的絕緣膜3，連接焊盤2的中央部分通過設(shè)置在絕緣膜3上的開口部分4露出來。在絕緣膜3的上面設(shè)置由環(huán)氧系樹脂和聚酰亞胺系樹脂等構(gòu)成的保護膜(絕緣膜)5。這種情況下，在與絕緣膜3的開口部分4相對應的部分上的保護膜5上設(shè)置開口部分6。
在保護膜5的上面設(shè)置由銅等構(gòu)成的基底金屬層7。在基底金屬層7的整個上面設(shè)置由銅構(gòu)成的布線8。含有基底金屬層7的布線8的一個端部通過絕緣膜3和保護膜5的開口部分4、6與連接焊盤2連接。在布線8的連接焊盤部分上面設(shè)置由高度為80～150μm的銅構(gòu)成的柱狀電極(外部連接用電極)9。
在包含布線8的保護膜5的上面設(shè)置由下述第一密封材料構(gòu)成的第一密封膜10，使其上表面與柱狀電極9的上表面為同一個平面。在柱狀電極9的上表面上設(shè)置焊錫球11。在硅基板1、絕緣膜3、保護膜5以及第一密封膜10的周邊側(cè)面與硅基板1的下表面上設(shè)置由下述第二密封材料構(gòu)成的第二密封膜12。
下面對第一、第二密封膜10、12的材料進行說明。第一、第二密封膜10、12的材料是環(huán)氧系樹脂、聚酰亞胺系樹脂、丙烯酸系樹脂、硅系樹脂、橡膠(gom)系樹脂、粘膠絲馬來酰亞胺系樹脂等有機材料的任一種，但由于第一、第二密封膜10、12分別要求的特性稍微不同，因此期望使用合適的材料。
即，雖然第一密封膜10是用于增大對灰塵、潮氣、機械破損等的環(huán)境的保護效果的膜，但要求不會產(chǎn)生布線8和柱狀電極9的腐蝕或者在其間短路。由此，作為形成第一密封膜10的第一密封材料，采用Na離子、K離子、Ca離子和Cl離子的各雜質(zhì)濃度在10ppm以下的較低的較貴的材料。此外，在半導體裝置的制造中，與半導體層和包含連接焊盤2的導電層一起在凈化室(clean room)內(nèi)形成的絕緣膜3和保護膜5中的Na離子、K離子、Ca離子和Cl離子的各雜質(zhì)濃度在10ppm以下。
另一方面，雖然第二密封膜12是用于增大特別對于機械破損的保護效果的膜，但因此不太需要使含有基底金屬層7的布線8和柱狀電極9的腐蝕或其間的短路不產(chǎn)生。由此，作為用于形成第二密封膜12的第二密封材料，Na離子、K離子、Ca離子和Cl離子的總計雜質(zhì)濃度高一些的材料也可以，可以采用總計雜質(zhì)濃度為100ppm以上程度較高的比較便宜的材料。
此外，為了緩和第一、第二密封膜10、12與硅基板1之間的熱膨脹系數(shù)不同而導致的應力，通常會在第一、第二密封材料中混入硅石填料等，在這種情況下，由于第一、第二密封材料10、12分別所要求的特性稍微不同，因此期望混入量適當。
也就是說，由于第一密封膜10覆蓋含有布線8和柱狀電極9的硅基板1，因此需要高的可靠性，優(yōu)選與硅基板1的熱膨脹系數(shù)的差別較小的方。由此，作為用于形成第一密封膜10的第一密封材料，采用硅石填料等的混入量比較多、熱膨脹系數(shù)與硅基板1的熱膨脹系數(shù)(3.5ppm/℃)相近的、熱膨脹系數(shù)為20ppm/℃以下的材料。
另一方面，由于第二密封膜12是覆蓋硅基板1、絕緣膜3、保護膜5和第一密封膜10的周邊側(cè)面以及硅基板1的下表面的膜，因此不需要第一密封膜10那樣高的可靠性，為了避免由于混入硅石填料等使其變得太硬而容易發(fā)生破裂，優(yōu)選使用比第一密封膜10更軟一些的材料。為此，作為形成第二密封膜12的第二密封材料，采用硅石填料等的混入量較少、熱膨脹系數(shù)為20ppm/℃以上的材料。
作為以上結(jié)果，第一密封膜10由離子雜質(zhì)濃度為10ppm以下、熱膨脹系數(shù)為20ppm/℃以下的比較貴的第一密封材料形成。第二密封膜12由離子雜質(zhì)濃度為100ppm以上、熱膨脹系數(shù)為20ppm/℃以上的比較便宜的第二密封材料形成。因而，與使用比較貴的第一密封材料的情況相比，部分地使用比較便宜的第二密封材料，就可以降低密封材料的費用。
(制造方法的第一例)下面對如圖1所示的半導體裝置的制造方法的第一例進行說明。首先，如圖2所示，在晶片狀態(tài)的硅基板1上設(shè)置由鋁系金屬等構(gòu)成的連接焊盤2、由氧化硅和氮化硅等構(gòu)成的絕緣膜3以及由環(huán)氧系樹脂和聚酰亞胺系樹脂構(gòu)成的保護膜5，并且制備連接焊盤2的中央部分通過形成在絕緣膜3和保護膜5上的開口部分4、6而露出的部分。
上述說明中，在晶片狀態(tài)的硅基板1上，在形成各半導體裝置的區(qū)域上形成規(guī)定功能的集成電路，連接焊盤2分別與形成在對應區(qū)域中的集成電路電連接。另外，如圖2所示，符號21所示的區(qū)域是與第一劃道(dicingstreet)相對應的區(qū)域，符號22所示的區(qū)域是與第二劃道相對應的區(qū)域。在這種情況下，第二劃道22是與第一劃道21的寬度方向上的中央部分相對應的區(qū)域。
然后，如圖3所示，在包含通過絕緣膜3和保護膜5的開口部分4、6露出的連接焊盤2的上表面的保護膜5的整個上表面上形成基底金屬層7。在這種情況下，基底金屬層7也可只是通過非電解電鍍形成的銅層，或者也可只是通過濺射形成的銅層，還可是在通過濺射形成的鈦等的薄膜層上通過濺射形成銅層的層。
然后，在基底金屬層7的上表面上圖案(pattern)形成電鍍抗蝕膜23。在這種情況下，在與布線8形成區(qū)域相對應的部分中的電鍍抗蝕膜23中形成開口部分24。之后，通過對基底金屬層7進行作為電鍍電流通路的銅的電鍍，在電鍍抗蝕膜23的開口部分24內(nèi)的基底金屬層7的上表面上形成布線8。然后，剝離電鍍抗蝕膜23。
接著，如圖4所示，在包括布線8的基底金屬層7的上表面上圖案形成電鍍抗蝕膜25。在這種情況下，在與柱狀電極9形成區(qū)域相對應的部分上的電鍍抗蝕膜25中形成開口部分26。然后，通過對基底金屬層7進行作為電鍍電流通路的銅的電解電鍍，在電鍍抗蝕膜25的開口部分26內(nèi)的布線8的連接焊盤部上面形成柱狀電極9。之后，剝離電鍍抗蝕膜25，接著，如果以布線8作為掩模蝕刻除去基底金屬層7的不需要的部分，則如圖5所示，只留下布線8下面的基底金屬層7。
接下來，如圖6所示，通過絲網(wǎng)印刷法、旋涂法、口模式涂布(die coat)法等，在包括柱狀電極9及布線8的保護膜5的整個上表面上形成由第一密封材料構(gòu)成的第一密封膜10，該第一密封膜10的厚度比柱狀電極9的高度厚。因此，在該狀態(tài)下，由第一密封膜10覆蓋柱狀電極9的上表面。
然后，適當?shù)匮心サ谝幻芊饽?0和柱狀電極9的上表面?zhèn)?，如圖7所示，露出柱狀電極9的上表面，并且，對包含該露出的柱狀電極9的上表面的第一密封膜10的上表面進行平坦化。這里，對柱狀電極9的上表面?zhèn)冗M行適當?shù)匮心サ脑蛟谟冢捎谕ㄟ^電解電鍍形成的柱狀電極9的高度存在偏差，由此消除了該偏差，使柱狀電極9的高度均勻。
接著，將圖7所示的結(jié)構(gòu)上下倒置，如圖8所示，將包含柱狀電極9的下面的第一密封膜10的下面貼附在第一劃割膜27的上表面。然后，如圖9所示，沿著第一劃道21，利用劃割法和激光切割法等，完全切割(fullcut)硅基板1、絕緣膜3、保護膜5和第一密封膜10。在這種情況下，切割到第一劃割膜27的厚度方向的中間。這樣一來，晶片狀態(tài)的硅基板1被分離成各個芯片，由于各個芯片貼附在第一劃割膜27上，因此在包含第一劃割膜27的上面的各個芯片之間，即在與第一劃道21相對應的區(qū)域中形成溝槽28。
接著，如圖10所示，使用絲網(wǎng)印刷法、旋涂法、粘涂法等，在包含溝槽28內(nèi)的硅基板1的整個上表面上形成由第二密封材料構(gòu)成的第二密封膜12，并使其上表面平坦化。在該狀態(tài)下，用在溝槽28內(nèi)形成的第二密封膜12覆蓋硅基板1、絕緣膜3、保護膜5和第一密封膜10的周邊側(cè)面。此外，由于硅基板1被分離成各個芯片，因此硅基板1可能會翹起來。還有，第一劃割膜27在其周圍方向上延伸擴張，由此使溝槽28的寬度擴大，如果在該狀態(tài)下在溝槽28內(nèi)涂覆第二密封材料，則在溝槽28內(nèi)容易填充第二密封材料。
接著，將圖10所示的結(jié)構(gòu)上下倒置，然后，剝離第一劃割膜27后，如圖11所示。在該狀態(tài)下，由于在各個芯片之間以及各個硅基板1的下面形成第二密封膜12，因此各個芯片可以一體化。此外，如符號12a所示，在圖10所示的第一劃割膜27上形成的溝槽28內(nèi)形成的第二密封膜12從第一密封膜10的上表面突出。接著，研磨除去該突出部12a后，如圖12所示，第二密封膜12的表面與第一密封膜10的表面處于同一平面。
然后，如圖13所示，在柱狀電極9的上表面形成焊錫球11。接著，將第二密封膜12的下表面貼附在第二劃割膜29的上表面。隨后，如圖14所示，沿著第二劃道22，利用劃割法和激光切割法等，完全切割在溝槽28內(nèi)形成的第二密封膜12的寬度方向的中央部分。然后，從第二劃割膜29剝離包含第一、第二密封膜10、12等的硅基板1后，得到多個如圖1所示的半導體裝置。
(制造方法的第二例)接下來，對圖1中所示的半導體裝置的制造方法的第二例進行說明。在這種情況下，在如圖10所示的工序之后，如圖15所示，沿著第二劃道22，利用劃割法和激光切割法等，完全切割在溝槽28內(nèi)形成的第二密封膜12的寬度方向的中央部分，形成溝槽31。在該狀態(tài)下，通過溝槽31將包含第二密封膜12等的硅基板1分離成各個芯片，由于貼附在第一劃割膜27上，因此各個芯片不會分散開。
接下來，如圖16所示，在第二密封膜12的上面貼附支撐膜32。然后，將圖16所示的結(jié)構(gòu)上下倒置，接著，剝離第一劃割膜27后，如圖17所示。在該狀態(tài)下，如符號12b所示的，在圖15所示的第一劃割膜27上形成的溝槽28內(nèi)形成的第二密封膜12從第一密封膜10的上表面突出。接著，研磨除去該突出部12b后，如圖18所示。
隨后，如圖19所示，在柱狀電極9的上表面形成焊錫球11。在該狀態(tài)下，將包含第一、第二密封膜10、12等的硅基板1貼附在支撐膜32上，通過溝槽31分離成各個芯片。并且，接著從支撐膜32剝離包含第一、第二密封膜10、12等的硅基板1后，得到多個如圖1所示的半導體裝置。
(制造方法的第三例)接著，對如圖1所示的半導體裝置的制造方法的第三例進行說明。在這種情況下，在如圖7所示的工序之后，如圖20所示，將硅基板1的下表面貼附在第一劃割膜41的上面。然后，如圖21所示，沿著第一劃道21，利用劃割法和激光切割法等，完全切割第一密封膜10、保護膜5、絕緣膜3和硅基板1。這種情況下，切割到劃割膜41的厚度方向的中間位置。這樣一來，雖然將晶片狀態(tài)的硅基板1分離成各個芯片，但由于各個芯片貼付在第一劃割膜41上，因此在包含第一劃割膜41的上面的各個芯片之間，即與第一劃道21相對應的區(qū)域中形成溝槽42。
然后，如圖22所示，在包含柱狀電極9的上面的第一密封膜10的上表面上貼附第二劃割膜43。然后，將圖22所示的結(jié)構(gòu)上下倒置，接著，剝離第一劃割膜41后，如圖23所示。接著，如圖24所示，利用絲網(wǎng)印刷法、旋涂法、口模式涂布法等，在包含溝槽42內(nèi)的硅基板1的整個上表面上形成由第二密封材料構(gòu)成的第二密封膜12，并使其上表面平坦化。
在該狀態(tài)下，用在溝槽42內(nèi)形成的第二密封膜12覆蓋硅基板1、絕緣膜3、保護膜5和第一密封膜10的周邊側(cè)面。此外，由于硅基板1被分離成各個芯片，因此硅基板1難以翹曲。另外，第二劃割膜43在其周圍方向延伸擴張，由此使溝槽42的寬度擴大，在該狀態(tài)下在溝槽42內(nèi)涂覆第二密封材料后，可以在溝槽42內(nèi)容易地填充第二密封材料。
接下來，如圖25所示，沿著第二劃道22，利用劃割法和激光切割法等，完全切割在溝槽42內(nèi)形成的第二密封膜12的寬度方向的中央部分。然后，將圖25所示的結(jié)構(gòu)上下倒置，之后，如圖26所示，將第二密封膜12的下表面貼附在支撐膜44的上表面上。然后，剝離劃割膜43后，與圖18所示的情況相同。由于以下的工序與上述制造方法的第二例的情況相同，因此省略其說明。由此，在這種制造方法的情況下，例如，由于不會形成如圖17所示的突出部12b，因此不需要用于除去這個突出部12b的研磨工序。
權(quán)利要求
1.一種半導體裝置，其特征在于，包括半導體基板(1)，其具有集成電路和連接焊盤(2)；外部連接用電極(9)，其與所述連接焊盤(2)電連接；第一密封膜(10)，其設(shè)置在所述外部連接用電極(9)的周圍的所述半導體基板(1)上；在所述第一密封膜(10)中含有的Na離子、K離子、Ca離子和Cl離子的各雜質(zhì)濃度在10ppm以下；和第二密封膜(12)，其設(shè)置在所述半導體基板(1)的下表面以及周邊側(cè)面的至少任一個上；所述第二密封膜(12)中含有的Na離子、K離子、Ca離子和Cl離子的合計雜質(zhì)濃度在100ppm以上。
2.根據(jù)權(quán)利要求1所述的半導體裝置，其特征在于，所述第一密封膜(10)的熱膨脹系數(shù)為20ppm/℃以下，所述第二密封膜(12)的熱膨脹系數(shù)為20ppm/℃以上。
3.根據(jù)權(quán)利要求1所述的半導體裝置，其特征在于，所述第二密封膜(12)設(shè)置在所述半導體基板(1)的下面及其周邊側(cè)面的兩面上。
4.根據(jù)權(quán)利要求1所述的半導體裝置，其特征在于，所述第二密封膜(12)還設(shè)置在所述第一密封膜(10)的周邊側(cè)面上。
5.根據(jù)權(quán)利要求1所述的半導體裝置，其特征在于，所述外部連接用電極(9)是柱狀電極。
6.根據(jù)權(quán)利要求5所述的半導體裝置，其特征在于，作為所述外部連接用電極(9)的柱狀電極，具有80～150μm的高度。
7.根據(jù)權(quán)利要求1所述的半導體裝置，其特征在于，在所述外部連接用電極(9)上設(shè)置焊錫球。
8.根據(jù)權(quán)利要求1所述的半導體裝置，其特征在于，還具有與所述連接焊盤(2)以及所述外部連接用電極(9)電連接的布線(8)。
9.根據(jù)權(quán)利要求1所述的半導體裝置，其特征在于，具有介于所述連接焊盤(2)和所述布線(8)之間的保護膜(5)。
10.一種半導體裝置，其特征在于，包括晶片狀態(tài)的半導體基板(1)，其具有集成電路和多個連接焊盤s(注s表示多個，下同)(2)；保護膜(5)，其具有露出所述各個連接焊盤s(2)的開口部分s(4)，并設(shè)置在所述半導體基板(1)上；布線s(8)，其與所述連接焊盤s(2)中的一個連接，每一條具有形成在所述保護膜(5)上的連接焊盤部s；外部連接用電極s(9)，其設(shè)置在所述布線s(8)上；第一密封膜(10)，其設(shè)置在所述外部連接用電極s(9)的周圍的所述半導體基板(1)上；在所述第一密封膜(10)中含有的Na離子、K離子、Ca離子和Cl離子的各雜質(zhì)濃度在10ppm以下；和第二密封膜(12)，其至少設(shè)置在所述半導體基板(1)的下表面及其周邊側(cè)面上；所述第二密封膜(12)中含有的Na離子、K離子、Ca離子和Cl離子的合計雜質(zhì)濃度在100ppm以上。
11.根據(jù)權(quán)利要求10所述的半導體裝置，其特征在于，所述第二密封膜(12)，設(shè)置在所述半導體基板(1)的下表面及其周邊側(cè)面的兩面上。
12.根據(jù)權(quán)利要求10所述的半導體裝置，其特征在于，所述第二密封膜(12)還設(shè)置在所述第一密封膜(10)的周邊側(cè)面上。
13.一種半導體裝置的制造方法，其特征在于，包括下述步驟制備具有連接焊盤s(2)和集成電路s的晶片狀態(tài)的半導體基板(1)；在所述晶片狀態(tài)的半導體基板(1)上形成外部連接用電極s(9)；在所述外部連接用電極s(9)的周圍的所述半導體基板(1)上，形成由第一密封材料構(gòu)成的第一密封膜(10)，所述第一密封材料的Na離子、K離子、Ca離子和Cl離子的各雜質(zhì)濃度在10ppm以下；切割所述晶片狀態(tài)的半導體基板(1)和所述第一密封膜(10)，形成用于分離各個半導體基板(1)的具有規(guī)定寬度的溝槽s(28)；在包含所述溝槽s(28)內(nèi)的所述半導體基板s(1)的下面，形成由第二密封材料形成的第二密封膜(12)，所述第二密封材料的Na離子、K離子、Ca離子和Cl離子的總雜質(zhì)濃度在100ppm以上；在所述規(guī)定寬度的溝槽s(28)的內(nèi)側(cè)切割在所述溝槽s(28)內(nèi)形成的所述第二密封膜(12)，將所述晶片狀態(tài)的半導體基板(1)分離成多個半導體基板s(1)。
14.根據(jù)權(quán)利要求13所述的半導體裝置的制造方法，其特征在于，在包括所述溝槽s(28)內(nèi)的所述晶片狀態(tài)的半導體基板(1)的下面，利用絲網(wǎng)印刷法、旋涂法、口模式涂布法中的任一種方法形成所述第二密封膜(12)。
15.根據(jù)權(quán)利要求13所述的半導體裝置的制造方法，其特征在于，還具有下述步驟在形成具有所述規(guī)定寬度的溝槽s(28)之前，在所述第一密封膜(10)的表面上貼附薄膜(27)。
16.根據(jù)權(quán)利要求15所述的半導體裝置的制造方法，其特征在于，還具有下述步驟在包括所述溝槽s(28)內(nèi)的所述晶片狀態(tài)的半導體基板(1)的下面形成第二密封膜(12)之后，從所述第一密封膜(10)的表面剝離貼付在所述第一密封膜(10)的表面的所述薄膜(27)。
17.根據(jù)權(quán)利要求15所述的半導體裝置的制造方法，其特征在于，形成具有所述規(guī)定寬度的溝槽s(28)，使其到達貼附在所述第一密封膜(10)的表面上的所述薄膜(27)的厚度方向的中間位置，在包括所述溝槽(28)內(nèi)的所述半導體基板s(1)的下面形成由第二密封材料形成的第二密封膜(12)，使得在所述溝槽(28)內(nèi)形成的所述第二密封膜(12)的一部分突出于所述第一密封膜(10)的表面。
18.根據(jù)權(quán)利要求17所述的半導體裝置的制造方法，其特征在于，包括下述步驟在剝離所述薄膜(27)之后，除去從所述第一密封膜(10)的表面突出的所述第二密封膜(12)的一部分，使所述第一密封膜(10)和所述第二密封膜(12)的表面在同一平面內(nèi)。
19.根據(jù)權(quán)利要求16所述的半導體裝置的制造方法，其特征在于，包括下述步驟在所述規(guī)定寬度的溝槽s(28)的內(nèi)側(cè)切割在所述溝槽s(28)內(nèi)形成的所述第二密封膜(12)之前，在形成于所述半導體基板s(1)的下面的第二密封膜(12)上貼附第二薄膜(29)。
20.一種半導體裝置的制造方法，其特征在于，具有下述步驟制備具有連接焊盤s(2)和集成電路s的晶片狀態(tài)的半導體基板(1)；在所述晶片狀態(tài)的半導體基板(1)上形成外部連接用電極s(9)；在所述外部連接用電極s(9)的周圍的所述晶片狀態(tài)的半導體基板(1)上，形成由第一密封材料構(gòu)成的第一密封膜(10)，所述第一密封材料的Na離子、K離子、Ca離子和Cl離子的各雜質(zhì)濃度在10ppm以下；將所述晶片狀態(tài)的半導體基板(1)貼附在第一薄膜(41)上；切割所述第一密封膜(10)、所述晶片狀態(tài)的半導體基板(1)和所述第一薄膜(41)直至其厚度方向的中間位置，由此形成溝槽s(42)；在所述第一薄膜(41)的上表面貼附第二薄膜(43)，從所述晶片狀態(tài)的半導體基板(1)剝離所述第一薄膜(41)；在包含所述溝槽s(42)內(nèi)的所述晶片狀態(tài)的半導體基板(1)的下面，形成由第二密封材料形成的第二密封膜(12)，所述第二密封膜材料的Na離子、K離子、Ca離子和Cl離子的合計雜質(zhì)濃度在100ppm以上；和在所述規(guī)定寬度的溝槽s(42)的內(nèi)側(cè)切割在所述溝槽s(42)內(nèi)形成的所述第二密封膜(12)，將所述晶片狀態(tài)的半導體基板(1)分離成多個半導體基板s(1)。
全文摘要
本發(fā)明提供一種芯片尺寸的半導體裝置，其實質(zhì)上包括具有集成電路和連接焊盤(2)的半導體基板(1)；與上述連接焊盤(2)電連接的外部連接用電極(9)；設(shè)置在上述外部連接用電極(9)的周圍的上述半導體基板(1)上的第一密封材料(10)，上述第一密封材料(10)中含有的Na離子、K離子、Ca離子和Cl離子的各雜質(zhì)濃度在10ppm以下；和至少設(shè)置在上述半導體基板(1)的下表面及其周邊側(cè)面上的第二密封材料(12)，上述第二密封材料(12)中含有的Na離子、K離子、Ca離子和Cl離子的總雜質(zhì)濃度在100ppm以上。
文檔編號H01L21/56GK1790686SQ200510119959
公開日2006年6月21日 申請日期2005年9月16日 優(yōu)先權(quán)日2004年9月17日
發(fā)明者若林猛, 三原一郎 申請人:卡西歐計算機株式會社