專利名稱：用于在集成電路區(qū)域上特別在晶體管的電極上制造接觸墊的工藝的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路，特別是它們的制造，且尤其涉及集成電路區(qū)域上接觸墊的制造。
背景技術(shù)：
當(dāng)前，一般通過區(qū)域上部的硅化(silicidation)(即，形成金屬硅化物)，隨后在所述區(qū)域上沉積諸如二氧化硅的絕緣材料后，形成本領(lǐng)域熟練技術(shù)人員常稱作“通路”的開口，并用將與硅化區(qū)接觸的金屬填充該通路，從而在集成電路的區(qū)域上制造接觸墊，這些區(qū)域例如在晶體管的源極、漏極或柵極區(qū)上，還有在形成電阻器的多晶硅線上。因此，該通路允許在硅化半導(dǎo)體區(qū)域和集成電路的金屬化平面之間形成電連接。
這種工藝具有許多缺點(diǎn)。其中，例如提到制造的復(fù)雜性和成本，以及硅化物層的電阻問題和金屬硅化物和硅之間的界面問題。這是因?yàn)椋绻摻缑娌徽_，則會(huì)導(dǎo)致結(jié)的擊穿，增加電阻，或甚至金屬硅化物的松解。硅化區(qū)和填充通路的金屬之間的界面必須正確地加以控制。所以，必需在打開通路后清潔接觸件底部，以使獲得劣質(zhì)界面的危險(xiǎn)最小。結(jié)果，這進(jìn)一步增加復(fù)雜性和制造成本。

發(fā)明內(nèi)容
本發(fā)明的目的在于消除這些缺點(diǎn)。
本發(fā)明的一個(gè)目的在于提供一種用于制造接觸墊的工藝，它根本上不同于現(xiàn)有技術(shù)中當(dāng)前使用的工藝。
本發(fā)明的另一個(gè)目的在于提供一種用于制造接觸墊的工藝，它的實(shí)施非常簡單，具有良好的生產(chǎn)率，同時(shí)特別免除了現(xiàn)有技術(shù)中實(shí)施的清潔接觸件底部的步驟。
本發(fā)明的再一個(gè)目的在于提供一種接觸墊，它具有很低的電阻并在任何情況下低于現(xiàn)有技術(shù)中通過硅化所獲得的。
本發(fā)明的又一個(gè)目的在于減少接觸電阻而不增加通路的孔徑，以維持互連的集成密度。
根據(jù)本發(fā)明的一個(gè)方面，提供了一種用于在集成電路的至少一個(gè)區(qū)域上制造至少一個(gè)接觸墊的工藝，其中所述區(qū)域被局部修改以形成延伸直到所述區(qū)域表面的至少一部分的區(qū)段，該區(qū)段由相對(duì)于所述區(qū)域的材料的可選擇性去除的材料構(gòu)成。所述區(qū)域由絕緣材料覆蓋，且所述區(qū)段的表面處形成的孔口形成于絕緣材料中。通過所述孔口將可選擇性去除的材料從所述區(qū)段中去除以形成腔代替所述區(qū)段。所述腔和所述孔口用例如金屬材料的至少一種導(dǎo)電材料填充。因此，例如可以在所述區(qū)域上獲得完全金屬的接觸墊。
根據(jù)本發(fā)明的這個(gè)方面，因此提供了在集成電路的半導(dǎo)體區(qū)域上同時(shí)制造金屬化物質(zhì)和用于將該金屬化物質(zhì)連接到集成電路的較高金屬化平面的互連通路。其實(shí)施特別簡單，且成本較低。由于存在導(dǎo)電材料和溫度的較大選擇，所以生產(chǎn)率良好。在這點(diǎn)上，可非限制性地展望用一種和相同金屬以及用幾種其它的不同金屬或金屬化合物還有用一種或多種金屬氧化物(諸如氧化銦，諸如本領(lǐng)域熟練技術(shù)人員已知的ITO(氧化銦錫))填充腔和蝕刻孔口。
此外，根據(jù)實(shí)現(xiàn)本發(fā)明的一種方法，這里不存在打開通路后清潔接觸件底部的問題，提供了可選擇性去除一層可去除的材料的方法，因此所獲得的界面是理想的。
此外，其上形成接觸墊的區(qū)域的表面上的金屬化層可具有很低的電阻，且在任何情況下都低于金屬硅化物的電阻。
此外，可理想地確定該金屬化層的厚度并可根據(jù)期望的應(yīng)用方便地加以調(diào)整。
此外，制造必需在其上形成金屬接觸的組件的工藝中隨后進(jìn)行金屬化。因此，熱平衡較低?？稍诤苄〉纳疃壬闲纬杀砻娼Y(jié)，因?yàn)闊崞胶廨^低并因?yàn)榻Y(jié)的金屬化可在很小的厚度上進(jìn)行。
此外，根據(jù)特別有利的實(shí)施例，腔的孔徑大于孔口的孔徑，這允許增加導(dǎo)電接觸的面積(即，用導(dǎo)電材料填充的區(qū)段)，從而減少接觸電阻同時(shí)不增加通路的尺寸，即孔口的尺寸。還因?yàn)樵诳卓诘奈g刻之前進(jìn)行腔的位置和大小的限定并因?yàn)樵谒鑫g刻后通過蝕刻的孔口進(jìn)行腔的實(shí)際形成。
本發(fā)明特別應(yīng)用于諸如晶體管的有源組件或者諸如多晶硅構(gòu)成的電阻線的電阻器的無源組件的區(qū)域上的接觸墊。因此，本發(fā)明可減少通達(dá)所有類型器件的電阻，特別是雙極晶體管。
本發(fā)明還可應(yīng)用于其上必需具有接觸墊的集成電路的任何元件，不論無源還是有源。
所述區(qū)域的局部修改所形成的區(qū)段的厚度可具有任意厚度，本領(lǐng)域的熟練技術(shù)人員將知道如何根據(jù)預(yù)想的應(yīng)用進(jìn)行選擇。這樣，對(duì)區(qū)段是很小的表面區(qū)段尤其有利，它可通過實(shí)現(xiàn)根據(jù)本發(fā)明的工藝的方法而方便地成為可能。在這點(diǎn)上，所述表面區(qū)段的厚度例如小于50nm。
期望形成接觸墊的所述區(qū)域的材料是例如單晶硅或多晶硅的硅基材料。在這種情況下，可選擇性去除的材料可以是硅鍺合金。
例如所述區(qū)段通過例如鍺植入的摻雜物植入形成，這種植入例如可通過用保護(hù)層掩模，或相對(duì)于先存在的集成電路部件的自對(duì)準(zhǔn)而局部化。在特定情況中，還可植入氧或氮。
所述孔口可通過化學(xué)或等離子體蝕刻形成于絕緣材料中。
根據(jù)一種實(shí)現(xiàn)方法，通過選擇性蝕刻從所述區(qū)段中去除材料。
在特定情況下，使區(qū)域的整個(gè)表面金屬化。換句話說，根據(jù)這種實(shí)現(xiàn)方法，所述區(qū)段在所述區(qū)域的整個(gè)表面上延伸。
所述區(qū)域可以是場效應(yīng)晶體管的源極、漏極或柵極區(qū)，或者是雙極晶體管的發(fā)射極、集電極或基極區(qū)。
當(dāng)本發(fā)明應(yīng)用于制造MOS晶體管時(shí)，根據(jù)一種實(shí)現(xiàn)方法，該制造包括(a)晶體管的柵極、源極和漏極區(qū)的形成，以及(b)如以上定義的源極和漏極區(qū)上各金屬接觸墊的同時(shí)制造。其中形成源極和漏極區(qū)中的所述孔口的絕緣材料覆蓋步驟a中獲得的結(jié)構(gòu)。
因此，根據(jù)實(shí)現(xiàn)本發(fā)明的一種方法，可以獲得相對(duì)于MOS晶體管的源極和漏極區(qū)的自對(duì)準(zhǔn)的金屬化物質(zhì)而沒有短路下面結(jié)的問題。
也同時(shí)制造柵極區(qū)上的金屬接觸墊和金屬化物質(zhì)。
因此，在例如MOS晶體管的情況下，本發(fā)明值得注意的是，源極、漏極和柵極金屬化物質(zhì)和將這些金屬化物質(zhì)互連到集成電路的上金屬化平面的通路同時(shí)并以自對(duì)準(zhǔn)方式形成。
本發(fā)明的另一個(gè)方面也是集成電路，它包括具備通過以上限定的工藝獲得的全金屬接觸墊的至少一個(gè)區(qū)域。
該區(qū)域可形成無源或有源組件的一部分。
該組件因此可以是由多晶硅線形成的電阻器或通過以上限定的制造工藝獲得的晶體管。


通過審查整體非限制性實(shí)施例和實(shí)現(xiàn)方法的詳細(xì)描述并借助附圖，將使本發(fā)明的其它優(yōu)點(diǎn)和特點(diǎn)變得顯而易見，其中圖1到10示意性說明了實(shí)現(xiàn)根據(jù)本發(fā)明的工藝的一種方法的主要步驟；圖11示意性示出了集成電路內(nèi)通過實(shí)現(xiàn)這種方法獲得的晶體管；以及圖12示意性說明了根據(jù)本發(fā)明一個(gè)實(shí)施例的配備接觸墊的集成電路的另一個(gè)組件。
具體實(shí)施例方式
現(xiàn)在將更詳細(xì)地描述實(shí)現(xiàn)根據(jù)本發(fā)明的工藝的一種方法的主要步驟。
圖1中，活性區(qū)(acitve zone)1形成于諸如硅基片的基片SB上的兩個(gè)隔離區(qū)2之間，所述隔離區(qū)可以是隔離槽。這些隔離槽例如可以是DTI(深槽隔離)型的深槽或STI(淺槽隔離)型的淺槽。
通過活性區(qū)1上本身已知的手段制造也可由多晶硅制成的原始柵極區(qū)4。
接著，制造源極和漏極區(qū)(圖2)。例如，它們是通過在柵極周圍形成間隔物3之前和之后分別進(jìn)行摻雜物的兩次植入40來制造的。根據(jù)電路IC上的晶體管是n型還是p型來選擇摻雜物的性質(zhì)。由于初始柵極4用作離子植入的掩模，所以獲得與初始柵極區(qū)4和與由隔離區(qū)2限制的活性區(qū)1自對(duì)準(zhǔn)的源極和漏極區(qū)。
摻雜物也被植入柵極。
如圖3所示，這些各種植入使得能制造擴(kuò)散源極區(qū)51、擴(kuò)散漏極區(qū)61和擴(kuò)散柵極區(qū)41。當(dāng)然也應(yīng)注意，在這種情況下，晶體管的柵極是通過柵極氧化物與基片1分開的隔離柵極，出于簡化的目的未示出該氧化物。
例如，隨后，在集成電路IC中進(jìn)行鍺植入400(圖4)。因此，這是“全片(full sheet)”植入。
如圖5所示，選擇該植入400的能量，以便在各區(qū)41、51和61中形成表面區(qū)410、510和610。這些表面區(qū)410、510和610由相對(duì)于形成區(qū)域41、51和61的硅能被選擇性去除的材料構(gòu)成。更精確地，在該情況下，這些區(qū)段410、510和610由硅鍺合金SiGe構(gòu)成。
此外，可進(jìn)行退火步驟，以使金屬再結(jié)晶，因此更好地限定形成區(qū)域51、61和41的金屬與源極區(qū)510、610和410中可選擇性去除的金屬之間的邊界。例如，該退火可在800到900℃的溫度下進(jìn)行。
接著，通過已知手段，用一層絕緣材料7覆蓋電路表面，所述層7例如由二氧化硅構(gòu)成(圖6)。同樣通過已知手段獲得的保護(hù)層8位于該層7頂上(圖7)，層8中按已知方式形成孔口9，它們將形成未來連接通路的位置9。
接著，通過保護(hù)掩模中的孔口9各向異性地蝕刻絕緣材料7，以獲得蝕刻孔口90，它們向下延伸到源極區(qū)510、漏極區(qū)610和柵極區(qū)410(圖8)。
通過孔口90，區(qū)段510、610和410中的可選擇性去除材料被選擇性地去除(圖9)，以獲得擴(kuò)散源極區(qū)52、漏極區(qū)62和柵極區(qū)42頂上的腔520、620和420。
這里應(yīng)注意，腔的尺寸大于孔口的孔徑。
可通過任何已知手段進(jìn)行該選擇性去除，例如借助諸如含40ml的70％HNO3+20ml的H2O2+5ml的0.5％HF的溶液的氧化化學(xué)試劑，或通過各向同性的等離子體蝕刻。
接著，通過已知方法沉積一種或多種導(dǎo)電材料，允許先前獲得的腔被同時(shí)填充(圖10)，從而獲得源極區(qū)52、漏極區(qū)62和柵極區(qū)42，其中諸如金屬化物質(zhì)53、63和43以及這些金屬化物質(zhì)與集成電路表面之間的導(dǎo)電連接通路91的導(dǎo)電區(qū)位于這些區(qū)域頂上。
由于腔孔徑大于孔口的孔徑，所以金屬化物質(zhì)43、53、63的面積大于通路孔徑，這允許減少接觸電阻而不增加通路的橫向尺寸，從而可以維持互連的集成密度。
在這點(diǎn)上，例如通過本身已知的化學(xué)氣相沉積(CVD)，例如在500℃到600℃的溫度范圍內(nèi)，或者通過本身已知的ALD(原子層沉積)，例如在200℃C到300℃的溫度范圍內(nèi)，用鎢(W)填充腔420、520和620以及蝕刻孔口90。
也可通過電化學(xué)沉積在室溫下使用銅(Cu)、鈷(Co)或鎳(Ni)。特別是在銅的情況下，這優(yōu)選在阻擋層之前沉積，該阻擋層例如通過化學(xué)氣相沉積由氮化鈦(TiN)制成或由鉭(Ta)構(gòu)成。
還可以通過例如在200℃到300℃溫度范圍內(nèi)的ALD型沉積使用氮化鉭(TaN)。
還可以通過例如在700℃到800℃之間的熔爐中的LPCVD(低壓CVD)，或者通過例如在200℃到300℃溫度范圍內(nèi)的ALD型沉積，使用高度摻雜的多晶硅。
還可以使用包括鋁(Al)和例如5％的小百分比的硅的金屬化合物。
還可以使用金屬氧化物，諸如氧化銦，諸如被稱作ITO(氧化銦錫)的一種金屬氧化物。
例如通過化學(xué)機(jī)械拋光去除多余金屬，并通過已知手段形成金屬化平面(1evel)M0，以獲得圖11的集成電路。
因此，圖11示出了根據(jù)本發(fā)明一個(gè)實(shí)施例的包括晶體管的集成電路IC。
集成電路包括基片SB，其中在基片的隔離區(qū)2之間形成了活性區(qū)1。晶體管T制造于基片SB的活性區(qū)1中和活性區(qū)1上。晶體管的電極(源極52、漏極62和柵極42)由導(dǎo)電接觸墊覆蓋，這些例如是完全金屬的并由表面金屬化物質(zhì)52、63和43以及連接到金屬化平面M0的金屬通路91構(gòu)成。
本發(fā)明不限于晶體管上自對(duì)準(zhǔn)接觸墊的制造，而是還可應(yīng)用于無論是否自對(duì)準(zhǔn)都必需形成接觸墊的集成電路中的任何無源或有源組件。作為指示，圖12示意性說明了例如根據(jù)上述實(shí)現(xiàn)方法形成電阻器的多晶硅線75，在其上制造完全金屬的接觸墊。
更精確地，安置在下面的絕緣材料70上的該多晶硅電阻線75局部予以提供完全金屬的接觸墊。如上所述，該接觸墊包括金屬表面區(qū)750和上絕緣材料7內(nèi)形成的金屬互連通路91。通路91使得能將電阻器75的金屬化物質(zhì)750電連接到集成電路的上金屬化平面Mi。用以上的實(shí)現(xiàn)方法，例如通過由保護(hù)掩模局部化的鍺植入，獲得金屬表面區(qū)。
權(quán)利要求
1.一種用于在集成電路的至少一個(gè)區(qū)域上制造至少一個(gè)接觸墊的工藝，其特征在于，所述區(qū)域(51)被局部修改以形成延伸到所述區(qū)域表面的至少一部分的區(qū)段(510)，它由相對(duì)于所述區(qū)域的材料為可選擇性去除的材料構(gòu)成，所述區(qū)域由絕緣材料(7)覆蓋，所述區(qū)段的表面處形成的孔口(90)形成于絕緣材料中，通過所述孔口將可選擇性去除的材料從所述區(qū)段中去除以形成腔(520)代替所述區(qū)段，且所述腔和所述孔口用至少一種導(dǎo)電材料(91)填充。
2.如權(quán)利要求1所述的工藝，其特征在于，腔(520)的孔徑大于孔口(90)的孔徑。
3.如權(quán)利要求1或2所述的工藝，其特征在于，所述區(qū)段(510)是表面區(qū)段，其厚度小于50nm。
4.如以上任一項(xiàng)權(quán)利要求所述的工藝，其特征在于，所述區(qū)域的材料是例如單晶硅或多晶硅的硅基材料，且可選擇性去除的材料是硅鍺合金。
5.如以上任一項(xiàng)權(quán)利要求所述的工藝，其特征在于，所述區(qū)段(510)通過植入摻雜物例如植入鍺形成。
6.如權(quán)利要求5所述的工藝，其特征在于，所述區(qū)段(510，750)通過局部或全部片鍺植入形成。
7.如以上任一項(xiàng)權(quán)利要求所述的工藝，其特征在于，所述孔口(90)通過化學(xué)或等離子蝕刻形成。
8.如以上任一項(xiàng)權(quán)利要求所述的工藝，其特征在于，通過選擇性蝕刻從所述區(qū)段(510)中去除材料。
9.如以上任一項(xiàng)權(quán)利要求所述的工藝，其特征在于，所述區(qū)段在所述區(qū)域的整個(gè)表面上延伸。
10.如以上任一項(xiàng)權(quán)利要求所述的工藝，其特征在于，所述區(qū)域?qū)儆诩呻娐返臒o源或有源電子組件。
11.如以上任一項(xiàng)權(quán)利要求所述的工藝，其特征在于，所述區(qū)域是場效應(yīng)晶體管的源極、漏極或柵極區(qū)，或者是雙極晶體管的發(fā)射極、集電極或基極區(qū)。
12.一種用于制造MOS晶體管的工藝，其特征在于，它包括(a)晶體管的柵極、源極和漏極區(qū)的形成，以及(b)如權(quán)利要求1到11中的一項(xiàng)所述的源極和漏極區(qū)上各接觸墊的同時(shí)制造，其中形成源極和漏極區(qū)中的所述孔口的絕緣材料覆蓋步驟a中獲得的結(jié)構(gòu)。
13.如權(quán)利要求12所述的工藝，其特征在于，也同時(shí)制造柵極區(qū)上的接觸墊。
14.一種集成電路，它包括具備通過根據(jù)權(quán)利要求1到13中一項(xiàng)的工藝獲得的接觸墊的至少一個(gè)區(qū)域。
15.如權(quán)利要求14所述的集成電路，其特征在于，所述區(qū)域形成無源或有源組件的一部分。
16.如權(quán)利要求15所述的集成電路，其特征在于，所述組件是由多晶硅線形成的電阻器。
17.如權(quán)利要求15所述的集成電路，其特征在于，所述組件是通過根據(jù)權(quán)利要求12或13的工藝獲得的晶體管。
全文摘要
所述區(qū)域(51)被局部修改以形成延伸直到所述區(qū)域表面的至少一部分的區(qū)段(510)，它由相對(duì)于所述區(qū)域的材料的可選擇性去除的材料構(gòu)成，所述區(qū)域由絕緣材料(7)覆蓋，所述區(qū)段的表面處形成的孔口(90)形成于絕緣材料中，通過所述孔口將可選擇性去除的材料從所述區(qū)段中去除以形成腔(520)代替所述區(qū)段，且所述腔和所述孔口用至少一種導(dǎo)電材料(91)填充。
文檔編號(hào)H01L21/82GK1783456SQ20051011610
公開日2006年6月7日 申請(qǐng)日期2005年10月18日 優(yōu)先權(quán)日2004年10月20日
發(fā)明者D·萊諾伯爾, P·克洛奈爾, R·塞魯荻 申請(qǐng)人:圣微電子(克若樂斯2)聯(lián)合股份公司, 圣微電子股份有限公司