專利名稱：使用較高電壓供電電平的低電壓邏輯操作的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及使用較高電壓供電電平和較低電流水平的低壓復(fù)合邏輯宏(complex logic macro)和/或模塊的操作。
背景技術(shù)：
在過去的十年間，互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)工藝通過集成更多數(shù)量的晶體管而產(chǎn)生了更小的器件。例如，當(dāng)前的微處理器比十年前制造的微處理器的功能強(qiáng)大千倍以上。
微處理器的功率消耗也在增加?，F(xiàn)在，一些微處理器的功耗超過100W。使用低壓CMOS工藝構(gòu)建的現(xiàn)代處理器采用的供電電壓電平很少超過1V。結(jié)果，基于CMOS的微處理器需要超過100A的電流水平。
物理障礙開始限制流經(jīng)這些器件的電流量。一個障礙涉及與電力在這些微處理器中的分布有關(guān)的電壓降。芯片封裝件和/或印刷電路板(PCB)電源層中的1mΩ的寄生電阻能產(chǎn)生100mV的電壓降。事實上，在不顯著增加材料和相關(guān)處理成本的條件下將寄生電阻降低到小于1MΩ是非常困難的。
例如，一般半導(dǎo)體封裝件中的金接合導(dǎo)線的電阻在直徑1微米長度5mm時具有約100MΩ的電阻。為了將總電源電阻限制在1MΩ以下，每個電源連接(VDD和VSS)必須被限制為小于0.5MΩ。該方法需要超過400個接合導(dǎo)線。由于寄生電阻的其他來源，將需要更多的接合導(dǎo)線。
一種方法去除了接合導(dǎo)線并且使用倒裝芯片封裝技術(shù)。該方法解決了封裝電阻問題中的部分問題。其他考慮的事項包括半導(dǎo)體自身中的金屬電阻、倒裝芯片封裝件的金屬電阻以及印刷電路板(PCB)的金屬電阻還必須相互適應(yīng)。隨著芯片繼續(xù)縮小，布線的跡線必須做得更窄。結(jié)果，必須使用更薄的金屬材料，而這又增加了寄生電阻。
本申請是2005年4月4日遞交的美國專利申請No.10/098,129的繼續(xù)，該申請要求2004年11月29日遞交的美國臨時申請No.60/631,552和2005年3月21日遞交的美國臨時申請No.60/663,933的優(yōu)先權(quán)。上述申請的公開內(nèi)容通過引用全文結(jié)合于此。

發(fā)明內(nèi)容
一種電路包括第一模塊和與第一模塊通信的第二模塊。第一和第二模塊在第一和第二參考電勢之間串聯(lián)連接。電流均衡模塊與第一和第二模塊之間的節(jié)點通信，并且減小第一和第二模塊之間的電流消耗差。
在其他方面，電流均衡模塊包括降壓變換器(buck converter)。降壓變換器包括與第三參考電勢通信的導(dǎo)電開關(guān)。自由回轉(zhuǎn)開關(guān)(freewheelingswitch)與第四參考電勢和導(dǎo)電開關(guān)通信。電感元件與所述導(dǎo)電開關(guān)和自由回轉(zhuǎn)開關(guān)以及所述節(jié)點通信。電容元件與第四參考電勢和所述節(jié)點通信。
在其他方面，電流均衡模塊包括2∶1DC/DC變換器。2∶1DC/DC變換器包括第一和第二導(dǎo)電開關(guān)。第一和第二電感元件與第一和第二導(dǎo)電開關(guān)通信。第一和第二自由回轉(zhuǎn)開關(guān)與第一和第二導(dǎo)電開關(guān)通信，以在非導(dǎo)電時段期間提供一條電流路徑。2∶1DC/DC變換器還包括驅(qū)動信號發(fā)生器，用于產(chǎn)生控制第一和第二導(dǎo)電開關(guān)和自由回轉(zhuǎn)開關(guān)的驅(qū)動信號。第一和第二電感元件纏繞在一個公用的芯上。第一和第二導(dǎo)電開關(guān)、第一和第二電感元件、以及第一和第二自由回轉(zhuǎn)開關(guān)以降壓式配置連接，使得輸出電壓近似為輸入電壓幅度的一半。
在其他方面，電流均衡模塊包括均衡開關(guān)電容器件。均衡開關(guān)電容器件包括具有第一端和第二端的第一電容元件，其中第一電容元件的第一端與第一模塊和第一參考電勢通信，第一電容元件的第二端與所述節(jié)點通信。第二電容元件具有與第二模塊和第二參考電勢通信的第一端以及與所述節(jié)點通信的第二端。第三電容元件具有第一和第二端。多個開關(guān)將第一、第二和第三電容選擇性連接到第一和第二模塊以及選擇性地斷開連接，來均衡第一和第二模塊的電流消耗。所述多個開關(guān)包括第一開關(guān)、第二開關(guān)、第三開關(guān)以及第四開關(guān)，其中第一開關(guān)具有與第一電容元件的第一端通信的第一端以及與第三電容元件的第一端通信的第二端，第二開關(guān)具有與第二電容元件的第一端通信的第一端以及與第三電容元件的第二端通信的第二端，第三開關(guān)具有與第三電容元件的第一端通信的第一端以及與所述節(jié)點通信的第二端，第四開關(guān)具有與第三電容元件的第二端通信的第一端以及與所述節(jié)點通信的第二端。驅(qū)動信號發(fā)生器產(chǎn)生用來控制所述多個開關(guān)的驅(qū)動信號。
在其他方面，電流均衡模塊包括線性推挽(push-pull)調(diào)節(jié)器。線性推挽調(diào)節(jié)器包括第一和第二線性推挽調(diào)節(jié)器。第一階線性推挽調(diào)節(jié)器包括第一運算放大器(opamp)、具有與第一運算放大器的輸出通信的控制輸入的第一晶體管、與第三參考電勢通信的第一端子、以及與所述節(jié)點通信的第二端子。第二階線性推挽調(diào)節(jié)器包括第二運算放大器(opamp)、具有與第二運算放大器的輸出通信的控制輸入的第二晶體管、與所述節(jié)點通信的第一端子、以及與第四參考電勢通信的第二端子。線性推挽調(diào)節(jié)器還包括具有第一端和第二端的電阻元件，電阻元件的第一端與第一和第二運算放大器的第一輸入通信，電阻元件的第二端與所述節(jié)點通信。
在其他方面，電流均衡模塊包括遲滯比較器(hysteresis comparator)模塊。遲滯比較器模塊包括可調(diào)偏置模塊、可調(diào)帶寬模塊和/或可調(diào)延遲模塊中的至少一個。電路是集成電路。
在其他方面，DC/DC變換器接收輸入信號并產(chǎn)生輸出信號。第二2∶1DC/DC變換器具有與DC/DC變換器的輸出通信的輸入以及與2∶1DC/DC變換器的輸入通信的輸出。
在其他方面，提供了第三和第四模塊。第一、第二、第三和第四模塊在第一和第二參考電勢之間串聯(lián)連接。電流均衡模塊包括第一2∶1DC/DC變換器，第一2∶1DC/DC變換器與第一參考電勢、第一和第二模塊之間的第一節(jié)點、以及第二和第三模塊之間的第二節(jié)點通信。第二2∶1DC/DC變換器與第二節(jié)點、第三和第四模塊之間的第三節(jié)點以及第二參考電勢通信。第三2∶1DC/DC變換器與第一參考電勢、第二節(jié)點和第二參考電勢通信。
在其他方面，一種設(shè)備包括所述電路，并且進(jìn)一步包括N對電路。第一模塊包括N對電路中的一對的第一電路。第二模塊包括N對電路中的一對的第二電路。N對電路包括處理電路。第三模塊包括N對電路中的另一對的第一電路。第四模塊包括N對電路中的另一對的第二電路。第三和第四模塊在第一和第二參考電勢之間串聯(lián)連接，并且電流均衡模塊與第三和第四模塊之間的節(jié)點通信。第一、第二、第三和第四模塊包括信號處理模塊。第一、第二、第三和第四模塊包括圖形流水線模塊。
在其他方面，一種處理系統(tǒng)包括所述設(shè)備。第一模塊包括第一中央處理單元(CPU)并且第二模塊包括第二CPU。操作系統(tǒng)與第一和第二CPU通信，并且執(zhí)行第一和第二CPU的負(fù)載均衡和/或節(jié)流中的至少一個，以減小第一和第二CPU之間的電流消耗差。
在其他方面，第一和第二CPU都是由單個集成電路實現(xiàn)的。電流均衡模塊包括具有第一和第二電感器的2∶1DC/DC變換器。2∶1DC/DC變換器中除第一和第二電感器之外的組件是由集成電路實現(xiàn)的。
在其他方面，一種系統(tǒng)包括處理系統(tǒng)，并且進(jìn)一步包括印刷電路板(PCB)、布置在PCB上的第一和第二插槽、以及從集成電路伸出并被第一和第二插槽接收的引腳。第一和第二電感器被附接到集成電路，并且被布置在集成電路和PCB之間。
一種網(wǎng)絡(luò)設(shè)備包括第一信道模塊、與第一信道模塊串聯(lián)連接的第二信道模塊、與第二信道模塊串聯(lián)連接的第三信道模塊、以及與第三信道模塊串聯(lián)連接的第四信道模塊。第一和第四信道模塊串聯(lián)連接在第一和第二參考電勢之間。第一、第二、第三和第四信道模塊功能上是等同的。
在其他方面，一種電流均衡模塊與第一和第二信道模塊之間、第二和第三信道模塊之間以及第三和第四信道模塊之間的節(jié)點通信，并且減小第一、第二、第三和第四信道模塊之間的電流消耗差。該網(wǎng)絡(luò)設(shè)備是1000Base-T兼容的。該網(wǎng)絡(luò)設(shè)備是10GBase-T兼容的。
在其他方面，電流均衡模塊包括降壓變換器。電流均衡模塊包括2∶1DC/DC變換器。電流均衡模塊包括均衡開關(guān)電容器件。電流均衡模塊包括線性推挽調(diào)節(jié)器。電流均衡模塊包括遲滯比較器模塊。
一種處理系統(tǒng)包括第一處理模塊以及與第一處理模塊通信的第二處理模塊。第一和第二處理模塊串聯(lián)連接在第一和第二參考電勢之間。操作系統(tǒng)與第一和第二處理模塊通信，并且執(zhí)行第一和第二處理模塊的負(fù)載均衡和/或節(jié)流中的至少一個，以減小第一和第二處理模塊之間的電流消耗差。
在其他方面，電流均衡模塊與第一和第二處理模塊之間的節(jié)點通信，并且減小第一和第二處理模塊之間的電流消耗差。
在其他方面，電流均衡模塊包括降壓變換器。電流均衡模塊包括2∶1DC/DC變換器。電流均衡模塊包括均衡開關(guān)電容器件。電流均衡模塊包括線性推挽調(diào)節(jié)器。電流均衡模塊包括遲滯比較器模塊。第一和第二處理模塊包括第一和第二圖形流水線模塊。
第一和第二處理模塊都是由單個集成電路實現(xiàn)的。電流均衡模塊包括具有第一和第二電感器的2∶1DC/DC變換器。2∶1DC/DC變換器中除第一和第二電感器之外的組件是由集成電路實現(xiàn)的。
一種系統(tǒng)包括處理系統(tǒng)，并且進(jìn)一步包括印刷電路板(PCB)、布置在PCB上的第一和第二插槽、以及從集成電路伸出并被第一和第二插槽接收的引腳。第一和第二電感器被附接到集成電路，并且被布置在集成電路和PCB之間。
一種電路包括在第一和第二參考電勢之間串聯(lián)連接的2n個模塊。2n-1個節(jié)點被設(shè)置在2n個模塊的相鄰兩個模塊之間。2n-1個2∶1DC/DC變換器與2n-1個節(jié)點中的相應(yīng)一個通信。
在其他方面，2n-1個2∶1DC/DC變換器布置在n個支路中。第一支路包括2n-1個2∶1DC/DC變換器中的一個，第二支路包括2n-1個2∶1DC/DC變換器中的兩個，并且第n支路包括2n-1個2∶1DC/DC變換器中的2n-1個。模塊包括復(fù)合邏輯宏。模塊包括專用集成電路(ASIC)。模塊包括處理模塊。
一種方法，包括使用第一模塊執(zhí)行第一功能；使用與第一模塊通信的第二模塊來執(zhí)行第二功能，在第一和第二參考電勢之間串聯(lián)連接第一和第二模塊；以及減小第一和第二模塊之間的電流消耗差。
在其他方面，所述方法包括使用降壓變換器來執(zhí)行所述減小步驟。所述方法包括使用2∶1DC/DC變換器來執(zhí)行所述減小步驟。所述方法包括使用均衡開關(guān)電容器件來執(zhí)行所述減小步驟。所述方法包括使用線性推挽調(diào)節(jié)模塊來執(zhí)行所述減小步驟。所述方法包括使用遲滯比較器模塊執(zhí)行所述減小步驟。
一種操作網(wǎng)絡(luò)設(shè)備的方法，包括提供第一通信信道；提供與第一通信信道串聯(lián)的第二通信信道；提供與第二通信信道串聯(lián)的第三通信信道；以及提供與第三通信信道串聯(lián)的第四通信信道。第一和第四通信信道串聯(lián)連接在第一和第二參考電勢之間，并且其中第一、第二、第三和第四通信信道功能上是等同的。
在其他方面，所述方法包括減小第一、第二、第三和第四通信信道之間的電流消耗差。所述網(wǎng)絡(luò)設(shè)備是1000Base-T兼容的。該網(wǎng)絡(luò)設(shè)備是10GBase-T兼容的。
在其他方面，所述方法包括使用降壓變換器來執(zhí)行所述減小步驟。所述方法包括使用2∶1DC/DC變換器來執(zhí)行所述減小步驟。所述方法包括使用均衡開關(guān)電容器件來執(zhí)行所述減小步驟。所述方法包括使用線性推挽調(diào)節(jié)模塊來執(zhí)行所述減小步驟。所述方法包括使用遲滯比較器模塊執(zhí)行所述減小步驟。
一種方法，包括提供第一處理模塊；提供與第一處理模塊通信的第二處理模塊，其中第一和第二處理模塊串聯(lián)連接在第一和第二參考電勢之間；以及執(zhí)行第一和第二處理模塊的負(fù)載均衡和/或節(jié)流中的至少一個，以減小第一和第二處理模塊之間的電流消耗差。
在其他方面，所述方法包括減小第一和第二處理模塊之間的電流消耗差。
在其他方面，所述方法包括使用降壓變換器來執(zhí)行所述減小步驟。所述方法包括使用2∶1DC/DC變換器來執(zhí)行所述減小步驟。所述方法包括使用均衡開關(guān)電容器件來執(zhí)行所述減小步驟。所述方法包括使用線性推挽調(diào)節(jié)模塊來執(zhí)行所述減小步驟。所述方法包括使用遲滯比較器模塊執(zhí)行所述減小步驟。
第一和第二處理模塊都是由單個集成電路實現(xiàn)的。2∶1DC/DC變換器包括第一和第二電感器。2∶1DC/DC變換器中除第一和第二電感器之外的組件是由集成電路實現(xiàn)的。
第一和第二插槽被布置在PCB上，并且引腳從集成電路中伸出并被第一和第二插槽接收。第一和第二電感器被附接到集成電路并且被布置在集成電路和PCB之間。
一種方法，包括提供在第一和第二參考電勢之間串聯(lián)連接的2n個模塊；提供被設(shè)置在2n個模塊的相鄰兩個模塊之間的2n-1個節(jié)點；以及提供用于進(jìn)行變換的2n-1個2∶1DC/DC變換器，其中2n-1個2∶1DC/DC變換器中的每個與2n-1個節(jié)點中的相應(yīng)一個通信。
在其他方面，2n-1個2∶1DC/DC變換器布置在n個支路中。第一支路包括2n-1個2∶1DC/DC變換器中的一個，第二支路包括2n-1個2∶1DC/DC變換器中的兩個，并且第n支路包括2n-1個2∶1DC/DC變換器中的2n-1個。2n個模塊包括復(fù)合邏輯宏。2n個模塊包括專用集成電路(ASIC)。2n個模塊包括處理模塊。
一種電路，包括用于執(zhí)行第一功能的第一裝置；以及用于執(zhí)行第二功能且與第一裝置通信的第二裝置。第一和第二裝置串聯(lián)連接在第一和第二參考電勢之間。電流均衡裝置與第一和第二裝置之間的節(jié)點通信，并且減小第一和第二裝置之間的電流消耗差。
在其他方面，電流均衡裝置包括降壓變換器。降壓變換器包括與第三參考電勢通信的開關(guān)用導(dǎo)電開關(guān)裝置。開關(guān)用自由回轉(zhuǎn)開關(guān)裝置與第四參考電勢和導(dǎo)電開關(guān)裝置通信。用于提供電感的電感裝置與所述導(dǎo)電開關(guān)裝置和自由回轉(zhuǎn)開關(guān)裝置以及所述節(jié)點通信。用于提供電容的電容裝置與第四參考電勢和所述節(jié)點通信。
在其他方面，電流均衡裝置包括變換用2∶1DC/DC變換裝置。2∶1DC/DC變換裝置包括開關(guān)用的第一和第二導(dǎo)電開關(guān)裝置。用于提供電感的第一和第二電感裝置與第一和第二導(dǎo)電開關(guān)裝置通信。開關(guān)用的第一和第二自由回轉(zhuǎn)開關(guān)裝置與第一和第二導(dǎo)電開關(guān)裝置通信，以在非導(dǎo)電時段期間提供電流路徑。2∶1DC/DC變換裝置還包括驅(qū)動信號發(fā)生裝置，用于產(chǎn)生控制第一和第二導(dǎo)電開關(guān)裝置和自由回轉(zhuǎn)開關(guān)裝置的驅(qū)動信號。第一和第二電感裝置纏繞在一個公用的芯上。第一和第二導(dǎo)電開關(guān)裝置、第一和第二電感裝置、以及第一和第二自由回轉(zhuǎn)開關(guān)裝置以降壓式配置連接，使得輸出電壓近似為輸入電壓幅度的一半。
在其他方面，電流均衡裝置包括用于開關(guān)電容的均衡開關(guān)電容裝置。均衡開關(guān)電容裝置包括具有第一端和第二端的用于提供電容的第一電容裝置，其中第一電容裝置的第一端與第一裝置和第一參考電勢通信，第一電容裝置的第二端與所述節(jié)點通信。用于提供電容的第二電容裝置具有與第二裝置和第二參考電勢通信的第一端以及與所述節(jié)點通信的第二端。用于提供電容的第三電容裝置具有第一和第二端。開關(guān)用的多個開關(guān)裝置將第一、第二和第三電容裝置選擇性連接到第一和第二裝置以及選擇性地斷開連接，來均衡第一和第二裝置的電流消耗。所述多個開關(guān)裝置包括開關(guān)用的第一開關(guān)裝置、第二開關(guān)裝置、第三開關(guān)裝置以及第四開關(guān)裝置，其中第一開關(guān)裝置具有與第一電容裝置的第一端通信的第一端以及與第三電容裝置的第一端通信的第二端，第二開關(guān)裝置具有與第二電容裝置的第一端通信的第一端以及與第三電容裝置的第二端通信的第二端，第三開關(guān)裝置具有與第三電容裝置的第一端通信的第一端以及與所述節(jié)點通信的第二端，第四開關(guān)裝置具有與第三電容裝置的第二端通信的第一端以及與所述節(jié)點通信的第二端。驅(qū)動信號發(fā)生裝置產(chǎn)生用來控制所述多個開關(guān)裝置的驅(qū)動信號。
在其他方面，電流均衡裝置包括調(diào)節(jié)用的線性推挽調(diào)節(jié)裝置。線性推挽調(diào)節(jié)裝置包括第一和第二線性推挽調(diào)節(jié)器。第一階線性推挽調(diào)節(jié)器包括第一運算放大器(opamp)、具有與第一運算放大器的輸出通信的控制輸入的第一晶體管、與第三參考電勢通信的第一端子、以及與所述節(jié)點通信的第二端子。第二階線性推挽調(diào)節(jié)器包括第二運算放大器(opamp)、具有與第二運算放大器的輸出通信的控制輸入的第二晶體管、與所述節(jié)點通信的第一端子、以及與第四參考電勢通信的第二端子。線性推挽調(diào)節(jié)裝置還包括具有第一端和第二端的電阻元件，電阻元件的第一端與第一和第二運算放大器的第一輸入通信，電阻元件的第二端與所述節(jié)點通信。
在其他方面，電流均衡裝置包括用于均衡電流的遲滯比較器裝置。遲滯比較器裝置包括用于調(diào)整偏置的可調(diào)偏置裝置、用于調(diào)整帶寬的可調(diào)帶寬裝置和/或用于調(diào)整延遲的可調(diào)延遲裝置中的至少一個。
在其他方面，電路是集成電路。變換用的DC/DC變換裝置接收輸入信號并產(chǎn)生輸出信號。變換用的第二2∶1DC/DC變換裝置具有與DC/DC變換裝置的輸出通信的輸入以及與2∶1DC/DC變換裝置的輸入通信的輸出。
在其他方面，電路包括用于執(zhí)行第三和第四功能的第三和第四裝置。第一、第二、第三和第四裝置在第一和第二參考電勢之間串聯(lián)連接。電流均衡裝置包括變換用的第一2∶1DC/DC變換裝置、第二2∶1DC/DC變換裝置和第三2∶1DC/DC變換裝置，第一2∶1DC/DC變換裝置與第一參考電勢、第一和第二裝置之間的第一節(jié)點、以及第二和第三裝置之間的第二節(jié)點通信。第二2∶1DC/DC變換裝置與第二節(jié)點、第三和第四裝置之間的第三節(jié)點以及第二參考電勢通信。第三2∶1DC/DC變換裝置與第一參考電勢、第二節(jié)點和第二參考電勢通信。
一種設(shè)備，包括所述電路，并且進(jìn)一步包括N對電路。第一裝置包括N對電路中的一對的第一電路，并且第二裝置包括N對電路中的一對的第二電路。N對電路包括處理用的處理裝置。用于執(zhí)行第三功能的第三裝置包括N對電路中的另一對的第一電路。用于執(zhí)行第四功能的第四裝置包括N對電路中的另一對的第二電路。第三和第四裝置在第一和第二參考電勢之間串聯(lián)連接，并且電流均衡裝置與第三和第四裝置之間的節(jié)點通信。第一、第二、第三和第四裝置包括處理用的信號處理裝置。
在其他方面，圖形處理單元(GPU)包括所述設(shè)備。第一、第二、第三和第四裝置包括用于處理圖形的圖形流水線裝置。
在其他方面，一種處理系統(tǒng)包括所述設(shè)備。第一裝置包括處理用的第一處理裝置并且第二裝置包括處理用的第二處理裝置。操作系統(tǒng)與第一和第二處理裝置通信，并且執(zhí)行第一和第二處理裝置的負(fù)載均衡和/或節(jié)流中的至少一個，以減小第一和第二處理裝置之間的電流消耗差。第一和第二處理裝置都是由單個集成電路實現(xiàn)的。
在其他方面，電流均衡裝置包括具有第一和第二電感裝置的變換用2∶1DC/DC變換裝置。2∶1DC/DC變換裝置中除第一和第二電感裝置之外的組件是由集成電路實現(xiàn)的。一種系統(tǒng)包括處理系統(tǒng)，并且進(jìn)一步包括印刷電路板(PCB)、布置在PCB上的第一和第二插槽、以及從集成電路伸出并被第一和第二插槽接收的引腳。第一和第二電感裝置被附接到集成電路，并且被布置在集成電路和PCB之間。
一種網(wǎng)絡(luò)設(shè)備包括用于提供第一通信信道的第一信道裝置、與第一信道裝置串聯(lián)連接用于提供第二通信信道的第二信道裝置、與第二信道裝置串聯(lián)連接用于提供第三通信信道的第三信道裝置、以及與第三信道裝置串聯(lián)連接用于提供第四通信信道的第四信道裝置。第一和第四信道裝置串聯(lián)連接在第一和第二參考電勢之間，并且第一、第二、第三和第四信道裝置在功能上是等同的。
在其他方面，一種用于均衡電流的電流均衡裝置與第一和第二信道裝置之間、第二和第三信道裝置之間以及第三和第四信道裝置之間的節(jié)點通信，并且減小第一、第二、第三和第四信道裝置之間的電流消耗差。該網(wǎng)絡(luò)設(shè)備是1000Base-T兼容的。該網(wǎng)絡(luò)設(shè)備是10GBase-T兼容的。
在其他方面，電流均衡裝置包括降壓變換器。電流均衡裝置包括變換用的2∶1DC/DC變換裝置。電流均衡裝置包括用于開關(guān)電容的均衡開關(guān)電容裝置。電流均衡裝置包括調(diào)節(jié)用的線性推挽調(diào)節(jié)裝置。電流均衡裝置包括用于均衡電流的遲滯比較器裝置。遲滯比較器裝置包括用于調(diào)整偏置的可調(diào)偏置裝置、用于調(diào)整帶寬的可調(diào)帶寬裝置和/或用于調(diào)整延遲的可調(diào)延遲裝置中的至少一個。
一種處理系統(tǒng)包括處理用的第一處理裝置以及與第一處理裝置通信的處理用第二處理裝置。第一和第二處理裝置串聯(lián)連接在第一和第二參考電勢之間。用于提供操作系統(tǒng)的操作裝置與第一和第二處理裝置通信，并且執(zhí)行第一和第二處理裝置的負(fù)載均衡和/或節(jié)流中的至少一個，以減小第一和第二處理裝置之間的電流消耗差。
在其他方面，電流均衡裝置與第一和第二處理裝置之間的節(jié)點通信，并且減小第一和第二處理裝置之間的電流消耗差。
在其他方面，電流均衡裝置包括降壓變換器。電流均衡裝置包括變換用的2∶1DC/DC變換裝置。電流均衡裝置包括用于開關(guān)電容的均衡開關(guān)電容裝置。電流均衡裝置包括調(diào)節(jié)用的線性推挽調(diào)節(jié)裝置。電流均衡裝置包括用于均衡電流的遲滯比較器裝置。遲滯比較器裝置包括用于調(diào)整偏置的可調(diào)偏置裝置、用于調(diào)整帶寬的可調(diào)帶寬裝置和/或用于調(diào)整延遲的可調(diào)延遲裝置中的至少一個。處理裝置包括用于處理圖形的圖形流水線裝置。
第一和第二處理裝置都是由單個集成電路實現(xiàn)的。電流均衡裝置包括具有用于提供電感的第一和第二電感裝置的變換用2∶1DC/DC變換裝置。2∶1DC/DC變換裝置中除第一和第二電感裝置之外的組件是由集成電路實現(xiàn)的。
一種系統(tǒng)包括處理系統(tǒng)，并且進(jìn)一步包括印刷電路板(PCB)、布置在PCB上的第一和第二插槽、以及從集成電路伸出并被第一和第二插槽接收的引腳。第一和第二電感器被附接到集成電路，并且被布置在集成電路和PCB之間。
一種電路包括在第一和第二參考電勢之間串聯(lián)連接且用于分別執(zhí)行2n個功能的2n個裝置，被設(shè)置在2n個裝置的相鄰兩個裝置之間的2n-1個節(jié)點，以及變換用的2n-1個2∶1DC/DC變換裝置。2n-1個2∶1DC/DC變換裝置中的每個與2n-1個節(jié)點中的相應(yīng)一個通信。
在其他方面，2n-1個2∶1DC/DC變換裝置布置在n個支路中。第一支路包括2n-1個2∶1DC/DC變換裝置中的一個，第二支路包括2n-1個2∶1DC/DC變換裝置中的兩個，并且第n支路包括2n-1個2∶1DC/DC變換裝置中的2n-1個。2n個裝置包括復(fù)合邏輯宏、專用集成電路(ASIC)和/或處理用的處理裝置。
通過下文的詳細(xì)說明，本發(fā)明可應(yīng)用的其他領(lǐng)域?qū)⒆兊们宄?。?yīng)當(dāng)理解，用于說明本發(fā)明優(yōu)選實施方式的詳細(xì)說明和具體實施例僅僅是用于舉例說明的目的，而不是想要限制本發(fā)明的范圍。


通過詳細(xì)的說明和附圖將更全面地理解本發(fā)明，其中圖1A和圖1B是分別示出了以二倍正常電壓電平和一半正常電流水平工作的堆疊的復(fù)合邏輯宏和模塊的功能框圖；圖2A和圖2B是分別示出了具有電流均衡模塊的堆疊的復(fù)合邏輯宏和模塊的功能框圖；圖3A和圖3B是示出了由降壓變換器進(jìn)行均衡的堆疊的復(fù)合邏輯宏和模塊的功能框圖；圖4A和圖4B是示出了由2∶1DC/DC變換器進(jìn)行均衡的堆疊的復(fù)合邏輯宏和模塊的功能框圖；圖5A和圖5B是示出了由第一示例性均衡開關(guān)電容器件進(jìn)行均衡的堆疊的復(fù)合邏輯宏和模塊的功能框圖；圖6A和圖6B是示出了由第二示例性均衡開關(guān)電容器件進(jìn)行均衡的堆疊的復(fù)合邏輯宏和模塊的功能框圖；圖7A和圖7B示出了由線性推挽調(diào)節(jié)器進(jìn)行均衡的堆疊的復(fù)合邏輯宏和模塊的功能框圖；圖8A和圖8B是示出了由遲滯比較器進(jìn)行均衡的堆疊的復(fù)合邏輯宏和模塊的功能框圖；圖9A是示出了根據(jù)現(xiàn)有技術(shù)使用DC/DC變換器和2∶1變換器向模塊或宏供應(yīng)電壓和電流的功能框圖；圖9B是示出了根據(jù)本發(fā)明的一些實現(xiàn)方式向兩個堆疊的模塊或宏供應(yīng)電壓和電流的功能框圖；圖9C是示出了根據(jù)本發(fā)明另外的實現(xiàn)方式向四個堆疊的模塊或宏供應(yīng)電壓和電流的功能框圖；圖10A是示出了包括多個通信信道的通信設(shè)備的功能框圖，其中每個通信信道具有一個信號處理器；圖10B是示出了向圖10A的通信設(shè)備供應(yīng)電壓和電流的功能框圖；圖11A是示出了包括多個圖形流水線模塊的圖形處理單元(GPU)的功能框圖；圖11B是示出了向圖11A的圖形流水線模塊供應(yīng)電壓和電流的連接的的功能框圖；圖12是示出了第一和第二處理器、功率調(diào)整模塊和可選的電流均衡模塊的功能框圖，其中功率調(diào)整模塊均衡第一和第二處理的電流消耗；圖13A是示出了第一和第二處理器、頻率均衡模塊和可選的2∶1DC/DC變換器的功能框圖，其中頻率均衡模塊減小第一和第二處理器的工作頻率之間的差，以減小電流的不均衡；圖13B是示出了半導(dǎo)體管芯上的第一和第二處理器以及2∶1DC/DC變換器的示例性布圖的功能框圖；圖13C是示出了圖13B的半導(dǎo)體管芯的封裝件以及PCB上的外部電感器的側(cè)視圖；以及圖14是示出了第一和第二處理器、操作系統(tǒng)以及可選的電流均衡模塊的功能框圖，其中操作系統(tǒng)均衡第一和第二處理器的電流消耗。
具體實施例方式
下面對(一個或多個)優(yōu)選實施例的說明僅僅是示例性的，并不是要限制本發(fā)明及其應(yīng)用或使用。為了清楚起見，附圖中將使用相同的標(biāo)號來標(biāo)識相似的元件。如這里所使用的，術(shù)語模塊指的是專用集成電路(ASIC)、電子電路、執(zhí)行一個或多個軟件或固件程序的處理器(共享、專用或組)與存儲器、微處理器子系統(tǒng)、組合邏輯電路、復(fù)合邏輯宏和/或提供所描述的功能的其他適當(dāng)組件。
參考圖1A和圖1B，本發(fā)明使多組器件(例如復(fù)合邏輯宏和/或模塊)彼此上下堆疊以克服實際的寄生電阻障礙。在圖1A中，復(fù)合邏輯宏20和24彼此上下堆疊并且被連接在VDD和VL之間。在一些實現(xiàn)方式中，VL可以是地。在圖1B中，模塊30和34彼此上下堆疊并且被連接在VDD和VL之間。如果復(fù)合邏輯宏20和24或模塊30和34的復(fù)合度被近似分為兩等份，并且如果這兩半部分近似相等地運行，則電流需求將近似為非堆疊器件的一半。
堆疊的器件的運行電壓是非堆疊器件的兩倍。然而，不能保證復(fù)合邏輯宏20和24或模塊30和34兩者將消耗基本相同的電流水平。這似乎是幾乎不可能解決的問題，除非能使得兩半部分吸收基本相同的電流量。實際上沒有辦法保證這兩半部分的電壓降是施加到整個器件上的總電壓的一半。
現(xiàn)在參考圖2A和圖2B，根據(jù)本發(fā)明的電流均衡模塊50被連接到VDD、VL和/或邏輯宏20和24或模塊30和34之間的節(jié)點52中的至少一個。電流均衡模塊50嘗試均衡供應(yīng)到邏輯宏20和24或模塊30和34的電流量。具體而言，電流均衡模塊50將(VDD-VL)的近似1/2供應(yīng)到圖2A中的復(fù)合邏輯宏20和24中的每個或圖2B中的模塊30和34中的每個。示例性電流均衡模塊50包括降壓變換器、2∶1DC/DC變換器、線性推挽調(diào)節(jié)器、低壓降(low drop-out，LDO)調(diào)節(jié)器、均衡開關(guān)電容器件、開關(guān)電感器件、電容/電感器件、遲滯比較器和/或其他類似器件，這將在下文進(jìn)一步描述。
參考圖3A和圖3B，所示出的堆疊的復(fù)合邏輯宏或模塊由降壓變換器68進(jìn)行均衡。降壓變換器68可以具有圖3A和3B所示的拓?fù)浣Y(jié)構(gòu)以及/或者任何其他適當(dāng)?shù)耐負(fù)浣Y(jié)構(gòu)。降壓變換器68包括導(dǎo)電開關(guān)70和自由回轉(zhuǎn)開關(guān)72。控制模塊73產(chǎn)生用于開關(guān)70和72的驅(qū)動信號?？刂颇K73可以感應(yīng)節(jié)點52處的電壓和/或電流，并基于此來控制開關(guān)。在一些實現(xiàn)方式中，開關(guān)70和72具有相反狀態(tài)。電感元件78的一端連接在開關(guān)70和72之間，另一端連接在復(fù)合邏輯宏20和24或模塊30和34之間。降壓變換器68吸收或發(fā)出電流以提供均衡。
現(xiàn)在參考圖4A和圖4B，示出了一種實現(xiàn)方式，用于在兩半部分之間均衡電流從而使這兩半部分上看到的電壓近似相等。在圖4A中，均衡動作是通過了利用耦合電感器104的2∶1DC/DC變換器100完成的。進(jìn)一步的操作細(xì)節(jié)在2003年10月24日遞交的美國專利申請No.10/693,787“Voltage Regulator”中進(jìn)行了闡述，該專利申請通過引用全文結(jié)合于此。
2∶1DC/DC變換器100包括以180度的相位差工作的兩個降壓變換器，以從輸入電壓VDD產(chǎn)生輸出電壓VOUT。每個降壓變換器包括導(dǎo)電開關(guān)110a或110b、自由回轉(zhuǎn)開關(guān)114a或114b、以及電感器104a或104b。輸出電容118對每個降壓變換器的輸出電壓濾波。由于是可以忽略的紋波電流，所以輸出電容118的值可以被減小。此外，由于2∶1DC/DC變換器100的輸入和輸出之間的緊密耦合，輸入處的任何電容都與輸出電容118協(xié)同工作，以有效提供輸出處負(fù)載的并聯(lián)電容?？刂颇K119產(chǎn)生用于開關(guān)110a、110b、114a和114b的驅(qū)動信號?？刂颇K119可以感應(yīng)節(jié)點52處的電壓或電流，并且基于此來控制開關(guān)。
啟動電路130選擇性地被提供，以確保節(jié)點52在啟動期間被保持在小于VDD的電壓處。在一些實現(xiàn)方式中，節(jié)點在啟動期間被保持在近似VDD/2。在一些實現(xiàn)方式中，啟動電路130包括一個或多個電容器?；蛘?，VDD可以在啟動期間增加或斜坡上升來防止模塊兩端的過電壓，并確保節(jié)點52處于在啟動期間被保持在近似VDD/2以及/或者小于閾值電壓VTH(閾值電壓VTH小于VDD)中的至少一種情形。閾值VTH應(yīng)當(dāng)小于將引起宏和/或模塊損壞的電壓。
在圖4B中，圖4A的輸出電容118被標(biāo)記為118B?？蛇x地可以添加另一電容118A以確保宏和/或模塊在啟動期間接收不超過VTH和/或近似VDD/2的電壓?；蛘?，VDD可以在啟動期間增加或斜坡上升來防止宏和/或模塊兩端的過電壓。還可以使用其他在啟動期間限制電壓的方法。在一些實現(xiàn)方式中，電容的電容值被設(shè)置為基本相等。
在一些實現(xiàn)方式中，電感器104a和104b可以緊密耦合在一起，并且具有近似為1的耦合系數(shù)K。電感器104a和104b可以纏繞在共用的磁芯上以形成提供了電感器104a和104b之間的高耦合系數(shù)的電感器組件104。選擇電感器繞組的極性，使得流經(jīng)電感器104a和104b的DC電流近似抵消，從而近似零的DC電流流經(jīng)電感器組件104的磁芯。因此，電感器104a和104b可以使用由低磁導(dǎo)率材料制成的較小尺寸的芯，使得電感器組件104的尺寸(體積)更小并且成本降低。此外，考慮到瞬態(tài)負(fù)載電流，2∶1DC/DC變換器100的瞬態(tài)響應(yīng)由于各電感的抵消而得到改進(jìn)。
任何過電流，不管是來自還是進(jìn)入堆疊的復(fù)合邏輯宏20和24或模塊30和34的節(jié)點52，都將被2∶1DC/DC變換器100以近似95％的效率吸收回主電源。在啟動后，2∶1DC/DC變換器100保證復(fù)合邏輯宏20和24或模塊30和34的兩半部分上看到的電壓近似相等。假定這兩半部分在電流水平方面具有最高25％的失配，則2∶1DC/DC變換器100需要吸收或發(fā)出整個器件的一半的電流的25％，或者整個電流的1/8。
參考初始電流需求為100A的微處理器示例，2∶1DC/DC變換器100需要吸收或者發(fā)出小于12.5A的電流。這可以容易地利用微處理器管芯內(nèi)的集成功率MOSFET以及安裝在微處理器封裝件之下的單個1∶1耦合電感器104來實現(xiàn)，如下面描述的圖13A～13C所示出的那樣。
在2004年3月26日遞交的美國專利申請No.10/810,452“VoltageRegulator”、2003年10月24日遞交的美國專利申請No.10/693,787“Voltage Regulator”以及2004年1月8日遞交的美國專利申請No.10/754,187“Digital Low Dropout Regulator”中示出并說明了其他適當(dāng)?shù)慕祲鹤儞Q器和2∶1變換器拓?fù)浣Y(jié)構(gòu)，它們通過引用全文結(jié)合于此。
現(xiàn)在參考圖5A和圖5B，復(fù)合邏輯宏20和24或模塊30和34的堆疊結(jié)構(gòu)不僅對于高功率半導(dǎo)體器件來說有用，而且對于目的在于手持市場(例如個人數(shù)字助理(PDA)、MP3播放器、便攜式衛(wèi)星廣播、蜂窩電話等)中使用的低功率集成電路來說也是有用的。在許多手持式應(yīng)用中，可以使用有限數(shù)目的DC/DC變換器來產(chǎn)生操作現(xiàn)代半導(dǎo)體器件所需的不同低電壓供電電平。
對于兩個復(fù)合邏輯宏或模塊可以在低壓下工作以及組合堆疊電壓已經(jīng)可用于運行集成電路的模擬部分的應(yīng)用，堆疊的復(fù)合邏輯宏20和24或模塊30和34是適用的。例如，具有1.8V模擬供電的器件可以用來對在0.9V下運行的嵌入式邏輯的兩半部分進(jìn)行供電。兩半部分之間的電流差異仍舊需要解決。
在這種情況下，均衡開關(guān)電容器件150可以用來在兩半部分之間往復(fù)轉(zhuǎn)換電流，如圖5A和圖5B所示出?？刂颇K154感應(yīng)節(jié)點164處的電流和/或電壓，并且控制開關(guān)158和160，以改變電容器C1和C2的充放電。均衡電容器C1和C2的往復(fù)動作可以用來保證兩半部分的電壓近似相等，即使是在兩半部分之間存在電流需求的不均衡的時候。在一些實現(xiàn)方式中，C1的電容值被設(shè)置為基本等于C2的電容值，以防止啟動期間在模塊20和24兩端的過電壓。換句話說，在啟動期間，節(jié)點164被保持小于VTH以及/或者近似等于VDD/2。盡管示出了均衡開關(guān)電容器件，但是本領(lǐng)域技術(shù)人員將認(rèn)識到，也可以使用開關(guān)電感器件和/或開關(guān)電容/電感器件。
現(xiàn)在參考圖6A和圖6B，示出的另一種均衡開關(guān)電容器件包括電容器C1、C2和C3、開關(guān)180、182、184和186。開關(guān)電容器模塊192控制開關(guān)180～186，以吸收來自節(jié)點192的電流或發(fā)出電流到節(jié)點192。在一些實現(xiàn)方式中，開關(guān)180和184作為一對而被開關(guān)，并且開關(guān)182和186也作為一對而被開關(guān)，并且它們具有相反的狀態(tài)。開關(guān)電容模塊190可以感應(yīng)節(jié)點192處的電流或電壓，并且基于此來控制開關(guān)。均衡電容器C1、C2和C3的往復(fù)動作可以用來保證兩半部分的電壓近似相等，即使是在兩半部分之間存在電流需求不均衡的時候。
現(xiàn)在參考圖7A和圖7B，在喪失一些效率的條件下，可以使用線性推挽調(diào)節(jié)器200。如果兩半部分被設(shè)計為相對均衡，則喪失的效率應(yīng)當(dāng)是最小的。該方法明顯好于線性調(diào)節(jié)器，線性調(diào)節(jié)器一般僅具有50％的效率。盡管如此，在一些實現(xiàn)方式中也可以使用線性調(diào)節(jié)器。
線性推挽調(diào)節(jié)器200包括第一和第二運算放大器204和208，運算放大器204和208的輸出分別與晶體管T1和T2的控制端子通信。在一些實現(xiàn)方式中，晶體管T1和T2是CMOS晶體管。晶體管T1的第一端子耦合到VDD。晶體管T1的第二端子耦合到晶體管T2的第一端子。晶體管T2的第二端子耦合到VL。運算放大器204的正相輸入耦合到較高電壓閾值VUL，并且運算放大器208的正相輸入耦合到較低電壓閾值VLL。運算放大器208的反相輸入耦合到運算放大器204的反相輸入以及電阻R的一端。電阻R的另一端分別耦合到第一和第二晶體管T1和T2的第二和第一端子。第一和第二晶體管T1和T2的第二和第一端子還分別耦合到圖7A中的第一和第二邏輯宏20和24之間的節(jié)點210或者圖7B中的第一和第二模塊30和34之間的節(jié)點210。
當(dāng)節(jié)點210比目標(biāo)電壓 小了第一閾值 時，上面的邏輯宏或模塊下降的電壓過多。上面的運算放大器204短暫導(dǎo)通晶體管T1，晶體管T1將VDD施加到節(jié)點210。節(jié)點210處的VDD拉升了邏輯宏或模塊24或34兩端的電壓，并降低了邏輯宏或模塊20或30兩端的電壓。當(dāng)VDD被施加到節(jié)點210時，運算放大器204關(guān)斷T1，并且過程一直重復(fù)直到差異小于第一閾值。
當(dāng)節(jié)點210比目標(biāo)電壓 大了第二閾值 時，下面的邏輯宏或模塊下降的電壓過多。下面的運算放大器208短暫導(dǎo)通晶體管T2，晶體管T2將VL施加到節(jié)點210。節(jié)點210處的VL拉升了邏輯宏或模塊20或30兩端的電壓，并降低了邏輯宏或模塊24或34兩端的電壓。當(dāng)VL被施加到節(jié)點210時，運算放大器208關(guān)斷T2，并且過程一直重復(fù)直到差異小于第一閾值。
能夠認(rèn)識到，可以使用任何類型的調(diào)節(jié)器。除了上面描述的實現(xiàn)方式外，可以使用其他類型的DC/DC變換器、推挽調(diào)節(jié)器以及開關(guān)電容器件。還可以使用其他類型的調(diào)節(jié)器，包括但不限于遲滯比較器。例如，適當(dāng)?shù)倪t滯比較器包括2003年6月23日遞交的美國專利申請No.10/602,997“Simplified Comparator with Digitally Controllable Hysteresis andBandwidth”中示出并說明的那些遲滯比較器，其通過引用全文結(jié)合于此。
在圖7B中，提供了第一和第二電容C1和C2來將啟動期間的模塊30和34兩端的電壓限制為小于VTH以及/或者近似等于VDD/2。在一些實現(xiàn)方式中，電容C1的電容值基本等于C2的電容值。換句話說，節(jié)點210在啟動期間被保持在近似VDD/2。
現(xiàn)在參考圖8A和8B，遲滯比較器250和254用來調(diào)整邏輯宏20和24或模塊30和34兩端的電壓。比較器250接收VDD、較高電壓閾值VUL以及節(jié)點210處的電壓。在一些實現(xiàn)方式中，比較器250具有固定或可調(diào)偏置256、帶寬258和/或延遲260。如果可調(diào)，則比較器254接收用于進(jìn)行相應(yīng)調(diào)整的一個或多個對應(yīng)輸入。比較器254接收VL、較低電壓閾值VLL以及節(jié)點210處的電壓。
當(dāng)節(jié)點210比目標(biāo)電壓 小了較高閾值 時，上面的邏輯宏或模塊下降的電壓過多。比較器250將VDD施加到節(jié)點210。節(jié)點210處的VDD拉升了邏輯宏或模塊24或34兩端的電壓，并降低了邏輯宏或模塊20或30兩端的電壓。當(dāng)VDD被施加到節(jié)點210一個延遲時段之后，比較器250停止將VDD施加到節(jié)點210。過程一直重復(fù)直到差異小于較高閾值。
當(dāng)節(jié)點210比目標(biāo)電壓 大了較低閾值 時，下面的邏輯宏或模塊下降的電壓過多。比較器254將VL施加到節(jié)點210。節(jié)點210處的VL拉升了邏輯宏或模塊20或30兩端的電壓，并降低了邏輯宏或模塊24或34兩端的電壓。當(dāng)VL被施加到節(jié)點210一個延遲時段之后，比較器254停止將VL施加到節(jié)點210。過程一直重復(fù)直到差異小于較低閾值。
此外，本領(lǐng)域技術(shù)人員將認(rèn)識到，盡管示出了兩級的邏輯宏和模塊的堆疊，但是也可以使用其他級次的堆疊。還可以使用其他的均衡方法。
現(xiàn)在參考圖9A，DC/DC變換器300接收輸入信號并產(chǎn)生4V以及25A的輸出。第一2∶1變換器304將4V、25A的輸入變換為2V、50A的輸出。第二變換器308將2V、50A的輸入變換為1V、100A的輸出。在印刷電路板(PCB)314上封裝的宏或模塊312可以經(jīng)由電阻310(其可以代表跡線和其他連接的寄生電阻)連接到2∶1變換器308的輸出。可以認(rèn)識到，由寄生電阻310而產(chǎn)生的損失等于I2R，其中I是流經(jīng)寄生電阻R的電流?，F(xiàn)在參考圖9B，根據(jù)本發(fā)明，如上所述，通過在324和328處標(biāo)識的一對宏或模塊之間連接2∶1變換器320(或其他電流均衡模塊)，可以將損失減小4倍。
現(xiàn)在參考圖9C，另外的模塊可以連接另外的2∶1變換器。在圖9C中，四個模塊或宏340、342、344和346串聯(lián)連接，并且在它們中間具有節(jié)點347、348和349。第一2∶1變換器330連接到DC/DC變換器300的輸出、模塊或宏340和節(jié)點348。節(jié)點348還連接到2∶1變換器334和336以及模塊或宏342和344。2∶1變換器334還連接到DC/DC變換器300的輸出、模塊或宏340和節(jié)點347和348，如圖所示。2∶1變換器336還連接到節(jié)點348和349，如圖所示。2∶1變換器320可以小于2∶1變換器308，2∶1變換器38處理所有流向PCB的電流。相反，2∶1變換器320僅需要處理堆疊器件之間的電流失配。
更為一般地，當(dāng)電路包括2n個模塊或宏時，它將包括2n-1個2∶1DC/DC變換器。2∶1DC/DC變換器可以以n個支路的形式布置。2n-1個2∶1DC/DC變換器在鄰近DC/DC變換器之間具有2n-1個節(jié)點。2n-1個2∶1DC/DC變換器中的每個連接到2n-1個節(jié)點的相應(yīng)一個。
例如在圖9C中，有兩個支路350和352。第一支路350包括一個2∶1變換器而第二支路包括兩個2∶1DC/DC變換器。更為一般地，第一支路包括20＝1個2∶1DC/DC變換器，第二支路包括21＝2個2∶1DC/DC變換器，第三支路包括22＝4個2∶1DC/DC變換器，...，并且第n支路包括2n-1個2∶1DC/DC變換器。
現(xiàn)在參考圖10A和圖10B，諸如路由器、交換機(jī)或其他網(wǎng)絡(luò)設(shè)備的通信設(shè)備360通常包括多個通信信道364-1、364-2、364-3和364-4(統(tǒng)稱為信道364)。盡管僅示出了四個信號處理器模塊，但是可以使用額外的信號處理器對。每個信道364包括信號處理器366-1、366-2、366-3和366-4(統(tǒng)稱為信號處理器366)。由于信號處理器366中的每個通常具有相同的設(shè)計，所以信號處理器模塊366在工作期間趨向于吸入近似相同的電流量。電流均衡模塊370(如上文或下文所述)可以被提供用來均衡電流消耗的差異。由于失配度將很低，所以可以使用低效率的器件(例如線性LDO調(diào)節(jié)器)，當(dāng)然也可以使用其他的電流均衡模塊。例如，通信信道可以符合1000Base-T以太網(wǎng)標(biāo)準(zhǔn)、10Gbase-T以太網(wǎng)標(biāo)準(zhǔn)或其他當(dāng)前或未來的以太網(wǎng)標(biāo)準(zhǔn)或其他標(biāo)準(zhǔn)。
現(xiàn)在參考圖11A和圖11B，圖形處理單元(GPU)380包括多個圖形流水線模塊382-1、383-2、...和382-N(統(tǒng)稱為圖形流水線模塊382)。由于圖形流水線模塊382中的每個具有相同的設(shè)計，所以圖形流水線模塊382在工作期間趨向于吸入相同的電流量。電流均衡模塊390(如上文或下文所述)可以被提供用來均衡電流消耗的差異。
現(xiàn)在參考圖12，第一和第二處理器400和402與功率調(diào)整模塊404通信，功率調(diào)整模塊404均衡第一和第二處理器400和402的電流消耗。在一些實現(xiàn)方式中，功率調(diào)整模塊404是基于硬件的、基于軟件的、以及/或者基于硬件和軟件的。在一些實現(xiàn)方式中，功率調(diào)整模塊404調(diào)整第一和第二處理器的相對工作頻率來嘗試均衡電流消耗。功率調(diào)整模塊404還可以使用第一和第二處理器400和402的負(fù)載均衡和/或節(jié)流來嘗試均衡電流消耗。在一些實現(xiàn)方式中，功率調(diào)整模塊404與可選的電流均衡模塊406結(jié)合使用，如上文和下文所描述的那樣。換句話說，功率調(diào)整模塊404執(zhí)行粗均衡而電流均衡模塊執(zhí)行精細(xì)電流均衡。
現(xiàn)在參考圖13A、圖13B和圖13C，功率管理模塊404包括頻率均衡模塊404′。可選的2∶1DC/DC變換器406′也可以被用于進(jìn)一步地均衡電流消耗。在圖13B中，2∶1DC/DC變換器406′以及第一和第二處理器400和402的示例性布圖被示出為制造在半導(dǎo)體管芯408上。在圖13C中，圖13B的半導(dǎo)體管芯408通過設(shè)置在PCB 412上的第一和第二插槽414和416而連接到PCB 412。在一些實施例中，上面描述的與2∶1DC/DC變換器406相關(guān)聯(lián)的導(dǎo)電感器420和422被布置在半導(dǎo)體管芯408和PCB 412之間。引腳426從管芯408伸出并且被插槽414和416接收。盡管示出的功率管理模塊404包括頻率均衡模塊404′，但是本領(lǐng)域技術(shù)人員將認(rèn)識到，可以以上文和/或下文描述的任何一種方式來執(zhí)行電流的硬件和/或軟件均衡。
現(xiàn)在參考圖14，功率調(diào)整模塊404包括操作系統(tǒng)404″。OS 404″或芯片能夠通過分配線程給第一和第二處理器400和402來執(zhí)行負(fù)載均衡。OS404″或芯片能夠?qū)Φ谝缓?或第二處理器400和402進(jìn)行節(jié)流，使得電流不均衡很小。例如，CPU速度可以如下設(shè)置

以最大頻率的1/2運行每個CPU更有效率，因為每個CPU可以以較低的電壓運行。在一些實現(xiàn)方式中，CPU中的一個的工作頻率被降低和/或被增加，以均衡其他CPU的電流消耗?；蛘?，可以在至少一個CPU上執(zhí)行空操作(dummy operation)，以均衡否則將發(fā)生的電流不均衡。
重新參考圖4A、圖4B、圖5A和圖7B，電路和/或電容器被用來確保宏和/或模塊之間的節(jié)點處的電壓在啟動期間保持在VTH之下以及/或者處于近似VDD/2。本領(lǐng)域技術(shù)人員將認(rèn)識到，這里示出并說明的其他實現(xiàn)方式也可以包括用于在啟動期間將宏和/或模塊之間的節(jié)點維持在VTH之下以及/或者在近似VDD/2處的電路和/或電容器。
本領(lǐng)域技術(shù)人員現(xiàn)在從前述說明能夠認(rèn)識到，本發(fā)明的寬泛教導(dǎo)可以以多種形式實現(xiàn)。因此，盡管結(jié)合了具體實施例來描述本發(fā)明，但是本發(fā)明的真實范圍不應(yīng)當(dāng)被它們所限制，因為在研究了附圖、說明書和權(quán)利要求之后，其他的修改形式對本領(lǐng)域普通技術(shù)人員來說將變得顯而易見。
權(quán)利要求
1.一種網(wǎng)絡(luò)設(shè)備，包括第一信道模塊；與所述第一信道模塊串聯(lián)的第二信道模塊，與所述第二信道模塊串聯(lián)的第三信道模塊；和與所述第三信道模塊串聯(lián)的第四信道模塊，其中，所述第一和第四模塊串聯(lián)連接在第一和第二參考電勢之間，并且其中，所述第一、第二、第三和第四信道模塊功能上等同。
2.如權(quán)利要求1所述的網(wǎng)絡(luò)設(shè)備，包括電流均衡模塊，所述電流均衡模塊與所述第一與第二信道模塊、所述第二與第三信道模塊以及所述第三與第四信道模塊之間的節(jié)點通信，并且減小所述第一、第二、第三和第四信道模塊之間的電流消耗的差。
3.如權(quán)利要求1所述的網(wǎng)絡(luò)設(shè)備，其中，所述網(wǎng)絡(luò)設(shè)備是1000Base-T兼容的。
4.如權(quán)利要求1所述的網(wǎng)絡(luò)設(shè)備，其中，所述網(wǎng)絡(luò)設(shè)備是10GBase-T兼容的。
全文摘要
提供了一種使用較高電壓供電電平的低電壓邏輯操作。網(wǎng)絡(luò)設(shè)備包括第一信道模塊、與第一信道模塊串聯(lián)的第二信道模塊、與第二信道模塊串聯(lián)的第三信道模塊、以及與第三信道模塊串聯(lián)的第四信道模塊。第一和第四模塊串聯(lián)連接在第一和第二參考電勢之間。第一、第二、第三和第四信道模塊在功能上等同。
文檔編號H01L23/52GK1812094SQ20051011498
公開日2006年8月2日 申請日期2005年11月16日 優(yōu)先權(quán)日2004年11月29日
發(fā)明者塞哈特·蘇塔迪嘉 申請人:馬維爾國際貿(mào)易有限公司