專利名稱：繼電板及具有繼電板的半導體器件的制作方法
技術領域：
本發(fā)明通常涉及繼電板(relay board)以及具有繼電板的半導體器件，更具體地涉及一種設置于半導體器件中的繼電板，例如用于對多個半導體芯片進行布線或對半導體芯片和半導體封裝的引線框架進行布線的繼電板，并涉及具有該繼電板的半導體器件，其中該半導體器件具有多個半導體芯片容置在單個半導體封裝中的結構。
背景技術：
已知可通過使用SiP(系統(tǒng)級封裝)技術可以制作在一個半導體封裝中設置有多個具有不同功能的芯片的單個封裝。在通過使用這種技術在單個半導體封裝中設置多個半導體芯片的情況下，必須直接絲焊多個半導體芯片本身，或者絲焊各個半導體芯片與半導體封裝的引線框架。
圖1為示出使用SiP技術的現(xiàn)有技術半導體器件的俯視圖。參照圖1，在現(xiàn)有技術半導體器件10中，在具有焊盤19的引線框架上設置第一半導體芯片11。第二半導體芯片18粘合并固定至第一半導體芯片11上。第二半導體芯片18的四個焊盤12-1至12-4分別連接至設置在第一半導體芯片11的四邊的焊盤9中的焊盤9-1至9-4。第一半導體芯片11的焊盤9通過用于引線框架的焊線17連接至引線框架的焊盤19。
但是，在多個半導體芯片11和18粘合在一起的情況下，例如第一半導體芯片11的焊線13和14等焊線交叉，并且例如第一半導體芯片11的焊線15和16等焊線的線長太長。
為解決上述問題，如圖2和圖3所示，提出在半導體封裝中設有用于通過焊線轉接布線的引線芯片(terminal chip)的實例。
圖2為設有引線芯片的現(xiàn)有技術半導體器件的第一實例的平面圖。參照圖2，在半導體器件20中，在第一半導體芯片11與第二半導體芯片18之間放置引線芯片25。在引線芯片25中形成8個焊盤26。此外，在引線芯片25中設置4條金屬布線(metal wiring)27，其中每條金屬布線27均連接兩個焊盤26。例如，一對相連接的焊盤26通過第一焊線24連接至第二半導體芯片18的焊盤12，通過第二焊線28連接至第一半導體芯片11的焊盤9，以及通過第三焊線29連接至引線框架的焊盤19。在這種結構下，引線芯片25通過焊線24、28以及29轉接(relay)，從而線長可以比圖1所示的結構縮短很多。
圖3為設有引線芯片的現(xiàn)有技術半導體器件的第二實例的平面圖。參照圖3，在半導體器件30中，在第一半導體芯片11上并排設置第二半導體芯片18與引線芯片35。在引線芯片35中形成6個焊盤36。并且，在引線芯片35中設置3條連接兩個焊盤36的金屬布線37。圖3中，在引線芯片35的左側和中間的金屬布線37所連接的焊盤36中，焊盤36-1通過第一焊線38連接至第二半導體芯片18的焊盤12；焊盤36-2通過第二焊線39連接至第一半導體芯片11的焊盤9，并進一步通過引線框架的焊線17連接至引線框架的焊盤19。在這種結構下，引線芯片35通過焊線38和39轉接，從而避免圖1所示結構中的焊線交叉。參見日本特許公開No.61-112346、No.8-78467、No.2001-7278、以及No.2004-56023。
但是，引線芯片所轉接的半導體芯片的尺寸以及半導體芯片中形成的焊盤的數(shù)目或排列是變化的。因此，即使引線芯片適合于某半導體封裝的設計，該引線芯片也不可能總是適合其它半導體封裝的設計。也就是說，圖2和圖3所示的引線芯片25和35并不能總是適合不同于圖2和圖3所示的半導體芯片的半導體芯片組合。
因此，在現(xiàn)有技術中，有必要制造及制備用于與安裝至另一半導體芯片上的一個半導體芯片組合或其每一個設計的引線芯片。
僅可用于該安裝芯片的特定組合的引線芯片需要較長的開發(fā)周期，并且制造成本高。

發(fā)明內容
因此，本發(fā)明的總體目的是提供一種新穎且實用的繼電板以及具有該繼電板的半導體器件。
本發(fā)明另一更具體的目的是提供一種繼電板以及具有該繼電板的半導體器件，該繼電板不僅可廣泛和普遍應用于該繼電板所轉接的半導體芯片的特定組合，而且可廣泛和普遍應用于該半導體芯片與其它半導體芯片的多種組合。
通過在設有多個半導體芯片的半導體封裝中設置繼電板可實現(xiàn)本發(fā)明的上述目的，其中該繼電板轉接用于對多個半導體芯片進行布線的線(wire)或用于對該半導體封裝的引線框架和該半導體芯片進行布線的線，該繼電板包括多條布線，每條布線連接至少三個焊盤。
通過一種半導體器件也可實現(xiàn)本發(fā)明的上述目的，其中該半導體器件具有如下結構在第一半導體芯片上設有繼電板，該繼電板上設有第二半導體芯片，并且該第一半導體芯片、該第二半導體芯片、以及該繼電板被封裝；該繼電板轉接用于對多個半導體芯片進行布線的線或用于對該半導體器件的引線框架以及該半導體芯片進行布線的線，該繼電板包括多條布線，每條布線連接至少三個焊盤。
通過一種半導體器件也可實現(xiàn)本發(fā)明的上述目的，其中該半導體器件具有如下結構在繼電板上設有第一半導體芯片，在該第一半導體芯片上設有第二半導體芯片，并且該第一半導體芯片、該第二半導體芯片、以及該繼電板被封裝；該繼電板轉接用于對多個半導體芯片進行布線的線或用于對該半導體器件的引線框架以及該半導體芯片進行布線的線，該繼電板包括多條布線，每條布線連接至少三個焊盤。
通過一種半導體器件也可實現(xiàn)本發(fā)明的上述目的，其中該半導體器件具有如下結構第一半導體芯片和第二半導體芯片并排設置于繼電板上，并且該第一半導體芯片、該第二半導體芯片、以及該繼電板被封裝；該繼電板轉接用于對該多個半導體芯片進行布線的線或用于對該半導體器件的引線框架以及該半導體芯片進行布線的線，該繼電板包括多條布線，每條布線連接至少三個焊盤。
通過一種半導體器件也可實現(xiàn)本發(fā)明的上述目的，其中該半導體器件具有如下結構第二半導體芯片和繼電板并排設置于第一半導體芯片上，并且該第一半導體芯片、該第二半導體芯片、以及該繼電板被封裝；
該繼電板轉接用于對該半導體芯片進行布線的線或用于對該半導體器件的引線框架以及該半導體芯片進行布線的線，該繼電板包括多條布線，每條布線連接至少三個焊盤。


圖1為示出使用SiP技術的現(xiàn)有技術半導體器件的平面圖；圖2為設有引線芯片的現(xiàn)有技術半導體器件的第一實例的平面圖；圖3為設有引線芯片的現(xiàn)有技術半導體器件的第二實例的平面圖；圖4為本發(fā)明第一實施例的引線芯片的平面圖；圖5(A)為圖4中虛線所環(huán)繞的部分的放大圖，以及圖5(B)為與使金屬布線的焊盤的位置與另一金屬布線的焊盤的位置在垂直于設置金屬布線的方向的方向上均勻的情況進行比較的視圖；圖6為圖4所示的引線芯片的修改實施例的平面圖；圖7為本發(fā)明的第二實施例的引線芯片的平面圖；圖8為圖7所示的本發(fā)明的第二實施例的引線芯片的第一修改實施例的引線芯片的平面圖；圖9為圖7所示的本發(fā)明的第二實施例的引線芯片的第二修改實施例的引線芯片的平面圖；圖10為圖7所示的本發(fā)明的第二實施例的引線芯片的第三修改實施例的引線芯片的平面圖；圖11為本發(fā)明的第三實施例的引線芯片的平面圖；圖12為本發(fā)明的第四實施例的引線芯片的平面圖；圖13為本發(fā)明的第五實施例的引線芯片的平面圖；圖14為本發(fā)明的第六實施例的引線芯片的平面圖；圖15為本發(fā)明的第七實施例的引線芯片的平面圖。
具體實施例方式
以下參照圖4至圖15說明本發(fā)明的實施例。為方便說明，參照圖4至圖10說明本發(fā)明的實施例的引線芯片，然后參照圖11至圖15說明本發(fā)明的實施例的半導體器件。
引線芯片本發(fā)明的引線芯片設置在半導體器件中，并且該引線芯片起到設置于該半導體器件中的半導體芯片的繼電板的作用。
參照圖4至圖6說明本發(fā)明的第一實施例的引線芯片。
圖4為本發(fā)明第一實施例的引線芯片的平面圖。參照圖4，本發(fā)明的第一實施例的引線芯片40具有基本呈矩形的結構。沿引線芯片40的四邊以同心狀態(tài)設有由金屬制成的四條布線41-1至41-4。通過金屬布線41連接焊盤45。更具體地說，在金屬布線41-1至41-4中的每一條金屬布線中，以指定間隙形成三個或更多焊盤45。
如以下參照圖11所述，本實施例的引線芯片40例如放置在面積大于引線芯片40的某半導體芯片與面積小于引線芯片40且設置在未設有金屬布線41-1至41-4的部分的另一半導體芯片之間。引線芯片40的焊盤45經由指定焊線連接至形成于各自半導體芯片中的焊盤。
如參照圖2和圖3所述，在現(xiàn)有技術的引線芯片中，為單條金屬布線設置一對焊盤，即僅兩個焊盤。但是，在圖4所示的本實施例的引線芯片40中，在單條金屬布線41中設置三個或更多焊盤45。因此，能夠使用并適當選擇位置適合于半導體芯片的組合的焊盤45。
此外，如上所述，在本實施例的引線芯片40中設有多條金屬布線41。因此，能夠適當選擇適合于半導體芯片的組合的金屬布線41，以及使用并適當選擇設置于金屬布線41中的焊盤45。
引線芯片40的襯底由用于半導體芯片的材料硅制成。因此，可以避免由于半導體芯片材料的熱膨脹率的差別而產生應變。但是，本實施例的引線芯片的材料并不限于硅。例如，陶瓷、酚醛樹脂(Bakelite)、玻璃環(huán)氧樹脂等的薄型襯底，或者樹脂膜、聚酰亞胺膜、聚乙烯對苯二甲酸酯膜等可以用作引線芯片的材料。
圖5(A)為圖4中虛線所環(huán)繞的部分的放大圖。圖5(B)為與使金屬布線的焊盤的位置與另一金屬布線的焊盤的位置在垂直于設置金屬布線的方向的方向上均勻的情況進行比較的視圖。
參照圖5(A)，在圖4所示的引線芯片40中，在設置金屬布線41-1和41-2的方向上，金屬布線41-1的焊盤45-1的位置偏離與金屬布線41-1相鄰的另一金屬布線41-2的焊盤45-2的位置。因此，可以使得在金屬布線41-1的焊盤45-1與另一金屬布線41-2的焊盤45-2之間形成的間隙“a”小于在垂直于設置金屬布線的方向的方向上均勻的金屬布線的焊盤與相鄰金屬布線的焊盤之間形成的間隙“b”，即a＜b。因此，通過制造圖5(A)所示的結構，能夠使得引線芯片的尺寸變小。
在圖5(A)和圖5(B)中，通過虛線示出連接至焊盤45的焊線。在圖5(B)所示的結構中，與設置于金屬布線上的焊盤連接的焊線在設置于另一相鄰金屬布線上的焊盤上方通過。另一方面，可以使得圖5(A)所示的結構中的兩焊線之間的間隙“a′”大于圖5(B)所示的結構中的兩焊線之間的間隙“b′”，即a′＞b′。因而，通過制造圖5(A)所示的結構，就能夠在不通過其它焊盤上方的情況下絲焊，因此比制造圖5(B)所示的結構更容易。同時，引線芯片中的焊盤的排列并不限于上述實施例。
在圖4所示的實施例中，在引線芯片40中設置的金屬布線41具有閉環(huán)結構。但是，本發(fā)明并不限于圖4所示的實施例。例如，金屬布線可具有圖6所示的結構。此處，圖6為圖4所示的引線芯片40的修改實施例的平面圖。
參照圖6，在本修改實施例中，以閉環(huán)方式設置金屬布線61-1，而以開環(huán)方式設置金屬布線61-2，在該開環(huán)方式中，環(huán)并不完全封閉，環(huán)的一部分為打開的。
在該實施例中，設有多條金屬布線61，并且單條金屬布線61設有三個或更多焊盤。因此，能夠選擇以及使用位于適合于半導體芯片組合的良好位置的焊盤。
與圖4所示的引線芯片40一樣，圖6所示的引線芯片60，例如放置在面積大于引線芯片60的某半導體芯片與面積小于引線芯片60且設置在未設有金屬布線61的引線芯片60的中部的另一半導體芯片之間。引線芯片60的焊盤65經由指定焊線連接至形成于各自半導體芯片中的焊盤。
接下來，參照圖7至圖10說明本發(fā)明的引線芯片的第二實施例。
圖7為本發(fā)明的第二實施例的引線芯片的平面圖。參照圖7，沿本發(fā)明的第二實施例的引線芯片70的長邊，以平行方式設置四條金屬布線71。在每條金屬布線71中，以指定間隙形成三個或更多焊盤75。
如以下參照圖14所述，本實施例的引線芯片70和某半導體芯片并排設置在其它半導體芯片上。引線芯片70的焊盤75經由指定焊線連接至形成于各自半導體芯片中的焊盤。
與第一實施例相同，在本實施例中，在引線芯片70中設置由金屬制成的布線71。在單條金屬布線71中設置三個或更多焊盤75。因此，能夠選擇以及使用位于適合于半導體芯片組合的良好位置的焊盤。
與第一實施例相同，在本實施例中，在設置多條金屬布線的方向上，金屬布線的焊盤的位置偏離與該金屬布線相鄰的另一金屬布線的焊盤的位置。但是，本發(fā)明并不限于此。
在圖7所示的實施例中，平行設置四條金屬布線71。但是，本發(fā)明并不限于此。金屬布線71的排列可以是圖8至圖10所示的結構之一。此處，圖8為圖7所示的本發(fā)明的第二實施例的引線芯片的第一修改實例的引線芯片的平面圖。圖9為圖7所示的本發(fā)明的第二實施例的引線芯片的第二修改實例的引線芯片的平面圖。圖10為圖7所示的本發(fā)明的第二實施例的引線芯片的第三修改實例的引線芯片的平面圖。
參照圖8，本發(fā)明的第二實施例的引線芯片70的第一修改實例的引線芯片80包括三條金屬布線81-1至81-3。更具體地說，設有以基本為缺一邊的矩形形成的金屬布線81-2，從而包圍以基本缺一邊的矩形形成的金屬布線81-1的一部分。此外，在與設置金屬布線81-3的方向基本垂直的方向上設置金屬布線81-1和81-2的一部分。因此，例如，在焊線連接至圖8中虛線所示的金屬布線81-2的兩焊盤85-1和85-2的情況下，與沒有這種結構的情況相比，焊線的線長(wire length)可以縮短長度“C”。在圖8所示的實施例中，金屬布線81-1和81-2的部分，即連接焊盤85-1和85-2的金屬布線部分，設置在與設置金屬布線81-1和81-2的其它部分的方向基本垂直的方向上。但是，本發(fā)明并不限于此。金屬布線81-1和81-2的部分可以指定角度彎曲。
參照圖9，本發(fā)明的第二實施例的引線芯片70的第二修改實例的引線芯片90包括三條金屬布線91-1至91-3。更具體地說，設有以基本缺一邊的矩形形成的金屬布線91-2，以使其被以基本缺一邊的矩形形成的金屬布線91-1包圍。此外，在與設置金屬布線91-3的方向基本垂直的方向上設置金屬布線91-1和91-2的一部分。因此，與圖8所示的情況相同，焊線的線長可以縮短。與圖8所示的實施例一樣，在圖9所示的實施例中，金屬布線91-1和91-2的一部分設置在與設置金屬布線91-1和91-2的其它部分的方向基本垂直的方向上。但是，本發(fā)明并不限于此。金屬布線91-1和91-2的部分可以指定角度彎曲。
接著，參照圖10，本發(fā)明的第二實施例的引線芯片70的第三修改實例的引線芯片100包括兩條金屬布線101-1和101-2。金屬布線101-1設置在引線芯片100的第一層中。金屬布線101-2設置在設置于該第一層上的第二層中。因此，通過布置設有金屬布線的多層并為各分離層設置金屬布線，可以設置圖10所示的互相交叉的多條金屬布線。
另外，在圖8至圖10的實例中，設置多條金屬布線81-1至81-3、91-1至91-3或101-1至101-2，并在單條金屬布線中設置三個或更多焊盤85、95或105。因此，在圖8至圖10所示的實施例中，能夠使用并適當選擇位置適合于半導體芯片的組合的焊盤。
與圖7所示的引線芯片70一樣，圖8至圖10所示的引線芯片80、90或100和某半導體芯片并排設置于另一半導體芯片上。引線芯片80、90或100的焊盤85、95或105通過指定焊線連接至形成于各自半導體芯片中的焊盤。
半導體器件接下來，說明設有上述引線芯片的半導體器件的實施例。
在以下說明中，第一半導體芯片和第二半導體芯片具有基本呈矩形的結構。可在由例如硅制成的襯底上形成半導體存儲器、半導體集成電路等(未示出)。
圖11為本發(fā)明的第三實施例的引線芯片的平面圖。參照圖11，本發(fā)明第三實施例的半導體器件110包括第一半導體芯片11、第二半導體芯片18、以及本發(fā)明第一實施例的引線芯片40等。
第一半導體芯片11設置在具有焊盤19的引線框架上。在第一半導體芯片11上沿第一半導體芯片11的四邊設有多個焊盤9。部分焊盤9連接至半導體器件110的引線框架的焊盤19。
本實施例的引線芯片40放置在面積大于引線芯片40的第一半導體芯片11與面積小于引線芯片40的第二半導體芯片18之間。引線芯片40通過粘合劑(圖11未示出)固定至位于第一半導體芯片11的外邊緣的焊盤9形成區(qū)的內側。如參照圖4所述，沿引線芯片40的四邊以同心狀態(tài)設置由金屬制成的四條布線41-1至41-4。在金屬布線41-1至41-4中的每一條金屬布線中，以指定間隙形成三個或更多焊盤45。
第二半導體芯片18固定至未設有金屬布線41-1至41-4的引線芯片40的基本中部。在第二半導體芯片18上設有四個焊盤12。每個焊盤12經由焊線111連接至引線芯片40的焊盤45。
在設置于引線芯片40上的多個焊盤45中，在設有連接至焊線111的另一焊盤(焊盤45-3a)的金屬布線(例如金屬布線41-3)上的焊盤45(例如焊盤45-3b)經由焊線112，連接至第一半導體芯片11的焊盤9。此外，位于第一半導體芯片11的四邊的部分焊盤9通過用于引線框架的焊線117連接至半導體器件110的引線框架的焊盤19。
因此，在本實施例中，引線芯片40用于對多個半導體芯片例如第一半導體芯片11和第二半導體芯片18等進行布線，或用于對半導體芯片或半導體封裝的引線框架進行布線。此外，使用設置于引線芯片40中的焊盤45。因此，能夠防止圖1所示的半導體器件10的狀態(tài)，即焊線的交叉，從而可以縮短線長。
與具有圖2所示的引線芯片25的半導體器件20的第一實例相比，在圖11所示的引線芯片40上設置的焊盤多于設置在引線芯片25上的焊盤。更具體地說，在引線芯片40上設置多條金屬布線41，并在每條金屬布線41中形成三個或更多焊盤45。
因而，無論引線芯片所轉接的半導體芯片上的焊盤的排列結構如何，均能夠絲焊該引線芯片的焊盤以及該半導體芯片的焊盤。因此，按照本實施例的引線芯片，不必為所轉接的半導體芯片的每一組合改變引線芯片40的結構。相反地，引線芯片40可普遍應用于半導體芯片的各種組合。因此，通過大量生產引線芯片，能夠降低半導體器件的制造成本，并縮短半導體器件的開發(fā)周期。
形成于單條金屬布線41上的焊盤的數(shù)目并不限于圖11所示的實施例。焊盤的數(shù)目越多，引線芯片的廣泛實用性就越高。
盡管在圖11所示的半導體器件110中設有本發(fā)明的第一實施例的圖4所示的引線芯片40，但可以設置例如圖6所示的引線芯片60取代引線芯片40。
此外，在圖11所示的半導體器件110中，引線芯片40設置于第一半導體芯片11上，而第二半導體芯片18設置于引線芯片40上。但是，本發(fā)明并不限于此?？梢允褂脠D12所示的結構。此處，圖12為本發(fā)明的第四實施例的引線芯片的平面圖。
參照圖12，在本發(fā)明第四實施例的半導體器件120中，在引線芯片40上設置面積小于引線芯片40的第一半導體芯片211，并且在第一半導體芯片211上設置面積小于第一半導體芯片211的第二半導體芯片218。
因此，與本發(fā)明的第三實施例的半導體器件110一樣，在本實施例中，引線芯片40用于對多個半導體芯片例如第一半導體芯片211和第二半導體芯片218等進行布線，或用于對半導體芯片和半導體封裝的引線框架的焊盤19進行布線。此外，使用設置于引線芯片40中的焊盤45。因此，能夠防止圖1所示的半導體器件10的狀態(tài)，即焊線的交叉，從而可以縮短線長。
在圖12所示的一實施例中，可以使用圖6所示的引線芯片60取代引線芯片40。
半導體器件110的結構可以為圖13所示的結構。此處，圖13為本發(fā)明的第五實施例的引線芯片的平面圖。
參照圖13，在本發(fā)明第五實施例的半導體器件130中，第一半導體芯片311和第二半導體芯片318并排設置在引線芯片40上。引線芯片40的面積大于第一半導體芯片311和第二半導體芯片318。
因此，與本發(fā)明的第三實施例的半導體器件110一樣，在本實例中，引線芯片40用于對多個半導體芯片例如第一半導體芯片311和第二半導體芯片318等進行布線，或用于對半導體芯片和半導體封裝的引線框架的焊盤19進行布線。此外，使用設置于引線芯片40中的焊盤45。因此，能夠防止圖1所示的半導體器件10的狀態(tài)，即焊線的交叉，從而可以縮短線長。
在圖13所示的實例中，可以使用圖6所示的引線芯片60取代引線芯片40。
圖14為本發(fā)明的第六實施例的引線芯片的平面圖。
參照圖14，本發(fā)明的第六實施例的半導體器件140包括本發(fā)明第二實施例的引線芯片70。在半導體器件140中，引線芯片70和第二半導體芯片18并排設置于第一半導體芯片11上。引線芯片70和第二半導體芯片18通過粘合劑(圖14中未示出)固定至第一半導體芯片11。
由于本實施例的第一半導體芯片11和第二半導體芯片18的結構與第三實施例的第一半導體芯片11和第二半導體芯片18的結構相同，因此省略其說明。
如上所述，沿本發(fā)明的第二實施例的引線芯片70的長邊，以平行方式設置四條金屬布線71。在每條金屬布線71中以指定間隙形成三個或更多焊盤75。
在設置于引線芯片70上的多個焊盤75中，在設有連接至焊線171的另一焊盤75-1的金屬布線71上的焊盤75-2經由焊線172，連接至第一半導體芯片11的焊盤9。此外，焊盤9通過焊線173連接至半導體器件110的引線框架的焊盤19。
因此，在本實施例中，引線芯片70用于對多個半導體芯片例如第一半導體芯片11和第二半導體芯片18等進行布線，或用于對半導體芯片和半導體封裝的引線框架的焊盤19進行布線。此外，使用設置于引線芯片70中的焊盤75。因此，能夠防止圖1所示的半導體器件10的狀態(tài)，即焊線的交叉，從而可以縮短布線長度。
與具有圖3所示的引線芯片35的半導體器件30的第二實例相比，在圖14所示的半導體器件140的引線芯片70上設置的焊盤多于在引線芯片35上設置的焊盤。更具體地說，在引線芯片70上設置多條金屬布線71，并在每條金屬布線71中形成三個或更多焊盤75。
因而，與本發(fā)明的第三實施例的半導體器件110一樣，無論引線芯片所轉接的半導體芯片上的焊盤的排列結構如何，均能夠絲焊該引線芯片的焊盤以及該半導體芯片的焊盤。因此，與圖3所示的引線芯片35相比，本實施例的引線芯片70具有更高的廣泛實用性，以及通過大量生產引線芯片，能夠降低半導體器件的制造成本并縮短半導體器件的開發(fā)周期。
與本發(fā)明的第三實施例的半導體器件110一樣，在本實施例中，在單條金屬布線71上形成的焊盤的數(shù)目并不限于圖14所示數(shù)目。焊盤的數(shù)目越多，引線芯片的廣泛實用性就越高。
圖15為本發(fā)明的第七實施例的引線芯片的平面圖。
參照圖15，本發(fā)明的第七實施例的半導體器件150包括本發(fā)明第二實施例的兩個引線芯片70。引線芯片70和第二半導體芯片18并排設置于第一半導體芯片11上。
如上所述，與圖3所示的引線芯片35相比，引線芯片70可廣泛應用，并且如本實施例，通過設置多個引線芯片70，能夠符合與所需半導體芯片的組合。
因此，與本發(fā)明的第六實施例的半導體器件140一樣，在本實施例中，引線芯片70用于通過焊線171和焊線172布線多個半導體芯片，例如第一半導體芯片11和第二半導體芯片18，或用于通過焊線174布線半導體封裝的半導體芯片和引線框架的焊盤19。此外，使用設置于引線芯片70中的焊盤75。因此，能夠防止圖1所示的半導體器件10的狀態(tài)，即焊線的交叉，從而可以縮短布線長度。
在圖14和圖15所示的實施例中，在第一半導體芯片11上并排設置引線芯片70和第二半導體芯片18。但是，本發(fā)明并不限于此。例如，可在相同表面上適當設置第一半導體芯片11、引線芯片70以及第二半導體芯片18。在這種情況下，可以獲得相同效果。
因而，本發(fā)明的引線芯片不僅可以廣泛和普遍應用于與該繼電板所轉接的半導體芯片的特定組合，而且可廣泛和普遍應用于該半導體芯片與其它半導體芯片的多種組合。因此，本發(fā)明的引線芯片可廣泛應用并可容易地大量制造。因此，通過大量生產引線芯片，能夠降低半導體器件的制造成本并縮短半導體器件的開發(fā)周期。
本發(fā)明并不限于這些實施例，但可以在不偏離本發(fā)明的范圍的情況下做改變和修改。
例如，在上述實施例中，設置引線芯片、第一半導體芯片以及第二半導體芯片，以暴露引線芯片、第一半導體芯片以及第二半導體芯片的焊盤。但是，本發(fā)明并不限于此。例如，本發(fā)明可用于如下結構在單個半導體芯片下設置形成有印刷線路的襯底，并且該半導體芯片的焊盤通過焊球等連接至該印刷線路，以使該引線芯片設置于該半導體芯片上。
本專利申請基于2005年7月20日申請的日本優(yōu)先權專利申請No.2005-210390，在此通過參考援引其全部內容。
權利要求
1.一種繼電板，該繼電板設置于設有多個半導體芯片的半導體封裝中，該繼電板轉接用于對所述多個半導體芯片進行布線的線或用于對該半導體封裝的引線框架和該半導體芯片進行布線的線，該繼電板包括多條布線，每條布線連接至少三個焊盤。
2.如權利要求1所述的繼電板，其中所述多條布線中的至少一條布線以同心方式設置于該繼電板的主表面上。
3.如權利要求2所述的繼電板，其中以同心方式設置于該繼電板的該主表面上的該布線的一部分以開環(huán)方式設置于該繼電板的該主表面上。
4.如權利要求1所述的繼電板，其中所述多條布線中的至少兩條布線以互相平行的方式設置于該繼電器板的主表面上。
5.如權利要求1所述的繼電板，其中所述多條布線中的至少一條布線以該布線的一部分彎曲成指定角度的狀態(tài)設置于該繼電板的主表面上。
6.如權利要求1所述的繼電板，其中由所述多條布線的第一布線連接的焊盤的位置，在設置所述多條布線的方向上偏離由與所述多條布線的第一布線相鄰的所述多條布線的第二布線連接的焊盤的位置。
7.如權利要求1所述的繼電板，其中該繼電板還包含多個層；其中所述多條布線中的至少一條布線設置在與設有另一布線的層不同的層中。
8.如權利要求1所述的繼電板，其中該繼電器板還包含單個層；其中所述多條布線設置在該單個層中。
9.如權利要求1所述的繼電板，其中該繼電板的材料選自由硅、陶瓷、酚醛樹脂、玻璃環(huán)氧樹脂、聚酰亞胺膜、和聚乙烯對苯二甲酸酯膜構成的組。
10.一種半導體器件，該半導體器件具有如下結構在第一半導體芯片上設有繼電板，該繼電板上設有第二半導體芯片，并且該第一半導體芯片、該第二半導體芯片、和該繼電器板被封裝；該繼電板轉接用于對所述半導體芯片進行布線的線或用于對該半導體器件的引線框架和該半導體芯片進行布線的線，該繼電板包括多條布線，每條布線連接至少三個焊盤。
11.如權利要求10所述的半導體器件，其中所述多條布線中的至少一條布線以同心方式設置于該繼電板的主表面上。
12.如權利要求11所述的半導體器件，其中由所述多條布線的第一布線連接的焊盤的位置，在設置所述多條布線的方向上偏離由與所述多條布線的第一布線相鄰的所述多條布線的第二布線連接的焊盤的位置。
13.一種半導體器件，該半導體器件具有如下結構第二半導體芯片和繼電板并排設置于第一半導體芯片上，并且該第一半導體芯片、該第二半導體芯片、和該繼電板被封裝；該繼電板轉接用于對所述半導體芯片進行布線的線或用于對該半導體器件的引線框架和該半導體芯片進行布線的線，該繼電板包括多條布線，每條布線連接至少三個焊盤。
14.如權利要求13所述的半導體器件，其中在該第一半導體芯片上設有多個該繼電板。
15.如權利要求13所述的半導體器件，其中所述多條布線中的至少兩條布線以互相平行的方式設置于該繼電板的主表面上。
16.如權利要求1所述的半導體器件，其中由所述多條布線的第一布線連接的焊盤的位置，在設置所述多條布線的方向上偏離由與該第一布線相鄰的所述多條布線的第二布線連接的焊盤的位置。
全文摘要
本發(fā)明涉及一種繼電板，其設置于設有多個半導體芯片的半導體封裝中，該繼電板轉接用于對多個半導體芯片進行布線的線或用于對該半導體封裝的引線框架和該半導體芯片進行布線的線，該繼電板包括多條布線，每條布線連接至少三個焊盤。
文檔編號H01L25/00GK1901178SQ20051011363
公開日2007年1月24日 申請日期2005年10月11日 優(yōu)先權日2005年7月20日
發(fā)明者瀧吞豐 申請人:富士通株式會社