專利名稱：襯底觸發(fā)的靜電放電保護(hù)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種靜電放電保護(hù)電路，特別涉及一種利用二極管串的靜電放電保護(hù)電路。
背景技術(shù)：
集成電路很容易受靜電放電(ESD)破壞，一般在電路的輸入輸出端子或電源保護(hù)中都會(huì)設(shè)計(jì)有靜電保護(hù)電路以防止內(nèi)部電路受損壞，柵極接地N溝道金屬氧化物半導(dǎo)體(GGNMOS)是一種廣泛使用的保護(hù)結(jié)構(gòu)，如圖1。為保證一定的保護(hù)強(qiáng)度，GGNMOS一般都是用多指狀(multi-finger)并聯(lián)的形式，如圖2。這種形式在ESD發(fā)生時(shí)由于不同位置晶體管到阱控制(guard-ring)的體電阻的不同會(huì)導(dǎo)致開啟不均勻，如圖3，在最中間的器件部分由于其離阱控制P+(guard-ring)最遠(yuǎn)，體電阻最大，最容易先于其他指狀(Finger)器件開啟。而如何在器件被破壞前盡可能均勻地讓所有并聯(lián)指狀器件開啟將很大程度決定保護(hù)的整體能力。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題是提供一種襯底觸發(fā)的靜電放電保護(hù)電路，該電路能使并聯(lián)指狀器件開啟均勻。
為解決上述技術(shù)問題，本發(fā)明在傳統(tǒng)的采用GGNMOS用作ESD保護(hù)電路的結(jié)構(gòu)中，增加一個(gè)二極管串，二極管串中每?jī)蓚€(gè)相鄰的二極管的陽(yáng)極和陰極首尾相接，二極管串置于內(nèi)部電路前一級(jí)和N型金屬氧化物緩沖(Nch Buffer)晶體管襯底(bulk)之間，其首部二極管的陽(yáng)極與內(nèi)部電路前一級(jí)相連接，尾部二極管的陰極與Nch Buffer晶體管bulk相連，Nch Buffer晶體管柵極接地；該二極管串的導(dǎo)通電壓大于正常工作電壓范圍而小于Nch Buffer晶體管的擊穿電壓。在ESD發(fā)生時(shí)則首先可以在二極管串產(chǎn)生導(dǎo)通電流，供給Nch Buffer晶體管的Bulk，電流在體電阻的作用下會(huì)產(chǎn)生襯底偏壓，從而使Nch Buffer晶體管迅速進(jìn)入擊穿狀態(tài)。
本發(fā)明改GGNMOS的Bulk直接接地的被動(dòng)方式為主動(dòng)方式的給Bulk提供偏壓形式，可以使晶體管較快被觸發(fā)開啟，有較大電流能力，同時(shí)使各溝道間開啟更加均勻。


圖1是利用GGNMOS的靜電放電保護(hù)電路示意圖；圖2是NMOS布置圖；圖3是NMOS斷面示意圖；圖4是本發(fā)明電路圖，圖中虛線表示未畫出的二極管。
具體實(shí)施例方式
下面結(jié)合附圖對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說明。
本發(fā)明提供的電路如圖4所示，在傳統(tǒng)的采用GGNMOS用作ESD保護(hù)電路的結(jié)構(gòu)中，增加一個(gè)分壓二極管串，二極管串中每?jī)蓚€(gè)相鄰的二極管的陽(yáng)極和陰極首尾相接，二極管串置于內(nèi)部電路前一級(jí)和N型金屬氧化物緩沖(Nch Buffer)晶體管襯底(bulk)之間，其首部二極管的陽(yáng)極與內(nèi)部電路前一級(jí)相連接，尾部二極管的陰極與Nch Buffer晶體管襯底相連，二極管串的級(jí)數(shù)設(shè)計(jì)要使其導(dǎo)通電壓大于正常電壓工作范圍，而略小于Nch Buffer晶體管的擊穿電壓。如電路正常工作電壓為5V，Nchbuffer晶體管的擊穿電壓為7V，而單級(jí)二極管導(dǎo)通電壓為0.7V，則二極管的級(jí)數(shù)應(yīng)該為9級(jí)。在ESD發(fā)生時(shí)則首先可以在二極管串產(chǎn)生導(dǎo)通電流，供給Nch Buffer晶體管的Bulk，電流在體電阻的作用下會(huì)產(chǎn)生襯底偏壓，從而使Nch Buffer晶體管迅速進(jìn)入擊穿狀態(tài)。
本發(fā)明改GGNMOS的Bulk一直接地的被動(dòng)方式為主動(dòng)方式的給Bulk極提供偏壓，可以使晶體管較快被觸發(fā)開啟，有較大電流能力，同時(shí)使各溝道間開啟更加均勻。
本發(fā)明不需要改變現(xiàn)有CMOS工藝，只增加一個(gè)級(jí)聯(lián)二極管即可實(shí)現(xiàn)Nch Buffer開啟的均勻和ESD保護(hù)能力的提高。
權(quán)利要求
1.一種襯底觸發(fā)的靜電放電保護(hù)電路，包括N型金屬氧化物緩沖晶體管，其特征是，還包括一個(gè)置于內(nèi)部電路前一級(jí)和N型金屬氧化物緩沖晶體管襯底之間的二極管串，二極管串中每?jī)蓚€(gè)相鄰的二極管的陽(yáng)極和陰極首尾相接，其首部二極管的陽(yáng)極與內(nèi)部電路前一級(jí)相連接，尾部二極管的陰極與所述N型金屬氧化物緩沖晶體管襯底相連接；所述N型金屬氧化物緩沖晶體管柵極與接地線相連接。
2.根據(jù)權(quán)利要求1所述的襯底觸發(fā)的靜電放電保護(hù)電路，其特征是，所述二極管串的導(dǎo)通電壓大于正常電壓工作范圍，小于所述N型金屬氧化物緩沖晶體管的擊穿電壓。
全文摘要
本發(fā)明公開了一種襯底觸發(fā)的靜電放電保護(hù)電路，包括N型金屬氧化物緩沖(Nch Buffer)晶體管和一個(gè)二極管串，Nch Buffer晶體管柵極接地，襯底與二極管串尾部二極管的陰極相連接，二極管串首部二極管的陽(yáng)極與內(nèi)部電路前一級(jí)相連接。在靜電放電發(fā)生時(shí)，二極管串會(huì)先于Nch Buffer晶管導(dǎo)通產(chǎn)生電流，可以供給Nch Buffer晶體管襯底電流，并產(chǎn)生襯底偏壓，觸發(fā)Nch Buffer晶體管。本發(fā)明能使晶體管在靜電放電發(fā)生時(shí)較快被觸發(fā)開啟，有較大電流釋放能力，并能使開啟均勻。
文檔編號(hào)H01L23/58GK1979842SQ20051011104
公開日2007年6月13日 申請(qǐng)日期2005年12月1日 優(yōu)先權(quán)日2005年12月1日
發(fā)明者徐向明 申請(qǐng)人:上海華虹Nec電子有限公司