專利名稱：半導(dǎo)體封裝件及其制法的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是一種半導(dǎo)體封裝件及其制法，特別是關(guān)于一種在導(dǎo)線架上應(yīng)用覆晶技術(shù)的半導(dǎo)體封裝件及其制法。
背景技術(shù)：
傳統(tǒng)以導(dǎo)線架(Lead Frame)作為芯片載體的半導(dǎo)體封裝件，是將半導(dǎo)體芯片的非作用表面接置在導(dǎo)線架的芯片座(Die Pad)，再通過多條焊線將半導(dǎo)體芯片的作用表面電性連接到導(dǎo)線架的多個管腳(Lead)，然后再借由封裝膠體包覆半導(dǎo)體芯片、焊線以及部分導(dǎo)線架。這種半導(dǎo)體封裝件常因焊線導(dǎo)致傳輸信號減弱，且在封裝膠體的模壓工序中，焊線的線弧也容易受模流沖擊產(chǎn)生偏移或傾倒，甚而導(dǎo)致相鄰焊線彼此碰觸產(chǎn)生短路。再有，這種半導(dǎo)體封裝件的整體高度也受限于焊線的線弧高度無法有效降低。
在此背景下，有人開發(fā)出一種應(yīng)用覆晶技術(shù)在導(dǎo)線架的半導(dǎo)體封裝件，它是將半導(dǎo)體芯片的作用表面朝下通過植接在該作用表面上的多個導(dǎo)電凸塊，將半導(dǎo)體芯片電性連接并固定到導(dǎo)線架的對應(yīng)管腳。如此，由于不須通過焊線進行電性連接，因此可解決焊線技術(shù)的電性連接品質(zhì)問題，同時也有效降低半導(dǎo)體封裝件的高度。
然而，由于上述應(yīng)用覆晶技術(shù)在導(dǎo)線架的半導(dǎo)體封裝件中，導(dǎo)線架的多個管腳僅是配置在環(huán)周部位，相對在其中央部分則完全無法形成任何電性連接端點，因而存在可供覆晶芯片電性連接的電性連接端點數(shù)目不足的問題。
為解決此問題，美國專利第6,815,833號提出一種可在導(dǎo)線架中央部分形成電性連接端點的半導(dǎo)體封裝件。如圖1A及圖1B所示，該半導(dǎo)體封裝件5包括一具有多個管腳54及芯片座55的導(dǎo)線架57；一具有作用表面512的半導(dǎo)體芯片51，該半導(dǎo)體芯片51是借由多個形成在該作用表面的導(dǎo)電凸塊52接置并電性連接到該導(dǎo)線架57的芯片座55及管腳54；以及一用于包覆部分導(dǎo)線架57、導(dǎo)電凸塊52以及半導(dǎo)體芯片51的封裝膠體56。其中，該管腳54及芯片座55的下表面外露出該封裝膠體56的下表面。借此，除了利用該多個管腳54做為半導(dǎo)體封裝件5的信號輸入/輸出(I/O)電性連接端點外，還可利用該芯片座55提供額外的電源或接地端點。
另外，美國專利第6,597,059號也提出一種可增加電性連接端點的半導(dǎo)體封裝件。如圖2A及圖2B所示，該半導(dǎo)體封裝件6包括一具有多管腳64及二芯片座65的導(dǎo)線架67；一具有作用表面612的半導(dǎo)體芯片61，該半導(dǎo)體芯片61是借由多個形成在該作用表面612上的導(dǎo)電凸塊62電性連接到相對應(yīng)的管腳64及該二個芯片座65；以及一用于包覆部分導(dǎo)線架67、導(dǎo)電凸塊62及半導(dǎo)體芯片61的封裝膠體66。其中，該管腳64及芯片座65的下表面外露出該封裝膠體66的下表面。借此，除了利用該多個管腳64做為半導(dǎo)體封裝件6的電性連接端點外，還可利用該芯片座65作為額外的二個電性連接端點，例如電源及/或接地端點。
然而，在上述現(xiàn)有技術(shù)中，雖然可利用芯片座作為半導(dǎo)體封裝件除管腳以外的電性連接端點，然而最多不過增加了一個或二個電性連接端點，此外，通過芯片座增加的電性連接端點，因要供多個導(dǎo)電凸塊共同接置其上，因此也僅能作為電源或接地端點，無法成為輸入/輸出端點，也就是無法滿足高電性、多功能的具有多個接點的半導(dǎo)體芯片的需求。因此，如何在半導(dǎo)體封裝件中增加諸如輸入/輸出端點的電性連接端點的數(shù)目，提高封裝件的電性功能，確已成為相關(guān)領(lǐng)域迫切需要解決的問題。

發(fā)明內(nèi)容
為克服上述的現(xiàn)有技術(shù)問題，本發(fā)明的主要目的是在于提供一種可增加輸入/輸出電性連接端點數(shù)目的半導(dǎo)體封裝件及其制法。
本發(fā)明的另一目的是在于提供一種可同時提高散熱、增加電性性能以及額外增加電性連接端點的半導(dǎo)體封裝件及其制法。
為達上述及其它目的，本發(fā)明的半導(dǎo)體封裝件包括具有多個管腳的導(dǎo)線架；具有一作用表面的芯片，以其作用表面接置在該導(dǎo)線架上，且該作用表面定義有一中心區(qū)域以及一環(huán)周區(qū)域；第一導(dǎo)電凸塊，置于該芯片作用表面的環(huán)周區(qū)域上，供該芯片接置并電性連接到該導(dǎo)線架的管腳；第二導(dǎo)電凸塊，置于該芯片作用表面的中心區(qū)域，作為該封裝件對外的電性連接端點；以及封裝膠體，用于包覆該芯片、該第一、第二導(dǎo)電凸塊及該導(dǎo)線架，其中，該管腳下表面與該第二導(dǎo)電凸塊下表面是外露出該封裝膠體。該封裝膠體下表面、該管腳下表面與該第二導(dǎo)電凸塊下表面齊平。另外，本發(fā)明主要是借由研磨該封裝膠體與該管腳下表面，外露出該第二導(dǎo)電凸塊部分，供該半導(dǎo)體封裝件能夠利用外露的該第二導(dǎo)電凸塊部分提供額外的電性連接端點。
如此，不僅可使該芯片通過第一導(dǎo)電凸塊及導(dǎo)線架的管腳電性連接到外界，同時可額外利用該第二導(dǎo)電凸塊提供芯片直接與外界電性連接，增加半導(dǎo)體封裝件的電性連接端點數(shù)目，且通過植接在該芯片作用表面中心區(qū)域的第二導(dǎo)電凸塊額外增加的電性連接端點，不僅可供作為接地或接電源，同時也可直接作為芯片的信號輸入/輸出端點，達到增加輸入/輸出電性連接端點數(shù)目的目的，解決過去只能增加接地以及電源的電性連接端點，無法增加輸入/輸出電性連接端點的問題。
另外，本發(fā)明的半導(dǎo)體封裝件中該芯片是利用一重布線層，該芯片的中心區(qū)域以及環(huán)周區(qū)域重新分配該芯片作用表面上的電性接點在，使該芯片的電性接點能夠重新分配適當(dāng)位置，將第一導(dǎo)電凸塊植接在該芯片作用表面的環(huán)周區(qū)域，以及將第二導(dǎo)電凸塊植接在該芯片作用表面的中心區(qū)域，進而達到增加該封裝件諸如輸入/輸出電性連接端點目的。
再者，本發(fā)明的半導(dǎo)體封裝件中的導(dǎo)線架除了具有多個管腳外，也可包括有置于這些管腳所圍繞的中心部分的導(dǎo)電片(芯片座)，供部分植接在該芯片中心區(qū)域的第二導(dǎo)電凸塊能夠接置并電性連接到該導(dǎo)電片上，作為接地或電源端點，其余未供接置于該導(dǎo)電片上的第二導(dǎo)電凸塊則可在后續(xù)作業(yè)中外露出封裝膠體作為輸入/輸出端點。
本發(fā)明還提供上述半導(dǎo)體封裝件制法，該半導(dǎo)體封裝件制法步驟包括制備一導(dǎo)線架及一芯片，該導(dǎo)線架具有多個管腳，且該芯片具有一作用表面，并在該作用表面中心定義一中心區(qū)域及在該作用表面周圍定義一環(huán)周區(qū)域；將第一導(dǎo)電凸塊植接在該芯片的環(huán)周區(qū)域上，以及將第二導(dǎo)電凸塊植接在該芯片的中心區(qū)域上；將植接在該芯片的第一導(dǎo)電凸塊接著在該導(dǎo)線架相對應(yīng)的管腳上表面；形成封裝膠體，用于包覆該芯片、該第一、第二導(dǎo)電凸塊與該導(dǎo)線架；以及研磨該封裝膠體及該管腳下表面，外露出該第二導(dǎo)電凸塊下表面。
本發(fā)明的半導(dǎo)體封裝件的制法還包括在該芯片作用表面上形成一重布線層，用于在該芯片的中心區(qū)域以及環(huán)周區(qū)域重新分配該芯片的電性接點。其中若該芯片的原始電性接點并非安排在所需使用的位置時，能夠重新分配適當(dāng)?shù)奈恢?，并將第一?dǎo)電凸塊植接在該環(huán)周區(qū)域上對應(yīng)到管腳的位置，以及將第二導(dǎo)電凸塊植接在該中心區(qū)域上，供后續(xù)研磨外露出該第二導(dǎo)電凸塊部分，達到增加該封裝件諸如輸入/輸出電性連接端點目的。
由上可知，本發(fā)明的半導(dǎo)體封裝件及其制法，使該半導(dǎo)體封裝件除了具有多個管腳作為電性連接端點外，還可利用該第二導(dǎo)電凸塊直接作為額外的諸如輸入/輸出電性連接端點，達到增加該封裝件電性連接端點數(shù)目的目的，與此同時，本發(fā)明的半導(dǎo)體封裝件及其制法還可提高散熱、增加電性性能以及額外增加電性連接端點。


圖1A是美國專利第6,815,833號揭示的具有導(dǎo)線架的半導(dǎo)體封裝件的平面示意圖；圖1B是美國專利第6,815,833號揭示的具有導(dǎo)線架的半導(dǎo)體封裝件的剖面示意圖；圖2A是美國專利第6,597,059號揭示的具有導(dǎo)線架的半導(dǎo)體封裝件的平面示意圖；圖2B是美國專利第6,597,059號揭示的具有導(dǎo)線架的半導(dǎo)體封裝件的剖面示意圖；圖3A是本發(fā)明的半導(dǎo)體封裝件實施例1的平面示意圖；圖3B是本發(fā)明的半導(dǎo)體封裝件實施例1的剖面示意圖；圖4A至圖4F是本發(fā)明的半導(dǎo)體封裝件制法實施例1示意圖；
圖5A是本發(fā)明的半導(dǎo)體封裝件實施例2的平面示意圖；以及圖5B是本發(fā)明的半導(dǎo)體封裝件實施例2的剖面示意圖。
具體實施例方式
下述實施例以覆晶式四邊扁平無引腳(Flip-Chip Quad FlatNon-Leads，簡稱FC-QFN)半導(dǎo)體封裝件及其制法為例進行說明，為簡化附圖使本發(fā)明的特征及結(jié)構(gòu)更為清晰易懂，在附圖中僅顯示出與本發(fā)明直接關(guān)聯(lián)的部份，其余部份則略除。
實施例1請參閱圖3A及圖3B，它是本發(fā)明的半導(dǎo)體封裝件實施例1的平面及剖面示意圖。如圖3A及圖3B所示，本發(fā)明實施例1的半導(dǎo)體封裝件1包括一導(dǎo)線架17，具有多個管腳14，其中該管腳14是具有上表面141及相對的下表面142；一接置在該導(dǎo)線架17上的芯片11，具有一作用表面112，該作用表面112定義有一環(huán)周區(qū)域113以及一中心區(qū)域114；多個第一導(dǎo)電凸塊12，接置在該環(huán)周區(qū)域113上，且該第一導(dǎo)電凸塊12是對應(yīng)于該管腳14位置，供該芯片接置并電性連接到該管腳14上表面141；多個第二導(dǎo)電凸塊13，接置在該中心區(qū)域114上，其中該第二導(dǎo)電凸塊13的尺寸是大于該第一導(dǎo)電凸塊12的尺寸；以及一封裝膠體16，用于包覆該芯片11、該第一導(dǎo)電凸塊12、該第二導(dǎo)電凸塊13以及該導(dǎo)線架17，其中，該管腳14下表面142及第二導(dǎo)電凸塊13部分是外露出該封裝膠體16。
該半導(dǎo)體芯片11的作用表面112上，是可形成重布線層(Redistribution Layer，RDL)(圖中未標(biāo)出)，以便借由該重布線層將半導(dǎo)體芯片11的電性接點(例如輸入/輸出接點、電源接點、接地接點)重新配置到各個適當(dāng)?shù)奈恢?，將該第一?dǎo)電凸塊12植接在該環(huán)周區(qū)域113上，同時將第二導(dǎo)電凸塊植接在該中心區(qū)域114上。
在該半導(dǎo)體封裝件1中，該第一導(dǎo)電凸塊12主要是用于連接到該芯片11的輸入/輸出接點，該第二導(dǎo)電凸塊13則可選擇用于連接到該芯片11的電源接點、接地接點或輸入/輸出接點等。另外，該半導(dǎo)體封裝件1還包括形成在各個管腳14下表面142上的焊錫層18，以便能夠?qū)雽?dǎo)體封裝件1通過該管腳上的焊錫層18以及第二導(dǎo)電凸塊13電性連接到如印刷電路板等外部裝置上。
此外，在半導(dǎo)體封裝件1中，還可在該管腳14第二表面端面形成階梯狀結(jié)構(gòu)143，以便增加封裝膠體16與管腳14間的固著力。
以下參照圖4A至圖4F詳細(xì)說明本發(fā)明的半導(dǎo)體封裝件制法。
如圖4A及圖4B所示，制備一具有作用表面112的半導(dǎo)體芯片11。其中，在該作用表面112上，已借由現(xiàn)有半導(dǎo)體工序形成多個電性接點110，例如輸入/輸出接點、電源接點、接地接點等。并在該作用表面112上定義一中心區(qū)域114以及一環(huán)周區(qū)域113。其中，可借由一重布線層將原先芯片作用表面上的電性接點重新配置，形成在該作用表面112上定義的環(huán)周區(qū)域113和中心區(qū)域114上的電性接點110。
如圖4C所示，將多個第一導(dǎo)電凸塊12植接在該芯片11作用表面的環(huán)周區(qū)域113內(nèi)，例如輸入/輸出電性接點110，以及將多個第二導(dǎo)電凸塊13植接在該芯片11作用表面的中心區(qū)域114內(nèi)，例如電源、接地或輸入/輸出電性接點110。
如圖4D所示，制備諸如由銅、鋁或其合金等導(dǎo)電金屬制成的導(dǎo)線架17，該導(dǎo)線架17至少包括多個排列在該導(dǎo)線架17周圍的管腳14，供該作用表面112植接有第一及第二導(dǎo)電凸塊12，13的芯片11接置其上。它是將植接在該芯片11環(huán)周區(qū)域113的第一導(dǎo)電凸塊12分別對應(yīng)接置并電性連接在該管腳14上。
如圖4E所示，形成一封裝膠體16，包覆該半導(dǎo)體芯片11、該多第一導(dǎo)電凸塊12、該多第二導(dǎo)電凸塊13及該導(dǎo)線架17。
如圖4F所示，借由研磨輪G等方式對該封裝膠體16靠近該導(dǎo)線架17一側(cè)的下表面進行研磨處理。此時，同時對管腳14、封裝膠體16進行研磨處理，直到研磨到適當(dāng)深度，使第二導(dǎo)電凸塊13具有適當(dāng)面積露出封裝膠體16外為止。借此，該多個第二導(dǎo)電凸塊13的下表面、該多個管腳14下表面與該封裝膠體16的下表面大致齊平，從而完成了如圖3A和圖3B所示的半導(dǎo)體封裝件1。
上述半導(dǎo)體封裝件制法的步驟還可包括在該研磨處理完成后，在該多個管腳14的下表面上鍍覆焊錫層18(如圖3B所示)，以便能夠?qū)雽?dǎo)體封裝件通過該管腳焊錫層18以及外露出該封裝膠體的第二導(dǎo)電凸塊13電性連接到如印刷電路板的外部裝置上。
此外，該第二導(dǎo)電凸塊13的尺寸最好是大于該第一導(dǎo)電凸塊12尺寸，如此，當(dāng)借由研磨處理形成外露出該封裝膠體的第二導(dǎo)電凸塊13部分時，便不用對管腳14的下部進行過多的研磨。
因此，通過本發(fā)明的半導(dǎo)體封裝件及其制法，可提供具有導(dǎo)線架的覆晶形半導(dǎo)體封裝件除了具有多個管腳用于電性連接端點外，還可利用該第二導(dǎo)電凸塊作為額外的諸如輸入/輸出電性連接端點，達到增加該封裝件輸入/輸出端點的目的，當(dāng)然該第二導(dǎo)電凸塊除了可作為封裝件輸入/輸出端點外，也可選擇作為電源或接地端點，甚至是散熱端點，可同時提高封裝件散熱、增加電性性能及額外增加電性連接端點等功效。
實施例2請參閱圖5A及圖5B，它是本發(fā)明的半導(dǎo)體封裝件實施例2的剖面及平面示意圖。本發(fā)明實施例2的半導(dǎo)體封裝件大致與實施例1的半導(dǎo)體封裝件相同，其主要差異在于該半導(dǎo)體封裝件中的導(dǎo)線架除了具有形成在周圍部分的多個管腳外，還包括至少一形成在中心部分的導(dǎo)電片(芯片座)，供部分形成在該芯片作用表面上的第二導(dǎo)電凸塊能夠接置并電性連接到該導(dǎo)電片上。
如圖所示，本發(fā)明實施例2的半導(dǎo)體封裝件2包括導(dǎo)線架27，具有多個配置在該半導(dǎo)體封裝件2周緣的管腳24，以及配置在該導(dǎo)線架27中心側(cè)的導(dǎo)電片(芯片座)29，其中，該多個管腳24具有相對的上表面241和下表面242，該導(dǎo)電片29也具有相對向的上表面291和下表面292；接置在該導(dǎo)線架27上的芯片21，至少具備定義有環(huán)周區(qū)域213及中心區(qū)域214的作用表面212；接置在該環(huán)周區(qū)域213上的多個第一導(dǎo)電凸塊22，該多個第一導(dǎo)電凸塊22位置是分別對應(yīng)于該多個管腳24的位置，供該芯片21接置并電性連接到該管腳24的上表面241；接置在該中心區(qū)域214上的多個第二導(dǎo)電凸塊23，其中部分第二導(dǎo)電凸塊23′是供該芯片21接置并電性連接到該導(dǎo)電片29的上表面291；以及封裝膠體26，用于包覆該芯片21、第一、第二導(dǎo)電凸塊22、23(23′)及該導(dǎo)線架17，其中，該導(dǎo)線架27的多個管腳24的下表面、該導(dǎo)電片29的下表面以及部分未接置于該導(dǎo)電片上的該第二導(dǎo)電凸塊23的下表面是外露出該封裝膠體26。
由于部分第二導(dǎo)電凸塊23′是共通地連接到導(dǎo)電片29，也就是該第二導(dǎo)電凸塊23′是形成單一個電性連接端點，因此較宜將該第二導(dǎo)電凸塊23′連接到該芯片21的電源或接地接點，也或散熱接點，并將其余未供接置于該導(dǎo)電片29上的第二導(dǎo)電凸塊23連接到該芯片21的輸入/輸出接點。同時滿足芯片的多功能及高電性甚至散熱性的需求。
該半導(dǎo)體封裝件2的該導(dǎo)線架27上還可包括形成于各個管腳24的下表面以及導(dǎo)電片29下表面上的焊錫層28，以便能夠?qū)雽?dǎo)體封裝件2通過該焊錫層28以及外露出該封裝膠體的部分第二導(dǎo)電凸塊23直接電性連接到例如印刷電路板的外部裝置上。
本發(fā)明并非僅限于上述實施例，在本發(fā)明的半導(dǎo)體封裝件制法中，也可形成有多個導(dǎo)線架單元的導(dǎo)線架模塊來同時形成多個半導(dǎo)體封裝件，爾后再由切單作業(yè)將各個半導(dǎo)體封裝件分離。
權(quán)利要求
1.一種半導(dǎo)體封裝件，其特征在于，該半導(dǎo)體封裝件包括具有多個管腳的導(dǎo)線架；具有一作用表面的芯片，以其作用表面接置在該導(dǎo)線架上，且該作用表面定義有一中心區(qū)域以及一環(huán)周區(qū)域；第一導(dǎo)電凸塊，置于該芯片作用表面的環(huán)周區(qū)域上，供該芯片接置并電性連接到該導(dǎo)線架的管腳；第二導(dǎo)電凸塊，置于該芯片作用表面的中心區(qū)域，作為該封裝件對外的電性連接端點；以及封裝膠體，用于包覆該芯片、該第一、第二導(dǎo)電凸塊及該導(dǎo)線架，其中，該管腳下表面與該第二導(dǎo)電凸塊下表面是外露出該封裝膠體。
2.如權(quán)利要求1所述的半導(dǎo)體封裝件，其特征在于，該芯片作用表面還包括有重布線層，用于在該芯片的中心區(qū)域以及環(huán)周區(qū)域分配該芯片的電性接點。
3.如權(quán)利要求1所述的半導(dǎo)體封裝件，其特征在于，該第一導(dǎo)電凸塊是連接到該芯片作用表面上的輸入/輸出接點。
4.如權(quán)利要求1所述的半導(dǎo)體封裝件，其特征在于，該第二導(dǎo)電凸塊可供選擇連接到該芯片作用表面上的電源、接地及輸入/輸出接點。
5.如權(quán)利要求1所述的半導(dǎo)體封裝件，其特征在于，該第二導(dǎo)電凸塊尺寸是大于該第一導(dǎo)電凸塊尺寸。
6.如權(quán)利要求1所述的半導(dǎo)體封裝件，其特征在于，該半導(dǎo)體封裝件還包括有形成于該管腳下表面的焊錫層。
7.如權(quán)利要求1所述的半導(dǎo)體封裝件，其特征在于，該封裝膠體與該管腳下表面是經(jīng)研磨外露出該第二導(dǎo)電凸塊下表面。
8.如權(quán)利要求1所述的半導(dǎo)體封裝件，其特征在于，該導(dǎo)線架還包括有導(dǎo)電片及設(shè)置在該導(dǎo)電片周圍的管腳，且部分設(shè)在該芯片中心區(qū)域的第二導(dǎo)電凸塊是供該芯片接置并電性連接到該導(dǎo)電片上。
9.如權(quán)利要求8所述的半導(dǎo)體封裝件，其特征在于，該導(dǎo)電片、該管腳與該封裝膠體下表面是經(jīng)研磨，外露出部分未供接置于該導(dǎo)電片上的該第二導(dǎo)電凸塊下表面。
10.如權(quán)利要求8所述的半導(dǎo)體封裝件，其特征在于，該半導(dǎo)體封裝件還包括有形成于該導(dǎo)電片及該管腳下表面的焊錫層。
11.一種半導(dǎo)體封裝件制法，其特征在于，該半導(dǎo)體封裝件制法的步驟包括制備一導(dǎo)線架及一芯片，該導(dǎo)線架具有多個管腳，且該芯片具有一作用表面，并在該作用表面中心定義一中心區(qū)域及在該作用表面周圍定義一環(huán)周區(qū)域；將第一導(dǎo)電凸塊植接在該芯片的環(huán)周區(qū)域上，以及將第二導(dǎo)電凸塊植接在該芯片的中心區(qū)域上；將植接在該芯片的第一導(dǎo)電凸塊接著在該導(dǎo)線架相對應(yīng)的管腳上表面；形成封裝膠體，用于包覆該芯片、該第一、第二導(dǎo)電凸塊與該導(dǎo)線架；以及研磨該封裝膠體及該管腳下表面，外露出該第二導(dǎo)電凸塊下表面。
12.如權(quán)利要求11所述的半導(dǎo)體封裝件制法，其特征在于，該芯片作用表面上形成有重布線層，以在該芯片的中心區(qū)域以及環(huán)周區(qū)域分配該芯片的電性接點。
13.如權(quán)利要求11所述的半導(dǎo)體封裝件制法，其特征在于，該半導(dǎo)體封裝件制法還包括在該管腳的下表面鍍覆焊錫層。
14.如權(quán)利要求11所述的半導(dǎo)體封裝件制法，其特征在于，該芯片是以覆晶方式電性連接在該導(dǎo)線架。
15.如權(quán)利要求11所述的半導(dǎo)體封裝件制法，其特征在于，該第一導(dǎo)電凸塊是連接到該芯片作用表面的輸入/輸出接點。
16.如權(quán)利要求11所述的半導(dǎo)體封裝件制法，其特征在于，該第二導(dǎo)電凸塊可供選擇連接到該芯片作用表面的電源、接地及輸入/輸出接點。
17.如權(quán)利要求11所述的半導(dǎo)體封裝件制法，其特征在于，該第二導(dǎo)電凸塊尺寸是大于該第一導(dǎo)電凸塊尺寸。
18.如權(quán)利要求11所述的半導(dǎo)體封裝件制法，其特征在于，該導(dǎo)線架還包括有導(dǎo)電片及設(shè)置在該導(dǎo)電片周圍的管腳，且部分設(shè)在該芯片中心區(qū)域的第二導(dǎo)電凸塊是供該芯片接置并電性連接到該導(dǎo)電片上。
19.如權(quán)利要求18所述的半導(dǎo)體封裝件制法，其特征在于，該導(dǎo)電片、該管腳與該封裝膠體下表面是經(jīng)研磨，外露出部分未供接置于該導(dǎo)電片上的該第二導(dǎo)電凸塊下表面。
20.如權(quán)利要求18所述的半導(dǎo)體封裝件制法，其特征在于，該導(dǎo)電片及該管腳下表面形成有焊錫層。
全文摘要
一種半導(dǎo)體封裝件及其制法是置備一芯片以及一具有多管腳的導(dǎo)線架，在該芯片的作用表面中心定義至少一中心區(qū)域以及一環(huán)周區(qū)域，并在該環(huán)周區(qū)域?qū)?yīng)于該管腳處植接第一導(dǎo)電凸塊及該中心區(qū)域植接第二導(dǎo)電凸塊，將該芯片接置在導(dǎo)線架上，而后形成一用于包覆該芯片、該第一、第二導(dǎo)電凸塊以及該導(dǎo)線架的封裝膠體，使該管腳及第二導(dǎo)電凸塊底部外露于封裝膠體外，作為該封裝件直接對外的電性連接端點；本發(fā)明的該半導(dǎo)體封裝件除了具有多個管腳作為電性連接端點外，還可利用該第二導(dǎo)電凸塊直接作為額外的諸如輸入/輸出電性連接端點，達到增加該封裝件電性連接端點數(shù)目的目的，本發(fā)明還可提高散熱、增加電性性能以及額外增加電性連接端點。
文檔編號H01L21/50GK1941351SQ20051010798
公開日2007年4月4日 申請日期2005年9月30日 優(yōu)先權(quán)日2005年9月30日
發(fā)明者普翰屏, 黃建屏 申請人:矽品精密工業(yè)股份有限公司