專利名稱：芯片結構與晶片結構的制作方法
技術領域：
本發(fā)明涉及一種芯片結構(chip structure)以及一種晶片結構(wafer structure)，且特別涉及一種具有良好電氣特性的芯片結構及晶片結構。
背景技術：
在高度信息化社會的今天，多媒體應用的市場不斷地迅速擴張著。集成電路封裝技術也需配合電子裝置的數(shù)字化、網(wǎng)絡化、區(qū)域連接化以及使用人性化的趨勢發(fā)展。為達成上述的要求，必須強化電子元件的高速處理化、多功能化、集成化、小型輕量化及低價化等多方面的要求，于是集成電路封裝技術也跟著朝向微型化、高密度化發(fā)展。所謂集成電路封裝密度所指的是單位面積所含有引腳(pin)數(shù)目多少的程度。對于高密度集成電路封裝而言，縮短集成電路與封裝基板間配線的長度，將有助信號傳遞速度的提升，因此通過凸塊(bump)作為信號傳遞的覆晶封裝技術已漸成為高密度封裝的主流。
以最常見的引線接合芯片(wire bonding chip)為例，其上的焊墊(bonding pad)通常為周圍分布型態(tài)(peripheral type)，經由引線電連接至封裝基板上的引線接合墊；而覆晶芯片(flip chip)上的焊墊則通常是以陣列方式(array type)排列，通過凸塊電連接至封裝基板上的凸塊接合墊。由于覆晶封裝技術已漸漸成為主流趨勢，故越來越多的產品將改采用覆晶技術的方式進行封裝。然而，為了封裝型態(tài)的改變而一并更改既有產品的芯片設計，并不符合經濟原則。因此，在此過渡時期發(fā)展出焊墊重分布的技術，通過在原來引線接合芯片表面設置重分布層(Re-Distributing Layer，RDL)，將引線接合芯片焊墊的周圍分布型態(tài)進行重分布，使其成為覆晶芯片焊墊的陣列分布的型態(tài)，以設置覆晶封裝所需的凸塊。
然而，公知的重分布層由鋁單層結構形成。由于鋁的導電性較差，因此使用鋁做為重分布層的材料，芯片的電氣特性也較差。

發(fā)明內容
基于上述，本發(fā)明的目的就是在提供一種芯片結構，其具有良好的電氣特性。
本發(fā)明的另一目的就是在提供一種晶片結構，其具有良好的電氣特性。
本發(fā)明提出一種芯片結構，其包括基板、線路單元、多個焊墊、第一鈍化層以及重分布層。其中，線路單元設置于基板上，而焊墊設置于線路單元上。另外，第一鈍化層設置于線路單元上并暴露出焊墊，而由鈦層、銅層及鈦層組合而成的重分布層設置于第一鈍化層上，且與焊墊相互電連接。
依照本發(fā)明的較佳實施例所述，上述的芯片結構例如還包括第二鈍化層，其設置于第一鈍化層與重分布層上，并暴露出部分重分布層。其中，第二鈍化層的材料例如是聚酰亞胺(polyimide，PI)或苯并環(huán)丁烯(benzocyclobutene，BCB)。
依照本發(fā)明的較佳實施例所述，芯片結構例如還包括多個球底金屬層以及多個凸塊，其中球底金屬層設置于第二鈍化層所暴露出的重分布層上，且每一個球底金屬層例如是由鋁層、鎳-釩合金層、銅層所組成。此外，每一個凸塊分別設置于其中的一個球底金屬層上。
依照本發(fā)明的較佳實施例所述，上述的第一鈍化層的材料例如是二氧化硅或氮化硅。
本發(fā)明另提出一種晶片結構，其包括基板、多個線路單元、多個焊墊、第一鈍化層以及重分布層。其中，線路單元設置于基板上，而焊墊分別設置于線路單元其中的一個之上。此外，第一鈍化層設置于線路單元上，并將焊墊暴露出來。另外，重分布層設置于第一鈍化層上，其與焊墊電連接，且重分布層為鈦層、銅層及鈦層多重結構。
依照本發(fā)明的較佳實施例所述，上述的晶片結構還包括第二鈍化層，其設置于第一鈍化層與重分布層上，并暴露出部分的重分布層。而此第二鈍化層的材料例如是聚酰亞胺(polyimide，PI)或苯并環(huán)丁烯(benzocyclobutene，BCB)。
依照本發(fā)明的較佳實施例所述，上述的晶片結構例如還包括多個球底金屬層以及多個凸塊，其中球底金屬層設置于第二鈍化層所暴露出的重分布層上，而每一個凸塊分別設置于球底金屬層其中的一個之上。此外，每一個球底金屬層例如是由鋁層、鎳-釩合金層、銅層或鎳-釩合金層、銅層多層結構所組成。
依照本發(fā)明的較佳實施例所述，上述的第一鈍化層的材料例如是二氧化硅或氮化硅。
本發(fā)明采用鈦層、銅層及鈦層多層結構作為重分布層，由于銅金屬層的上下表面皆被鈦金屬層所包覆住，使得銅金屬層不易受到水氣影響，以減緩銅受水氣氧化的情形。此外，由于銅的導電性較鋁為佳，因此可以增加芯片的電氣特性。
為讓本發(fā)明之上述和其它目的、特征和優(yōu)點能更明顯易懂，下文特舉較佳實施例，并配合附圖，作詳細說明如下。


圖1為本發(fā)明一實施例的晶片示意圖。
圖2為本發(fā)明一實施例的芯片結構示意圖。
主要元件標記說明100晶片200芯片結構210基板
220線路單元230焊墊240第一鈍化層250重分布層260第二鈍化層270球底金屬層280凸塊具體實施方式
圖1為本發(fā)明一實施例的晶片示意圖。請參考圖1，一般而言，晶片的形成通常是使用三氯硅烷以熱分解法以形成棒狀的結晶硅。或者，將高純度的碎粒狀多結晶硅熱熔為液狀，再利用浮熔區(qū)法(Floating Zone)或柴式法(Czochralski)以形成棒狀的結晶硅。然后，再利用例如線切割法將棒狀的結晶硅切割成片狀的晶片。之后，晶片100會經過形成集成電路的前期處理，再將晶片100予以切割，以形成多個芯片結構200。
圖2為本發(fā)明一實施例的芯片結構示意圖。請參考圖2，芯片結構200包括基板210、線路單元220、多個焊墊230、第一鈍化層240以及重分布層250。其中，線路單元220設置于基板210上，而焊墊230設置于線路單元220上。此外，第一鈍化層240設置于線路單元220上，且第一鈍化層240并不會完全將焊墊230覆蓋住，而會暴露出焊墊230的部分區(qū)域。另外，重分布層250設置于第一鈍化層240上，且重分布層250與焊墊230電連接。本實施例中，重分布層250由下而上依次為鈦層、銅層及鈦層多層結構所組成。更詳細地來說，銅金屬層設置于重分布層250的中間，而銅金屬層的上下表面皆有鈦金屬層將其包覆住。而在一較佳實施例中，第一鈍化層240例如是由二氧化硅、氮化硅、高分子材料或是其它絕緣材質所構成。
承上述，在本實施例中，重分布層250由鈦層、銅層及鈦層多層結構所組成，以取代公知技術所使用的鈦層、鋁層及鈦層多層結構。由于銅的導電性較鋁為佳，因此可以提高芯片的電氣特性。
值得注意的是，在本實施例中，還可以在重分布層250與第一鈍化層240之上，設置一層第二鈍化層260，且此第二鈍化層260不會完全將重分布層250覆蓋住，而會使部分的重分布層250暴露出來。在一較佳實施例中，此第二鈍化層260例如是由聚酰亞氨(polyimide，PI)、苯并環(huán)丁烯(benzocyclobutene，BCB)或其它絕緣材質所構成。
承上述，在本發(fā)明的芯片結構200中，芯片結構200還包括多個球底金屬層270以及多個凸塊280，其中球底金屬層270設置于第二鈍化層260所暴露出的重分布層260上，而每一個凸塊280分別設置于每一個球底金屬層270之上。在一較佳實施例中，球底金屬層270例如是由鋁層、鎳-釩合金層、銅層多層結構所組成。更詳細地來說，鋁金屬層設置在球底金屬層270中的最下層，而鎳-釩合金設置于鋁之上，銅則設置于鎳-釩合金之上。由于球底金屬層270會直接與第二鈍化層260直接接觸，而鋁適于與第二鈍化層260接觸附著，因此使用鋁作為黏著層。
值得注意的是，銅金屬在遇到水氣時，很容易被氧化。而在本實施例中，由于銅金屬層的上下表面由鈦金屬層將其包覆住，以形成重分布層250，因此鈦可以阻絕水氣侵入重分布層250中，避免銅被氧化。
綜上所述，本發(fā)明的重分布層由下而上依次由鈦層、銅層及鈦層多層結構所組成，以取代公知的鋁單層結構。由于在重分布層中，銅金屬層的上下表面由鈦金屬層包覆住，因此可以改善銅易受水氣氧化的情形。此外，由于銅的導電性較鋁為佳，因此由鈦層、銅層及鈦層多層結構所組成的重分布層，可以增加芯片的電氣特性。
雖然本發(fā)明已以較佳實施例披露如上，然其并非用以限定本發(fā)明，任何所屬技術領域的技術人員，在不脫離本發(fā)明之精神和范圍內，當可作些許之更動與改進，因此本發(fā)明之保護范圍當視權利要求所界定者為準。
權利要求
1.一種芯片結構，其特征在于包括基板；線路單元，設置于該基板上；多個焊墊，設置于該線路單元上；第一鈍化層，設置于該線路單元上，并暴露出上述焊墊；重分布層，設置于該第一鈍化層上，其中該重分布層與上述焊墊電連接，且該重分布層由下而上依次為鈦層、銅層及鈦層。
2.根據(jù)權利要求1所述的芯片結構，其特征在于還包括第二鈍化層，設置于該第一鈍化層與該重分布層上，并暴露出部分該重分布層。
3.根據(jù)權利要求2所述的芯片結構，其特征在于該第二鈍化層的材料包括聚酰亞胺(polyimide，PI)或苯并環(huán)丁烯(benzocyclobutene，BCB)。
4.根據(jù)權利要求1所述的芯片結構，其特征在于還包括多個球底金屬層，設置于第二鈍化層所暴露出的該重分布層上；以及多個凸塊，每一個上述凸塊分別設置于上述球底金屬層其中的一個之上。
5.根據(jù)權利要求4所述的芯片結構，其特征在于每一個上述球底金屬層包括鋁層、鎳-釩合金層、銅層或鎳-釩合金層、銅層。
6.根據(jù)權利要求1所述的芯片結構，其特征在于該第一鈍化層的材料包括二氧化硅或氮化硅。
7.一種晶片結構，其特征在于包括基板；多數(shù)個線路單元，設置于該基板上；多數(shù)個焊墊，分別設置于上述線路單元其中的一個之上；第一鈍化層，設置于上述線路單元上，并暴露出上述焊墊；以及重分布層，設置于該第一鈍化層上，其中該重分布層與上述焊墊電連接，且該重分布層由下而上依次為鈦層、銅層及鈦層。
8.根據(jù)權利要求7所述的晶片結構，其特征在于還包括第二鈍化層，設置于該第一鈍化層與該重分布層上，并暴露出部分該重分布層。
9.根據(jù)權利要求8所述的晶片結構，其特征在于該第二鈍化層的材料包括聚酰亞胺(polyimide，PI)或苯并環(huán)丁烯(benzocyclobutene，BCB)。
10.根據(jù)權利要求7所述的晶片結構，其特征在于還包括多個球底金屬層，設置于第二鈍化層所暴露出之該重分布層上；以及多個凸塊，每一個上述凸塊分別設置于上述球底金屬層其中的一個之上。
11.根據(jù)權利要求10所述的晶片結構，其特征在于每一個上述球底金屬層包括鋁層、鎳-釩合金層、銅層或鎳-釩合金層、銅層。
12.根據(jù)權利要求7所述的晶片結構，其特征在于該第一鈍化層的材料包括二氧化硅或氮化硅。
全文摘要
一種芯片結構，其包括基板、線路單元、多個焊墊、第一鈍化層以及重分布層。其中，線路單元設置于基板上，而焊墊設置于線路單元上。另外，第一鈍化層設置于線路單元上并暴露出焊墊，而由下而上依次為鈦層、銅層及鈦層多層結構的重分布層設置于第一鈍化層上，且與焊墊相互電連接。前述鈦層、銅層及鈦層多層結構的重分布層具有良好的導電性，使得芯片結構的電氣特性可有效提高。
文檔編號H01L23/48GK1941338SQ20051010780
公開日2007年4月4日 申請日期2005年9月30日 優(yōu)先權日2005年9月30日
發(fā)明者蔡孟錦, 王啟宇, 羅健文, 傅紹文 申請人:日月光半導體制造股份有限公司