專利名稱：薄膜晶體管的制作方法
技術領域：
本發(fā)明涉及一種薄膜晶體管的制造方法，特別是涉及一種具有柵極重疊輕摻雜漏極的薄膜晶體管的制作方法。
背景技術：
薄膜晶體管(thin film transistor，TFT)為有源陣列型平面顯示器常用的有源元件(active element)，用來驅動有源式液晶顯示器(active matrix type liquidcrystal display)、有源式有機電激發(fā)光顯示器(active matrix type organicelectroluminescent display)、影像傳感器等裝置。通常，依薄膜晶體管半導體硅膜層的組成，可將薄膜晶體管區(qū)分為多晶硅薄膜晶體管以及非晶硅薄膜晶體管。
為了實現(xiàn)高精細度的元件與像素排列，多晶硅已逐漸取代非晶硅而成為薄膜晶體管技術的發(fā)展主流。為了進一步抑制多晶硅薄膜晶體管的漏電流以及增加薄膜晶體管的穩(wěn)定性與可靠度，一種具有輕摻雜漏極區(qū)(LDD)的多晶硅薄膜晶體管亦被業(yè)界所提出。該具有LDD的多晶硅薄膜晶體管，在柵極下方的通道區(qū)兩旁制作具輕度摻雜的區(qū)域。此外，為進一步降低源極/漏極端的電場及阻抗，因此，在多晶硅薄膜晶體管的工藝設計上，愈來愈傾向縮短通道區(qū)的范圍，而具有柵極重疊結構(gate overlap、GO)LDD的多晶硅薄膜晶體管更是半導體技術上研究的重點。
請參考圖1a至1f，為顯示一現(xiàn)有具有GOLDD結構的多晶硅薄膜晶體管的制作流程的剖面示意圖。首先，請參閱圖1a，形成一緩沖層11及一多晶硅層12于一基底10。接著，對該多晶硅層12進行一通道區(qū)摻雜工藝13，以形成通道區(qū)14，如圖1b所示。
請參照圖1c所示，形成一圖案化的第一光致抗蝕劑層15于該通道區(qū)14之上，并以該第一光致抗蝕劑層15作為掩模，進行一輕摻雜漏極(LDD)工藝16以形成輕摻雜漏極區(qū)17。接著，去除該第一光致抗蝕劑層15，并順應性形成一柵極絕緣層18及第一導電層19，請參照圖1d。
接著，請參照圖1e，利用一光刻蝕刻工藝圖形化該第一導電層19，以形成一柵極20，其中該柵極20的兩端與位于其下方的該輕摻雜漏極區(qū)17部份重疊。最后，利用該柵極20作為掩模，進行一重摻雜工藝21以將未被該柵極所覆蓋的輕摻雜漏極區(qū)12轉變成一源極/漏極區(qū)22，請參照圖1f。此外，請參考圖2a至2h，顯示另一現(xiàn)有具有GOLDD結構的多晶硅薄膜晶體管的工藝。
首先，請參閱圖2a，形成一緩沖層51及一多晶硅層52于一基底50。接著，對該多晶硅層52進行一通道區(qū)摻雜工藝53，以形成通道區(qū)54，如圖2b所示。
請參照圖2c所示，形成一柵極絕緣層55于該基底，并形成一第一柵極層56于該柵極絕緣層55上。接著，以該第一柵極層56作為掩模，進行一輕摻雜漏極(LDD)工藝57以形成輕摻雜漏極區(qū)58，請參照圖2d。
接著，請參照圖2e，順應性形成一導電層(未圖示)于該第一柵極層56上，并利用一光刻蝕刻工藝圖形化該導電層，以形成一第二柵極層59，其中該第二柵極層59的兩端與位于其下方的該輕摻雜漏極區(qū)58部份重疊。最后，利用該第一柵極層56及第二柵極層59作為掩模，進行一重摻雜工藝60以將未被該柵極所覆蓋的輕摻雜漏極區(qū)58轉變成一源極/漏極區(qū)61，請參照圖2f。上述的多晶硅薄膜晶體管工藝，皆需利用到兩道黃光工藝，除了工藝步驟復雜外，且易容因黃光對位偏移的問題，導致元件效能較低，甚至發(fā)生短路。
為了解決上述GOLDD薄膜晶體管其復雜工藝所造成的問題，一種只需一道光掩模的GOLDD薄膜晶體管制造方式亦被提出。首先，請參閱圖3a，形成一緩沖層101及一多晶硅層102于一基底100。接著，對該多晶硅層102進行一通道區(qū)摻雜工藝103，以形成通道區(qū)104，如圖3b所示。
請參照圖3c所示，順應性形成一柵極絕緣層130、一第一導電層105及一第二導電層106。接著，形成一圖形化的光致抗蝕劑層107于該第二導電層106之上，并利用該光致抗蝕劑層107對該第一導電層105及第二導電層106進行一干蝕刻步驟，形成第一柵極層108及一第二柵極層109，請參照圖3d。
接著，請參照圖3e所示，對該第二柵極層109進行一濕蝕刻，移除第二柵極層109的側壁，并露出兩側的第一柵極層108，即所謂的柵極腳(GateFoot)110。最后，請參照圖3f所示，在移除該光致抗蝕劑層107后，利用該第二柵極層109與柵極腳110作為掩模，進行一重摻雜工藝111。在此步驟中，完全未被該第二柵極層109與柵極腳110覆蓋的多晶硅層102，被轉變成一源極/漏極區(qū)112。至于只被柵極腳110覆蓋的多晶硅層102區(qū)域，由于該第一柵極層108產生的遮蔽效應，降低了雜離子的摻雜量，形成一輕摻雜漏極區(qū)113。上述的GOLDD薄膜晶體管工藝，雖然只需利用一道黃光工藝及一道摻雜工藝，然而其在形成柵極腳(Gate Foot)結構時，必需利用一干蝕刻及一濕蝕刻等兩道柵極蝕刻工藝，由于干蝕刻及濕蝕刻的蝕刻條件完全不同，因此不僅增加工藝的復雜性，也大幅降低了量產速度。
因此，在簡化工藝復雜性的前提下，達到減少GOLDD薄膜晶體管工藝的摻雜次數(shù)及光掩模使用次數(shù)的目的，是目前薄膜晶體管工藝技術上亟需研究的重點。

發(fā)明內容
有鑒于此，本發(fā)明的目的在于提供一種具有柵極重疊輕摻雜漏極的薄膜晶體管的制作方法，可利用一道光掩模及一摻雜工藝定義出源/漏極區(qū)及輕摻雜漏極區(qū)，且只需利用一干蝕刻步驟，即可完成具有柵極腳的柵極結構，如此一來可簡化GOLDD薄膜晶體管所需的步驟，提升量產速度及增加成品率。本發(fā)明的技術特征之一，為在進行該柵極的干蝕刻工藝時，在主蝕刻(mainetching)階段，可定義出柵極的所在位置，而在過蝕刻(over etching)階段，形成該柵極腳結構。
為達成本發(fā)明的上述目的，本發(fā)明所述的具有柵極重疊輕摻雜漏極的薄膜晶體管的制作方法包括以下步驟。首先，提供一基底，并形成一圖形化的多晶硅層于該基底之上。接著，依序順應性形成一柵極絕緣層、一第一導電層、及一第二導電層于該多晶硅層之上。接著，形成一圖形化光致抗蝕劑層于該第二導電層之上。接著，利用該圖形化光致抗蝕劑層作為掩模，對該第一導電層及第二導電層進行一干蝕刻工藝，以形成一具有柵極腳結構的柵極；以及，利用該具有柵極腳結構的柵極作為掩模，對該多晶硅層進行一重度摻雜工藝，以形成一源/漏極區(qū)及一輕摻雜漏極區(qū)。其中，該干蝕刻工藝具有一主蝕刻階段及一過蝕刻階段，包含以下步驟在主蝕刻階段，提供一反應氣體及一偏壓，并以該柵極絕緣層作為蝕刻停止層，各向異性蝕刻該第一導電層及第二導電層，以分別形成一第一柵極層及一第二柵極層；以及，在過蝕刻階段，中止提供或調降該偏壓，以該反應氣體對該第二柵極層進行選擇性蝕刻，露出兩側的第二柵極層。
值得注意的是，在進行重度摻雜的步驟中，未被該柵極所覆蓋的多晶硅層被轉換成源/漏極區(qū)，而被該柵極腳所覆蓋的多晶硅層，由于第一柵極層的遮蔽效應，降低了雜離子的摻雜量，形成輕摻雜漏極區(qū)。
為使本發(fā)明的目的、特征能更明顯易懂，下文特舉優(yōu)選實施例，以下配合附圖以及優(yōu)選實施例，以更詳細地說明本發(fā)明。


圖1a至1f為顯示一現(xiàn)有具有GOLDD結構的多晶硅薄膜晶體管制作的剖面流程示意圖。
圖2a至2f為顯示另一現(xiàn)有具有GOLDD結構的多晶硅薄膜晶體管的剖面流程示意圖。
圖3a至3f為顯示另一現(xiàn)有具有GOLDD結構的多晶硅薄膜晶體管制作的剖面流程示意圖。
圖4a及4i為顯示本發(fā)明優(yōu)選實施例所示的具有柵極重疊輕摻雜漏極的薄膜晶體管的制作方法的剖面流程示意圖。
簡單符號說明先前技術的符號說明基底～10；緩沖層～11；多晶硅層～12；通道區(qū)摻雜工藝～13；通道區(qū)～14；第一光致抗蝕劑層～15；輕摻雜漏極工藝～16；輕摻雜漏極區(qū)～17；柵極絕緣層～18；第一導電層～19；柵極～20；重摻雜工藝～21；源極/漏極區(qū)～22；基底～50；緩沖層～51；多晶硅層～52；通道區(qū)摻雜工藝～53；通道區(qū)～54；柵極絕緣層～55；第一柵極層～56；輕摻雜漏極工藝～57；輕摻雜漏極區(qū)～58；第二柵極層～59；重摻雜工藝～60；源極/漏極區(qū)～61；基底～100；緩沖層～101；多晶硅層～102；通道區(qū)摻雜工藝～103；通道區(qū)～104；第一導電層～105；第二導電層～106；圖形化的光致抗蝕劑層～107；第一柵極層～108；第二柵極層～109；柵極腳～110；重摻雜工藝～111；源極/漏極區(qū)～112；輕摻雜漏極區(qū)～113；以及，柵極絕緣層130。
本發(fā)明的符號說明
基底～200；通道區(qū)～201；緩沖層～202；輕摻雜漏極預定區(qū)～203；多晶硅層～204；源/漏極預定區(qū)～205；柵極絕緣層～206；通道區(qū)摻雜工藝～207；第一導電層～208；第二導電層～210；圖形化的光致抗蝕劑層～212；第一柵極層～220；第二柵極層～222，222’；特定距離～230；柵極腳～240；柵極～250；重摻雜工藝～260；源極/漏極區(qū)～262；輕摻雜漏極區(qū)～264；層間絕緣層～270；接觸窗～272；金屬導線～280。
具體實施例方式
本發(fā)明提供一種具有柵極重疊輕摻雜漏極的薄膜晶體管的制作方法，僅使用一干蝕刻步驟來形成具有柵極腳的柵極結構，可簡化現(xiàn)有GOLDD薄膜晶體管的工藝步驟，提升量產速度。
以下例舉一符合本發(fā)明的優(yōu)選實施例，并配合附圖詳細說明如下首先，請參閱圖4a，提供一基底200，可例如為液晶顯示器所用適用的基板。接著，于該基底200上依序形成一緩沖層202及一多晶硅層204。接著，利用一光刻蝕刻工藝圖形化該多晶硅層204。接著，對該多晶硅層204進行一通道區(qū)摻雜工藝207，其中該多晶硅層204被定義為具有一通道區(qū)201、輕摻雜漏極預定區(qū)203、及源/漏極預定區(qū)205。該緩沖層202可包括氮化硅及氧化硅。本發(fā)明對于形成多晶硅層204的方式并無特別限定，該多晶硅層204的形成方法可例如為在基底200上形成一非晶硅層，接著再對該非晶硅層進行一準分子激光(ELA)退火工藝或是一熱處理，其溫度范圍約可為500～650℃，以使非晶硅層經(jīng)固相長晶形成多晶硅層。
接著，請參閱圖4b，依序順應性形成一柵極絕緣層206、一第一導電層208、及一第二導電層210，于該基底200之上，覆蓋該圖形化多晶硅層204。其中該柵極絕緣層206可例如為氧化硅層，而此柵極絕緣層206的厚度范圍優(yōu)選在500至2000之間，而更佳的厚度范圍在800至1500之間。該第一導電層208的組成可例如為鈦、鉻、鉭、鉬、鋁、鎢或以上金屬的任意合金或化合物。值得注意的是，本發(fā)明利用控制第一導電層208的厚度及后續(xù)重摻雜工藝的摻雜量，以達到通過一次離子摻雜工藝，進行摻雜不同濃度的雜子于該圖形化多晶硅層204中。因此，該第一導電層208的厚度不大于1000，優(yōu)選介于200至600之間。而該第二導電層210可例如為鋁、鉬、鎢、鉭、鉻或以上金屬的任意合金化合物，厚度介于2000至3000之間。值得注意的是，第一導電層與第二導電層的所選用的材料必需實質不同，舉例來說，當?shù)谝粚щ妼拥牟牧蠟殂f時，第二導電層的材料一定不是鉬。在本發(fā)明的優(yōu)選實施例中，第一導電層優(yōu)選為鈦、或是鉻，第二導電層優(yōu)選為鋁、鉬、或是鎢鉬合金。該第一導電層208與第二導電層210的形成方式并無限制，可例如為氣相沉積法、濺射法或是真空蒸鍍法。
接著，請參閱圖4c，形成一圖形化的光致抗蝕劑層212于該第二導電層210之上，其中該圖形化的光致抗蝕劑層212位于該通道區(qū)201及輕摻雜漏極預定區(qū)203的正上方。
接著，請參閱圖4d及圖4e，對該第一導電層208與第二導電層210進行一具有兩階段反應條件的干蝕刻工藝。請參閱圖4d，在該干蝕刻工藝的第一階段(意即所謂的主蝕刻階段)，一反應氣體及一偏壓被提供，以對該第一導電層208與第二導電層210進行一各向異性的反應性離子蝕刻，形成一第一柵極層220與第二柵極層222，其中該圖形化的光致抗蝕劑層212用來作為蝕刻掩模。在此第一階段的干蝕刻過程中，由于所提供的偏壓會產生一等離子體加速蝕刻，因此在與該基底垂直的方向的第一導電層208與第二導電層210蝕刻速率，會遠大于平行于基底方向的蝕刻速率。此外，在第一階段的干蝕刻過程中，該柵極絕緣層206用來作為蝕刻停止層，因此當蝕干工藝中所使用的光學終點偵測器，測得該柵極絕緣層206的波長時，則停止第一階段的干蝕刻(主蝕刻階段)，而進行第二階段的干蝕刻(即所謂的過蝕刻階段)。在本發(fā)明的優(yōu)選實施例中，該第一階段干蝕刻所經(jīng)的時間約為80秒至數(shù)分鐘。值得注意的是，此兩階段干蝕刻步驟的關鍵之一，即在于該反應氣體的選擇，該反應氣體在無外加偏壓的狀況下，對于該第二導電層的化學蝕刻速率必需遠大于對該第一導電層的化學蝕刻速率，換言之，該反應氣體對于該第二導電層的化學蝕刻速率與該反應氣體對于該第一導電層的化學蝕刻速率比優(yōu)選必需大于一百。符合上述需求的反應氣體為能產生氟離子或氯離子的氣體，例如硫化氟、碳化氟、氙化氟、氯氣或氧氣。
當進行第二階段的干蝕刻工藝時，不再提供該偏壓(即無外加偏壓)，僅提供該反應氣體，以對該第二柵極層222進行選擇性化學蝕刻。由于無外加偏壓，因此在第二階段，該干蝕刻為各向同性蝕刻，因此使得該第二柵極層222由其側壁向內被蝕刻一特定距離230，而形成第二柵極層222’以露出部份的第一柵極層220，形成具有柵極腳240結構的柵極250(包括220和222’)，如圖4e所示。在此，該露出的第一柵極層220(即該柵極腳240)，對應于其正下方多晶硅層204的輕摻雜漏極預定區(qū)203?；蛘?，進行第二階段的干蝕刻工藝時，也可提供比第一階段的主蝕刻所用偏壓為小的偏壓。
接著，請參照圖4f，在移除該光致抗蝕劑層212后，利用該柵極250作為掩模，進行一重摻雜工藝260。在此重摻雜工藝步驟中，完全未被該柵極250覆蓋的多晶硅層204(即該源/漏極預定區(qū)205)，被轉變成一源極/漏極區(qū)262。至于只被第一柵極層220(即柵極腳240)所覆蓋的多晶硅層204區(qū)域(即該輕摻雜漏極預定區(qū)203)，由于該第一柵極層220的遮蔽效應，降低了重摻雜工藝的摻雜量，故形成一輕摻雜漏極區(qū)264。在本發(fā)明的一優(yōu)選實施例中，該重摻雜工藝的濃度介于1×1013至1×1020ions/cm2之間。
接著，請參照圖4g，坦覆性形成一層間絕緣層270于上述結構。該層間絕緣層270的材料可與該柵極絕緣層206相同，例如為氧化硅或氮化硅層，而該層間介電層270的厚度范圍在2000至5000之間。接著，請參照圖4h，利用一光刻蝕刻工藝，形成多個接觸窗272，以分別露出該柵極250及源/漏極262。接著，形成一第三導電層(未圖示)于該層間絕緣層270上并填入該多個接觸窗272中，最后并利用一光刻蝕刻工藝，圖形化該第三導電層，以形成金屬導線280，請參照圖4i。至此，完成本發(fā)明所述的具有柵極重疊輕摻雜漏極的薄膜晶體管的制作方法的一優(yōu)選實施例。
由于本發(fā)明采用自我對準的工藝做離子注入，因此不需要利用額外的光掩模作離子注入工藝的屏蔽層，且在同一道離子摻雜工藝步驟中同時完成源/漏極區(qū)及輕摻雜漏極區(qū)的離子注入，較現(xiàn)有技術節(jié)省多道光掩模。
此外，在圖3a～3f所示的現(xiàn)有薄膜晶體管的工藝中，必需利用干蝕刻及濕蝕刻等兩道柵極蝕刻工藝，才能定義出具有柵極腳結構的柵極，但是，由于干蝕刻與濕蝕刻的工藝條件完全不同，無法在同一工藝設備中進行，因此勢必在進行完干蝕刻后，轉移至不同的工藝設備中再進行濕蝕刻。如此一來，不僅增加工藝的復雜性，導致成品率下降，也大幅降低了量產速度。反觀本發(fā)明，利用一具有兩階段的干蝕刻工藝完成該具有柵極腳結構的柵極。由于該第一階段的干蝕刻與該第二階段的干蝕刻的差別僅在于有無另外提供一偏壓來產生等離子體離子(或者，第二階段干蝕刻使用較小偏壓)，因此該第一階段與第二階段干蝕刻可在同一蝕刻工藝設備中完成，此外，一般來說該兩階段干蝕刻可在3分鐘內完成，與一般干蝕刻所需時間相差無幾。
綜上所述，本發(fā)明與現(xiàn)有技術相比較，本發(fā)明僅使用一道干蝕刻工藝即可完成與現(xiàn)有技術相同功能的具有柵極腳結構的柵極，且由于本發(fā)明工藝的步驟減少，因此可提升量產速度及增加成品率，使生產成本大幅降低。
雖然本發(fā)明以優(yōu)選實施例揭露如上，然而其并非用以限定本發(fā)明，本領域的技術人員在不脫離本發(fā)明的精神和范圍內，可作些許的更動與潤飾，因此本發(fā)明的保護范圍應當以后附的權利要求所界定者為準。
權利要求
1.一種薄膜晶體管的制作方法，包括提供一基底，并形成一圖形化的多晶硅層于該基底之上；依序順應性形成一柵極絕緣層、一第一導電層、及一第二導電層于該多晶硅層之上；形成一圖形化光致抗蝕劑層于該第二導電層之上；利用該圖形化光致抗蝕劑層作為掩模，對該第一導電層及第二導電層進行一干蝕刻工藝，以形成一具有柵極腳結構的柵極；以及利用該具有柵極腳結構的柵極作為掩模，對該多晶硅層進行一重度摻雜工藝，以形成一源/漏極區(qū)及一輕摻雜漏極區(qū)，其中，該干蝕刻工藝具有一主蝕刻階段及一過蝕刻階段，包含以下步驟在主蝕刻階段，提供一反應氣體及一偏壓，并以該柵極絕緣層作為蝕刻停止層，各向異性蝕刻該第一導電層及第二導電層，以分別形成一第一柵極層及一第二柵極層；以及在過蝕刻階段，中止提供或調降該偏壓，以該反應氣體對該第二柵極層進行選擇性蝕刻，露出兩側的第二柵極層。
2.如權利要求1所述的薄膜晶體管的制作方法，其中在形成該多晶硅層于該基底之前，還包括形成一緩沖層于該基底上。
3.如權利要求1所述的薄膜晶體管的制作方法，其中在進行重度摻雜的步驟中，未被該柵極所覆蓋的多晶硅層形成該源/漏極區(qū)。
4.如權利要求1所述的薄膜晶體管的制作方法，其中在進行重度摻雜的步驟中，被該柵極腳所覆蓋的多晶硅層形成輕摻雜漏極區(qū)。
5.如權利要求1所述的薄膜晶體管的制作方法，其中該第一導電層的厚度不大于1000。
6.如權利要求1所述的薄膜晶體管的制作方法，其中該第一導電層的厚度介于200至600的范圍內。
7.如權利要求1所述的薄膜晶體管的制作方法，其中該第二導電層的厚度介于2000至3000的范圍內。
8.如權利要求1所述的薄膜晶體管的制作方法，其中該第一導電層的材料為鈦、鉻、鉭、鉬、鋁、鎢或以上金屬的任意合金。
9.如權利要求1所述的薄膜晶體管的制作方法，其中該第一導電層的材料為鈦或是鉻。
10.如權利要求1所述的薄膜晶體管的制作方法，其中該第二導電層的材料與第一導電層不同，為鋁、鉬、鎢、鉭、鉻或以上金屬的任意合金。
11.如權利要求1所述的薄膜晶體管的制作方法，其中該第二導電層的材料與第一導電層不同，為鋁、鉬、或是鎢鉬合金。
12.如權利要求1所述的薄膜晶體管的制作方法，其中該反應氣體為可產生氟離子或氯離子的氣體。
13.如權利要求1所述的薄膜晶體管的制作方法，其中該反應氣體包含硫化氟、碳化氟、氙化氟、氯氣或氧氣。
14.如權利要求1所述的薄膜晶體管的制作方法，在形成源/漏極區(qū)及輕摻雜漏極區(qū)之后，還包括形成一絕緣層于該基板；形成多個接觸窗，以露出該柵極、源極及漏極；以及填入金屬導線于該接觸窗中。
全文摘要
本發(fā)明的目的在于提供一種薄膜晶體管的制作方法，可利用一道光掩模同時定義源/漏極與輕摻雜漏極區(qū)，且僅利用一道干蝕刻即可完成具有柵極腳結構的柵極。因此，本發(fā)明可大幅減少具有柵極重疊結構輕摻雜漏極區(qū)的多晶硅薄膜晶體管的工藝步驟，如此一來，不但可達到減少多晶硅薄膜晶體管工藝的光掩模使用次數(shù)的目的，且由于工藝的步驟減少，因此可提升量產速度及增加成品率。
文檔編號H01L21/02GK1949465SQ200510106789
公開日2007年4月18日 申請日期2005年10月12日 優(yōu)先權日2005年10月12日
發(fā)明者張世昌, 方俊雄, 蔡耀銘 申請人:統(tǒng)寶光電股份有限公司