專利名稱：在集成電路中制作低泄漏互連層的方法
技術領域：
本發(fā)明揭示一種用于制作低泄漏集成電路結(jié)構(gòu)的方法。將一抗反射層不使用中間層地直接設置于一互連導體的頂部上，并將一介電層設置于該抗反射層上。該互連導體是鋁；該抗反射層是氮化鈦，且該抗反射層的厚度小于或等于650埃并大于或等于150埃。開制一接觸窗口，該接觸窗口至少向下延伸至該抗反射層。
背景技術：
大多數(shù)具有0.35微米或更小幾何形狀的高級集成電路(IC)工藝在每一金屬化層上均包含一抗反射(AR)涂層，以提高在將集成電路中的更小形體圖案化時的微影工藝裕度。此種抗反射涂層會減小互連層光阻劑的曝光色散，由此提供更清晰的圖像圖案，從而提高互連器件的清晰度。通常，對于基于鋁/鎢(Al/W)的金屬化系統(tǒng)，在鋁(Al)與一般為氮化鈦(TiN)的抗反射層之間涂覆一閃光鈦層(閃光鈦)。鎢用于填充互連各鋁層的通路。所述閃光鈦層也稱作鈦起始層。閃光鈦層是為防止接觸電阻的寬廣分布所需，否則將會因在沉積頂部的抗反射性氮化鈦期間以及在隨后在抗蝕劑灰化步驟期間曝露至氮等離子期間形成氮化鋁(AlN)而造成接觸電阻的寬廣分布。
假如沒有閃光鈦層，將會因在頂部的抗反射性氮化鈦沉積至鋁上期間將氮氣引入濺射室內(nèi)而在鋁的頂部形成幾個氮化鋁區(qū)域。假若氮化鋁層恰好處于一接點的底部，則這些接點將具有更高的接觸電阻，從而造成與下一互連層的接觸電阻的寬廣分布。
一般使用同一濺射室來沉積閃光鈦層及抗反射性氮化鈦層。在該工藝的第一部分期間，自該室中的一鈦靶濺射鈦。然后，在鈦濺射開始后的一設定的延遲之后，通過在該室中引入氮氣而在同一室中在晶圓上沉積抗反射性氮化鈦涂層。
在隨后的熱處理期間，預計所述鈦將與鋁反應而形成鋁化鈦(TiAl3)，此將會防止氫被該鈦層吸收。然而，由于在大多數(shù)集成電路工藝中沉積閃光鈦層的通常作法，會在鋁與鈦之間無意間沉積一層氮化鈦。該無意間形成的額外的氮化鈦層會在隨后的熱處理期間阻止鈦層與鋁發(fā)生反應，除非隨后的處理步驟的溫度及溫度持續(xù)時間(熱預算)極高。而在大多數(shù)集成電路工藝中，在鋁沉積之后的各步驟的熱預算不足以克服由無意間形成的氮化鈦層所提供的屏障。
因此，不能克服無意間形成的氮化鈦層屏障的結(jié)果是氫被鈦層吸收。氫被鈦層吸收會導致硅/二氧化硅界面處的懸掛鍵的鈍化不充分，從而導致此種集成電路中的泄漏電流升高。視集成電路中金屬化的具體空間分布而定，硅/二氧化硅界面處的這些懸掛鍵可在大的區(qū)域陣列中造成具有更大可變性的更大的泄漏電流，此在CMOS圖像傳感器中很常見。
光敏元件的泄漏電流(例如在圖像傳感器的像素中所見)通常稱作裝置的暗電流，即在不存在任何光時通過光敏元件的電流。裝置可探測到的最低光強取決于裝置中的噪聲及暗電流。因此，使泄漏電流盡可能地小以及保持整個圖像傳感器中泄漏電流的值的均勻度頗為重要。
發(fā)明內(nèi)容
在一代表性實施例中，揭示一種用于制作一低泄漏集成電路結(jié)構(gòu)的方法。該方法包括將一抗反射層不使用中間層地設置于一互連導體的頂部上，并在該抗反射層上設置一介電層。該互連導體是鋁；該抗反射層是氮化鈦，且該抗反射層的厚度小于或等于650埃并大于或等于150埃。開制一接觸窗口，該接觸窗口至少向下延伸至該抗反射層。
在另一代表性實施例中，揭示一種集成電路結(jié)構(gòu)。該集成電路結(jié)構(gòu)包括一設置于另一集成電路結(jié)構(gòu)上的互連導體、一無中間層地直接設置至該互連導體頂部上的抗反射層、及一設置于該抗反射層上的介電層。該互連導體包含鋁，且該抗反射層包含氮化鈦。該抗反射層的厚度小于或等于650埃并大于或等于150埃。該介電層包含一接觸窗口，該接觸窗口至少向下延伸至該抗反射層。
在又一代表性實施例中，揭示一種用于制作一低泄漏集成電路結(jié)構(gòu)的方法。該方法包括將集成電路結(jié)構(gòu)置于一沉積室中，將一閃光鈦層無中間層地直接設置于互連導體的頂部上，并在該閃光鈦層上設置一抗反射層。該集成電路結(jié)構(gòu)上設置有一互連導體。該互連導體包含鋁，且該抗反射層包含氮化鈦。然后，對至少一個其他集成電路結(jié)構(gòu)重復上述步驟。
結(jié)合附圖閱讀下文的詳細說明，將易知本文所提供的代表性實施例的其他方面及優(yōu)點。
附圖提供了直觀的表示，其將用于更充分地說明各代表性實施例并可由所屬領域的技術人員用來更好地理解這些實施例及其固有的優(yōu)點。在這些附圖中，同樣的參考編號表示相同的元件。
圖1A是一如在各代表性實施例中所述的集成電路結(jié)構(gòu)的一部分的剖面圖；圖1B是一如在各代表性實施例中所述的另一集成電路結(jié)構(gòu)的剖面圖；圖2是一如在各代表性實施例中所述的又一集成電路結(jié)構(gòu)的剖面圖；圖3是一如在各代表性實施例中所述的再一集成電路結(jié)構(gòu)的剖面圖；圖4A是一如在各代表性實施例中所述的集成電路頂部互連層的剖面圖；圖4B是一如在各代表性實施例中所述的集成電路底部互連層的剖面圖；圖4C是一具有圖4B所示集成電路底部互連層的集成電路結(jié)構(gòu)的剖面圖；圖4D是一用于形成一具有圖4B所述集成電路底部互連層的集成電路結(jié)構(gòu)的方法的流程圖；圖5A是一如在各代表性實施例中所述的沉積室的圖式；圖5B是一如在各代表性實施例中所述的另一沉積室的圖式；
圖5C是一使用圖5A及5B所示的兩個沉積室形成一集成電路結(jié)構(gòu)的方法的流程圖；圖5D是一如在各代表性實施例中所述的使用涂糊來形成一集成電路結(jié)構(gòu)的方法的流程圖；圖6A是一如在各代表性實施例中所述的又一沉積室的圖式；圖6B是一如在各代表性實施例中所述的使用屏蔽體來形成一集成電路結(jié)構(gòu)的方法的流程圖；圖7A是一如在各代表性實施例中所述的又一集成電路結(jié)構(gòu)的剖面圖；圖7B是一如在各代表性實施例中所述的使用薄的抗反射涂層來形成一集成電路結(jié)構(gòu)的方法的流程圖；圖8是一如在各代表性實施例中所述的使用更低溫度鎢沉積來形成一集成電路結(jié)構(gòu)的方法的流程圖。
具體實施例方式
如用于例示目的的圖式所示，本文揭示可整合于使用基于鋁/鎢(Al/W)的金屬化系統(tǒng)的現(xiàn)有集成電路(IC)工藝中的新穎技術。這些技術能夠保持小的泄漏電流值、同時控制接觸電阻及泄漏電流在大的區(qū)域陣列上的可變性。所關心的泄漏電流通常包含p-n結(jié)二極管泄漏。
在大多數(shù)具有0.35微米或更小幾何形狀的高級集成電路工藝中，一包含于互連(金屬化)層頂部上的抗反射(AR)涂層可提高在將集成電路中的更小形體圖案化時的微影工藝裕度。包含該抗反射涂層會減小互連層光阻劑曝光期間的色散，由此形成更清晰的圖像圖案，從而提高互連形體的清晰度。通常，對于基于鋁/鎢(Al/W)的金屬化系統(tǒng)，在鋁(Al)與抗反射層之間涂覆一閃光鈦層(閃光鈦)。該抗反射涂層一般為氮化鈦(TiN)。鎢用于填充互連各鋁層的通路。閃光鈦層一般會防止接觸電阻的寬廣分布，否則將會因在沉積頂部的抗反射性氮化鈦以及在隨后在抗蝕劑灰化步驟期間使晶圓曝露至氮等離子期間形成氮化鋁(AlN)而造成接觸電阻的寬廣分布。
在隨后的熱處理期間使鈦被底層的鋁消耗頗為重要。由于無意間形成的氮化鈦層會阻止鋁對鈦的消耗，因而需要消除或減小該無意間形成的氮化鈦層的影響。在下文的詳細說明中及在附圖中的幾個圖式中，使用相同的參考編號表示相同的元件。
圖1A是一如在各代表性實施例中所述的集成電路結(jié)構(gòu)100的一部分的剖面圖。在圖1A中，集成電路結(jié)構(gòu)100的該部分包括一互連導體110-在本文中也稱作一互連層110、一起始層120及一抗反射層130。起始層120位于互連導體110的頂部，且抗反射層130位于起始層120的頂部。在圖1A所示的該代表性實例中，互連導體110是鋁，因而稱作鋁層110，且起始層120也稱作閃光鈦層120。在圖1A所示的代表性實例中，抗反射層130是氮化鈦。圖1A及本文中的其他圖式僅用于例示目的，未按比例繪制。
對于其中互連導體110是鋁的工藝而言，起始層120是鈦，且抗反射層130是氮化鈦。在此種情形中，通常在同一室中相繼沉積閃光鈦層120及抗反射層130。從一清潔的鈦靶開始，第一晶圓接收一經(jīng)清潔濺射而成的鈦層-起始層120，其稱作閃光鈦層120或鈦起始層120。然后，在該室中接通氮氣，同時繼續(xù)進行鈦濺射，從而在晶圓上沉積氮化鈦。對第一晶圓進行的該過程的結(jié)果如圖1A所示。
圖1B是一如在各代表性實施例中所述的另一集成電路結(jié)構(gòu)100的剖面圖。在圖1B所示的代表性實施例中，集成電路結(jié)構(gòu)100的該部分包括互連導體110、一阻止層140、起始層120及抗反射層130。阻止層140位于互連導體110頂部，起始層120位于阻止層140頂部，且抗反射層130位于起始層120頂部。在圖1B所示的該代表性實例中，互連導體110是鋁，起始層120是閃光鈦，阻止層140是無意間形成的氮化鈦-因而其稱作無意間形成的氮化鈦層140，且抗反射層130是氮化鈦。
在氮化鈦沉積至晶圓上的同時，氮化鈦也形成于鈦靶上。因此，在隨后的晶圓處理期間，并非首先自鈦靶濺射鈦，而是首先濺射氮化鈦，隨后在已移除因先前的晶圓處理而形成于靶上的氮化鈦后再濺射一次鈦。因而，在使用一清潔的靶在室中處理第一晶圓之后，各晶圓將首先接納一無意間形成的氮化鈦層，然后在接通氮氣之前接納一鈦層。該氮化鈦層為幾個原子層厚，且在鋁頂部上并不具有非常均勻的厚度。在第一晶圓之后對各晶圓實施該工藝的結(jié)果如圖1B所示。由于無意間形成的氮化鈦層140不均勻且較薄，因而其將具有若干其中在該薄膜中存在孔141的位置。因此，閃光鈦層120與鋁層110將在邊界142處相接觸。
圖2是一如在各代表性實施例中所述的又一集成電路結(jié)構(gòu)100的剖面圖。在圖2所示的代表性實施例中，用于構(gòu)造或制作集成電路結(jié)構(gòu)100的初始步驟與用于制作圖1A所示集成電路金屬化結(jié)構(gòu)100的步驟相同。在構(gòu)造圖1A所示的在互連導體110頂部包括起始層120及抗反射層130的集成電路結(jié)構(gòu)100后，使閃光鈦層120與鋁層110反應，以形成反應層210，在圖2所示代表性實施例中，反應層120是鋁化鈦(TiAl3)層210。同樣，在鈦濺射室中處理第一晶圓將會得到該結(jié)構(gòu)。在這些處理步驟過后，在已在介電層220(其設置于抗反射層130上且在圖2中顯示為SiO2層220)中開制一接觸窗口710后，依序沉積一種子鈦層230、一種子氮化鈦層240及一鎢栓塞層250，以穿過接觸窗口710或通路710形成一至下一互連層110的互連。然而，在形成該互連之前，晶圓接受一鎢拋光。鎢拋光通常為化學機械拋光，其可移除鎢栓塞層250、種子氮化鈦層240及種子鈦層230中覆蓋介電層220的那些部分。因而，如圖2所示，集成電路結(jié)構(gòu)100基本上僅具有駐存于接觸窗口710中的鎢栓塞層250中的剩余鎢。此時，鎢栓塞層250的該剩余部分稱作鎢栓塞250。
種子鈦層230的作用是在所述接觸通路的底部處自鋁層110的底部吸收所有的氧，以形成與鋁層110的良好電接觸。種子鈦層230還有助于在鎢栓塞250與暴露于所述接觸通路側(cè)壁上的介電層220之間實現(xiàn)良好的粘著，因為鎢不會很好地粘著至二氧化硅上。
種子氮化鈦層240的作用是在沉積鎢栓塞250期間防止種子鈦層230受到處理組件的破壞。種子氮化鈦層240還在氮化鈦層240與鎢栓塞250之間提供電接觸。
圖3是一如在各代表性實施例中所述的再一集成電路結(jié)構(gòu)100的剖面圖。在圖3所示的代表性實施例中，用于構(gòu)造或制作集成電路結(jié)構(gòu)100的初始步驟與用于制作圖1B所示集成電路金屬化結(jié)構(gòu)100的步驟相同。然而，在構(gòu)造圖1B所示的集成電路結(jié)構(gòu)100后，在無意間形成的氮化鈦層140足夠厚的那些位置處，旨在使閃光鈦層120與鋁層110反應以形成一反應層210作為圖2所示鋁化鈦(TiAl3)層210的隨后的處理會受到無意間形成的氮化鈦層140的阻止。在其中無意間形成的鈦不夠厚的其他位置處，其將與鋁反應形成鋁化鈦。
如參照圖1B所述，無意間形成的氮化鈦層140僅為幾個原子層厚且在鋁層110的整個頂部表面上的厚度不均勻。由于無意間形成的氮化鈦層140不均勻且較薄，因而其將具有若干其中在該薄膜中存在孔141的位置。因此，閃光鈦層120與鋁層110將在邊界142處相接觸。在這些邊界142處，隨后的處理會使閃光鈦層120中的鈦與鋁層110中的鋁反應，以形成鋁化鈦層210，鋁化鈦層210在鋁層110的整個頂部表面上的范圍及厚度也不均勻。實際上是在那些其中在無意間形成的氮化鈦層140中存在孔141的位置中，閃光鈦層120中的鈦可與互連導體110中的鋁反應，以束縛閃光鈦層120中的自由鈦，從而形成鋁化鈦。
在這些處理步驟過后，在已在介電層220(其設置于抗反射層130上且在圖3中顯示為SiO2層220)中開制一接觸窗口710后，依序沉積種子鈦層230、種子氮化鈦層240及鎢栓塞層250，以穿過接觸窗口710或通路710形成一至下一互連層110的互連。然而，在形成該互連之前，晶圓接受一鎢拋光。同樣，鎢拋光通常為化學機械拋光，其可移除鎢栓塞層250、種子氮化鈦層240及種子鈦層230中覆蓋介電層220的那些部分。因而，如圖3所示，集成電路結(jié)構(gòu)100基本上僅具有駐存于接觸窗口710中的鎢栓塞層250中的剩余鎢。同樣，此時將鎢栓塞層250的該剩余部分稱作鎢栓塞250。
無意的氮化鈦層140的存在會導致未反應的閃光鈦層120自SiO2層220中吸收更多的氫。從周圍的氧化物及其他層吸收的氫會形成一向下到硅(Si)二極管表面的氫濃度梯度。此種吸收會拉動原本將會滿足硅/二氧化硅界面處的懸掛鍵的氫。因此，在該界面處留下一增大數(shù)量的界面狀態(tài)，從而導致泄漏電流增大。
因此，為減小泄漏電流，使氫保持結(jié)合至這些懸掛鍵頗為重要。形成鋁化鈦會束縛自由鈦，從而防止其吸收氫，否則會在硅/二氧化硅界面處產(chǎn)生更高的缺陷密度。同樣，這些困難起因于如下事實閃光鈦層120通常是在沉積抗反射層130的同一個室中沉積而成，此會導致在鋁層110與閃光鈦層120之間夾有無意間形成的氮化鈦層140。由于存在無意間形成的氮化鈦層140，因而隨后的熱處理步驟通常無法使用鋁層110中的鋁將閃光鈦層120中的所有鈦轉(zhuǎn)化成鋁化鈦。因而，任何剩余的自由鈦均可自周圍的氧化物吸收氫，從而使泄漏電流大于假若所有鈦均已轉(zhuǎn)化成鋁化鈦時本應存在的泄漏電流。
圖4A是一在各代表性實施例中所述的集成電路頂部互連層400的剖面圖。在圖4A所示實例中，集成電路頂部互連層400包括鋁層110及抗反射層130，但不包括閃光鈦層120。由于不存在閃光鈦層120，因而也不存在無意間形成的氮化鈦層140。由于此為頂部互連層110，因而不言而喻，在該層頂部不存在鎢層250且不自上方與該層接觸。因此，即使在沉積抗反射層130期間及隨后在抗蝕劑灰化步驟期間將晶圓曝露至氮等離子過程中形成氮化鋁時，也不存在接觸電阻增大或接觸電阻在整個晶圓上變化較大這一問題。此外，在隨后沉積鎢栓塞250或隨后的高溫熱處理步驟期間，鋁與鈦通常會反應。但是，對于最終的頂部互連層100而言，在工藝流中不存在隨后的栓塞沉積，而通常僅剩下一個隨后的高溫步驟。該最終的高溫步驟是最終退火。最終退火一般是在390-420攝氏度的溫度范圍中進行。因此，最終退火通常不足以使鈦與鋁完全反應。因此，對于頂部互連層移除閃光鈦層的步驟不會帶來其他問題，這是因為相對于吸收氫及相關聯(lián)的泄漏電流增大而言，情況沒法更糟了，因為不存在自由鈦來提供此種吸收。
圖4B是一如在各代表性實施例中所述的集成電路底部互連層410的剖面圖。在圖4B所示代表性實施例中，集成電路底部互連層410包括互連導體(鋁層)110及抗反射層130，但不包括閃光鈦層120?？狗瓷鋵?30的厚度通常介于150埃與650埃之間。由于不存在閃光鈦層120，因而也不存在無意間形成的氮化鈦層140。然而，對于底部互連層410而言，不能完全消除閃光鈦層120，否則此會因在接點的底部存在氮化鋁而造成接觸電阻的寬廣分布。為解決該問題，在更厚(通常為350至650埃)的抗反射層130的頂部，即在氮化鈦的頂部停止接點蝕刻。這是通過使用一具有高選擇性(即對氧化物的蝕刻速率明顯大于對氮化鈦的蝕刻速率)的蝕刻化學來實現(xiàn)。在該方案中，會消除閃光鈦層120。在接點蝕刻之后更厚的剩余氮化鈦還會保證在隨后的處理步驟中不會進一步形成氮化鋁。盡管因在接點底部存在氮化鈦，接觸電阻將會增大，但其是在整個晶圓上均勻增大。此外，由于消除了閃光鈦層120，因而在鋁層110頂部不存在剩余的自由鈦來吸收氫。因而，存在足夠?qū)拸V的接觸區(qū)域來消除在某些位置上形成氮化鋁的影響。
圖4C是一具有圖4B所示集成電路底部互連層的集成電路結(jié)構(gòu)100的剖面圖。在圖4C所示代表性實施例中，已在抗反射層130的頂部停止接點蝕刻。用于構(gòu)造或制作圖4C所示集成電路結(jié)構(gòu)100的初始步驟與用于制作圖4B所示集成電路金屬化結(jié)構(gòu)100的步驟相同。在構(gòu)造圖4B所示的集成電路結(jié)構(gòu)100及隨后進行的包括在抗反射層130頂部沉積介電層220在內(nèi)的處理后，在介電層220(其在圖4C中顯示為SiO2層220)中開制接觸窗口710，并依序沉積種子鈦層230、種子氮化鈦層240及鎢栓塞層250，以穿過接觸窗口710或通路710形成一至下一互連層110的互連。然而，在形成該互連之前，晶圓接受一鎢拋光。同樣，鎢拋光通常為化學機械拋光，其可移除鎢栓塞層250、種子氮化鈦層240及種子鈦層230中覆蓋介電層220的那些部分。因而，如圖4C所示，集成電路結(jié)構(gòu)100基本上僅具有駐存于接觸窗口710中的鎢栓塞層250中的剩余鎢。同樣，此時，鎢栓塞層250的該剩余部分稱作鎢栓塞250。
圖4C中還顯示不均勻的氮化鋁區(qū)域720，其是在沉積氮化鈦期間以及隨后的抗蝕劑灰化步驟期間形成。
圖4D是一用于形成一具有圖4B所述集成電路底部互連層410的集成電路結(jié)構(gòu)100的方法的流程圖。在圖4D中的塊1450中，在半導體襯底上的其他形體頂部沉積互連導體110。然后，塊1450將控制轉(zhuǎn)交給塊1455。
在塊1455中，在互連導體110頂部沉積抗反射層130。然后，塊1450將控制轉(zhuǎn)交給塊1460。
在塊1460中，實施其他處理步驟，包括形成介電層220。然后，塊1460將控制轉(zhuǎn)交給塊1465。
在塊1465中，在介電層220中蝕刻一接觸通路-也稱作接觸窗口，其停止于抗反射層130頂部。該接觸通路是使用一高選擇性蝕刻來蝕刻，在該高選擇性蝕刻中，二氧化硅的蝕刻速率明顯大于氮化鈦的蝕刻速率。然后，塊1465將控制轉(zhuǎn)交給塊1470。
在塊1470中，沉積種子鈦層230。然后，塊1470將控制轉(zhuǎn)交給塊1475。
在塊1475中，沉積種子氮化鈦層240。然后，塊1475將控制轉(zhuǎn)交給塊1480。
在塊1480中，沉積鎢栓塞250。然后，塊1480將控制轉(zhuǎn)交給塊1490。
在塊1490中，在一通常稱作鎢拋光的工藝中使用化學機械拋光來移除觸鎢栓塞區(qū)域以外的區(qū)域中的鎢、氮化鈦及鈦。然后，塊1490終止該過程。
圖5A是一如在各代表性實施例中所述的沉積室的圖式。圖5B是一如在各代表性實施例中所述的另一沉積室的圖式。圖5A中所包含的是一第一沉積室500，其在各代表性實施例中是一閃光鈦的沉積室500，圖5B中所包含的是一第二沉積室505，其在各代表性實施例中是一氮化鈦沉積室505。第一沉積室500及第二沉積室505二者均包含靶530，在各代表性實施例中其是鈦靶530。氮化鈦沉積室505包括一氣體口550，氣體(例如氮氣540)即通過該氣體口550被引入氮化鈦沉積室505內(nèi)。在每一沉積室500、505中還顯示一支撐于一卡盤520上的晶圓510。在每一圖中均未顯示用于將氬氣引入室500、505內(nèi)的構(gòu)件，該構(gòu)件是在沉積鈦及氮化鈦二者期間在濺射鈦時使用。
在閃光鈦沉積室500中，是將閃光鈦層120沉積至晶圓510的表面上，而在氮化鈦沉積室505中，是將抗反射層130沉積至晶圓510的表面上。首先將一給定的晶圓510置于閃光鈦沉積室500中，鈦靶530向晶圓510上濺射閃光鈦層120，然后自閃光鈦沉積室500移走晶圓并將其置于氮化鈦沉積室505中，通過口550將氮氣540引入氮化鈦沉積室505內(nèi)，然后在存在氮氣540的情況下，鈦靶530在晶圓510上濺射抗反射層130。當自氮化鈦沉積室505移走晶圓510時，晶圓510將呈圖1A所示狀態(tài)。換句話說，晶圓510上將未沉積有無意間形成的氮化鈦層140。通過此種方式，使目標530及閃光鈦沉積室500的壁不會被氮化鈦污染。
圖5C是一使用圖5A及5B所示的兩個沉積室形成一集成電路結(jié)構(gòu)100的方法的流程圖。在圖5C所示塊1510中，將晶圓510置于圖5A所示的閃光鈦沉積室500中。然后，塊1510將控制轉(zhuǎn)交給塊1515。
在塊1515中，在閃光鈦沉積室500中，在晶圓510上的互連導體110的頂部沉積閃光鈦層120。然后，塊1515將控制轉(zhuǎn)交給塊1520。
在塊1520中，自圖5A所示的閃光鈦沉積室500中移走晶圓510。然后，塊520將控制轉(zhuǎn)交給塊1525。
在塊1525中，將晶圓510置于圖5B所示的氮化鈦沉積室505中。然后，塊1525將控制轉(zhuǎn)交給塊1530。
在塊1530中，將氮氣540引入圖5B所示氮化鈦沉積室505內(nèi)。然后，塊1530將控制轉(zhuǎn)交給塊1535。
在塊1535中，在圖5B所示氮化鈦沉積室505中在晶圓上沉積抗反射層130。然后，塊1535將控制轉(zhuǎn)交給塊1540。
在塊1540中，自圖5B所示氮化鈦沉積室505移走晶圓510。然后，塊1540終止該過程。
在另一種方法中，圖5B所示的氮化鈦沉積室505既用于沉積閃光鈦層120也用于沉積抗反射層130。在一特定晶圓510已接受鈦層120沉積及抗反射層130沉積二者并已自氮化鈦沉積室505移走后、在將下一晶圓510引入氮化鈦沉積室505內(nèi)之前，該室接受鈦涂糊。在鈦涂糊期間，清除氮化鈦沉積室505中靶530上因在前一晶圓510上沉積抗反射層130而殘留的任何氮化鈦。此外，同時遮蓋因在前一晶圓510上沉積抗反射層130而在氮化鈦沉積室505的壁及其他部分上造成的任何殘留的氮化鈦。因此，下一進入的晶圓510會經(jīng)歷與前一晶圓510相同的室環(huán)境。
圖5D是一如在各代表性實施例中所述的使用涂糊來形成一集成電路結(jié)構(gòu)100的方法的流程圖。在圖5D的塊1550中，將一晶圓510置于如圖5B所示的氮化鈦沉積室505中。然后，塊1550將控制轉(zhuǎn)交給塊1555。
在塊1555中，在氮化鈦沉積室505中，在晶圓510上的互連導體110頂部沉積閃光鈦層120。然后，塊1555將控制轉(zhuǎn)交給塊1560。
在塊1560中，將氮氣540引入圖5B所示的氮化鈦沉積室505內(nèi)。然后，塊1560將控制轉(zhuǎn)交給塊1565。
在塊1565中，在圖5B所示的氮化鈦沉積室505中在晶圓內(nèi)沉積抗反射層130。然后，塊1565將控制轉(zhuǎn)交給塊1570。
在塊1570中，自圖5B所示的氮化鈦沉積室505中移走晶圓510。然后，塊1570將控制轉(zhuǎn)交給塊1575。
在塊1575中，在將空晶圓引入至卡盤520上后，對圖5B所示的氮化鈦沉積室進行鈦涂糊。鈦涂糊包括通常使用氬氣來濺射鈦靶達一較長的時間，以清除靶上所有殘留的氮化鈦，從而僅留下基本靶材料中的鈦。然后，塊1575將控制轉(zhuǎn)交給塊1580。
在塊1580中，如果還有晶圓510要接納閃光鈦層120及抗反射層130，則塊1580將控制轉(zhuǎn)交給塊1550。否則，塊1580終止該過程。
圖6A是一如在各代表性實施例中所述的又一沉積室的圖式。在圖6A中，一第三沉積室605(在本文中也稱作屏蔽體沉積室605)包括靶530，在圖6A所示代表性實施例中，靶530為鈦靶530。屏蔽體沉積室605包括氣體口550，氮氣540即通過該氣體口550引入屏蔽體沉積室605內(nèi)。屏蔽體沉積室605中還顯示有位于卡盤520上的晶圓510。
在將一新的晶圓510引入屏蔽體沉積室605內(nèi)后，一由一支柱650支撐的屏蔽體640被旋轉(zhuǎn)入靶530與位于卡盤520上的晶圓510之間的一位置上。然后，濺射掉因先前的處理而殘留于靶530上的任何氮化鈦，同時由屏蔽體640防止晶圓接收到無意間形成的氮化鈦層140。在對靶530的所述清理之后，自靶530于晶圓510之間移走屏蔽體540，并在晶圓510的表面上沉積閃光鈦層120。最后，將氮氣540引入屏蔽體沉積室605內(nèi)，并開始濺射鈦靶530，以便在晶圓510的表面上沉積抗反射層130。當自氮化鈦沉積室505移走晶圓510時，晶圓510將呈圖1A所示狀態(tài)。換句話說，晶圓510上將未沉積有無意間形成的氮化鈦層140。
圖6B是一如在各代表性實施例中所述的使用屏蔽體來形成一集成電路結(jié)構(gòu)100的方法的流程圖。在圖6B的塊1605中，將一晶圓510置于圖6A所示的屏蔽體沉積室605中。然后，塊1605將控制轉(zhuǎn)交給塊1610。
在塊1610中，如果屏蔽體640覆蓋晶圓510，則塊1610將控制轉(zhuǎn)交給塊1620。否則，塊1610將控制轉(zhuǎn)交給塊1615。
在塊1615中，旋轉(zhuǎn)屏蔽體640，以便覆蓋晶圓510。然后，塊1615將控制轉(zhuǎn)交給塊1620。
在塊1620中，通過濺射移除鈦靶530上的所有氮化鈦。然后，塊1620將控制轉(zhuǎn)交給塊1625。
在塊1625中，旋轉(zhuǎn)屏蔽體640，以便覆蓋晶圓520。然后，塊1625將控制轉(zhuǎn)交給塊1630。
在塊1630中，在屏蔽體沉積室605中在晶圓510的互連導體110頂部上沉積閃光鈦層120。然后，塊1630將控制轉(zhuǎn)交給塊1635。
在塊1635中，將氮氣540引入屏蔽體沉積室605內(nèi)。然后，塊1635將控制轉(zhuǎn)交給塊1640。
在塊1640中，在屏蔽體沉積室605中在晶圓內(nèi)沉積抗反射層130。然后，塊1640將控制轉(zhuǎn)交給塊1645。
在塊1645中，自屏蔽體沉積室605移走晶圓510。然后，塊1645將控制轉(zhuǎn)交給塊1650。
在塊1650中，如果還有晶圓510要接納閃光鈦層120及抗反射層130，則塊1650將控制轉(zhuǎn)交給塊1605。否則，塊1650終止該過程。
圖7A是一如在各代表性實施例中所述的又一集成電路結(jié)構(gòu)100的剖面圖。在圖7A中，抗反射層130比以其他方式使用時薄，且不存在閃光鈦層120。不存在閃光鈦層120且氮化鈦層變薄會導致在沉積氮化鈦期間以及在隨后的抗蝕劑灰化步驟期間形成更厚的氮化鋁區(qū)域720。然而，抗反射層130變薄使接點蝕刻能夠蝕刻透抗反射層130的氮化鈦以及氮化鋁區(qū)域720，從而到達鋁內(nèi)。在接觸窗口710中以物理方式濺射掉所形成的氮化鋁，從而消除原本將成為寬廣接觸電阻分布問題的任何問題。通過確保接觸窗口710中的鈦不為自由鈦而是呈鋁化鈦形式，可獲得低的泄漏電流。在圖7A中，顯示接觸窗口710(在本文中也稱作接觸通路710)已被一直蝕刻至鋁層110。然后，在隨后的處理步驟中使種子鈦層230中的鈦與鋁層110反應，以形成鋁化鈦層210。
圖7A顯示當在抗反射層130上沉積介電層220并在介電層220(在圖7A中顯示為SiO2層220)中的開口中開制接觸窗口710后的集成電路金屬化結(jié)構(gòu)100。同樣，已依序沉積種子鈦層230、種子氮化鈦層240及鎢栓塞層250，以穿過接觸窗口710或通路710形成一至下一互連層100的互連。然而，在形成該互連之前，晶圓接受一鎢拋光。同樣，鎢拋光通常為化學機械拋光，其可移除鎢栓塞層250、種子氮化鈦層240及種子鈦層230中覆蓋介電層220的那些部分。因而，如圖7A所示，集成電路結(jié)構(gòu)100基本上僅具有駐存于接觸窗口710中的鎢栓塞層250中的剩余鎢。同樣，此時，鎢栓塞層250的該剩余部分稱作鎢栓塞250。
圖7B是一如在各代表性實施例中所述的使用薄的抗反射涂層來形成一集成電路結(jié)構(gòu)100的方法的流程圖。在圖7B的塊1705中，將一晶圓510置于圖5B所示的第二沉積室505中。然后，塊1705將控制轉(zhuǎn)交給塊1715。
在塊1715中，將氮氣540引入圖5B所示的第二沉積室505內(nèi)。然后塊1715將控制轉(zhuǎn)交給塊1720。
在塊1720中，在圖5B所示的第二沉積室505中在該晶圓上沉積一通常介于150埃至650埃范圍內(nèi)的薄抗反射層130。然后，塊1720將控制轉(zhuǎn)交給塊1725。
在塊1725中，自圖5B所示的第二沉積室505移走晶圓510。然后，塊1725將控制轉(zhuǎn)交給塊1730。
在塊1730中，如果還有晶圓510要接納抗反射層130，則塊1730將控制轉(zhuǎn)交給塊1705。否則，塊1730將控制轉(zhuǎn)交給塊1735。
在塊1735中，實施包括形成介電層220在內(nèi)的其他處理步驟。然后，塊1735將控制轉(zhuǎn)交給塊1740。
在塊1740中，在介電層220中開制一接觸通路710，該接觸通路710一直穿過抗反射層130到達鋁層110。然后，塊1740將控制轉(zhuǎn)交給塊1745。
在塊1745中，沉積種子鈦層230。然后，塊1745將控制轉(zhuǎn)交給塊1750。
在塊1750中，沉積種子氮化鈦層240。然后，塊1750將控制轉(zhuǎn)交給塊1755。
在塊1755中，沉積鎢栓塞250。然后，塊1755將控制轉(zhuǎn)交給塊1760。
在塊1760中，在一通常稱作鎢拋光的工藝中使用化學機械拋光來移除觸鎢栓塞區(qū)域以外的區(qū)域中的鎢、氮化鈦及鈦。然后，塊1760終止該過程。
鎢栓塞沉積一般為化學氣體沉積(CVD)工藝，其通常在400攝氏度或更高的晶圓溫度下進行。如果使晶圓溫度保持低于或等于400攝氏度，則與更高溫度的鎢沉積相比，種子鈦層230所吸收的氫將變少。在鎢沉積期間，種子鈦層230覆蓋晶圓的所有區(qū)域且不含自由鈦。因而，其具有一用于吸收氫的相當大的表面積。鎢沉積的溫度越低，自硅/二氧化硅界面失去的氫的量越小。如上文所述，該狀態(tài)會提高硅/二氧化硅界面處的懸掛鍵缺陷的氫鈍化，并由此減小泄漏電流。然而，鎢沉積溫度降低也會降低鈦鋁反應形成鋁化鈦的速率。此外，鎢沉積溫度降低會降低鎢沉積速率且相關聯(lián)地由此降低生產(chǎn)量，并增大晶圓中的應力。出于這些原因，鎢沉積溫度不能隨意地降低，而是通常保持于385與415攝氏度之間。由此形成的結(jié)構(gòu)將如圖2所示。
人們已發(fā)現(xiàn)，在鎢栓塞沉積溫度高于400攝氏度時，泄漏電流會增大。據(jù)認為，硅頂部的介電層一直到硅表面具有大量的氫。因而，如果溫度非常高，在鎢栓塞沉積期間，將會比原來吸收更多的氫。氫在氧化物中的擴散及其被鈦的吸收均是熱激發(fā)過程。因此，這兩個過程的速率均會隨溫度的升高而明顯升高。
在鎢沉積期間，鎢栓塞250的側(cè)壁上及介電層220上的鈦沒有鋁與其反應。因此，這些區(qū)域充當氫吸收源。其會除去一些原本將與硅/二氧化硅界面處的懸掛鍵相組合的氫。這會產(chǎn)生更高的泄漏電流。因此，如果鎢沉積的溫度降至400攝氏度或以下，則氫擴散的速率會減慢，從而使泄漏電流減小。
圖8是一在各代表性實施例中所述的使用更低溫度鎢沉積來形成一集成電路結(jié)構(gòu)100的方法的流程圖。在圖8的塊1805中，將一晶圓510置于圖5B所示的第二沉積室505中。然后，塊1805將控制轉(zhuǎn)交給塊1815。
在塊1815中，將氮氣540引入圖5B所示的第二沉積室505內(nèi)。然后塊1815將控制轉(zhuǎn)交給塊1820。
在塊1820中，在圖5B所示的第二沉積室505中在該晶圓上沉積抗反射層130。然后，塊1820將控制轉(zhuǎn)交給塊1825。
在塊1825中，自圖5B所示的第二沉積室505移走晶圓510。然后，塊1825將控制轉(zhuǎn)交給塊1830。
在塊1830中，如果還有晶圓510要接納抗反射層130，則塊1830將控制轉(zhuǎn)交給塊1805。否則，塊1830將控制轉(zhuǎn)交給塊1835。
在塊1835中，實施包括形成介電層220在內(nèi)的其他處理步驟。然后，塊1835將控制轉(zhuǎn)交給塊1840。
在塊1840中，在介電層220中開制一接觸通路710。然后，塊1840將控制轉(zhuǎn)交給塊1845。
在塊1845中，沉積種子鈦層230。然后，塊1845將控制轉(zhuǎn)交給塊1850。
在塊1850中，沉積種子氮化鈦層240。然后，塊1850將控制轉(zhuǎn)交給塊1855。
在塊1855中，在一通常介于385與415攝氏度的更低沉積溫度下沉積鎢栓塞250。然后，塊1855將控制轉(zhuǎn)交給塊1860。
在塊1860中，在一通常稱作鎢拋光的工藝中使用化學機械拋光來移除觸鎢栓塞區(qū)域以外的區(qū)域中的鎢、氮化鈦及鈦。然后，塊1860終止該過程。
總之，本文揭示可整合入使用基于鋁/鎢的金屬化系統(tǒng)的現(xiàn)有集成電路工藝內(nèi)的處理方法的代表性實施例，其可實現(xiàn)小的泄漏電流值，同時控制接觸電阻及泄漏電流在大的區(qū)域陣列上的可變性。
大多數(shù)具有0.35微米或更小幾何形狀的高級集成電路工藝在每一金屬化層頂部均包含一抗反射(AR)涂層或?qū)樱摽狗瓷?AR)涂層或?qū)訒岣呋ミB圖案的清晰度。人們已發(fā)現(xiàn)，包含此種抗反射涂層會減小互連層光阻劑的曝光期間的圖案色散，由此產(chǎn)生更清晰的抗蝕劑圖案，從而形成更清晰的互連圖案。通常，對于這些基于鋁/鎢的金屬化系統(tǒng)，在鋁與一般為氮化鈦的抗反射層之間涂覆一閃光鈦層。鎢用于互連各個鋁互連層。人們還發(fā)現(xiàn)，閃光鈦層一般會防止接觸電阻的寬廣分布所需，否則將會因在沉積頂部的抗反射性氮化鈦期間以及在隨后在抗蝕劑灰化步驟過程中曝露至氮等離子期間形成氮化鋁(AlN)而造成接觸電阻的寬廣分布。
為降低泄漏電流，重要的是在形成鋁化鈦期間使鈦被底層的鋁消耗。由于無意間形成的氮化鈦層會阻止鋁對鈦的消耗，因而重要的是消除或減小該無意間形成的氮化鈦層的影響。本文所揭示的代表性實施例即提供此等技術。
本文所詳細說明的各代表性實施例是以舉例方式而非限定方式提供。所屬技術領域的技術人員應了解，可對所述實施例的形式及細節(jié)作出各種修改，從而得到等價的實施例，這些等價的實施例仍歸屬于隨附權利要求書的范圍內(nèi)。
權利要求
1.一種用于制作一低泄漏集成電路結(jié)構(gòu)的方法，其包括將一抗反射層無中間層地直接設置至一互連導體的頂部上，其中所述互連導體含有鋁，其中所述抗反射層含有氮化鈦，且其中所述抗反射層的厚度小于或等于650埃并大于或等于150埃；在所述抗反射層上設置一介電層；及開制一接觸窗口，其中所述接觸窗口至少向下延伸至所述抗反射層。
2.如權利要求1所述的方法，在所述開制所述接觸窗口的步驟后，所述步驟進一步包括在所述介電層上設置一種子鈦層，其中所述種子鈦層通過所述接觸窗口與所述互連導體形成接觸；在所述種子鈦層上設置一種子氮化鈦層，其中所述種子氮化鈦層通過所述接觸窗口與所述種子鈦層形成接觸；在所述種子氮化鈦層上設置一鎢栓塞層，其中所述鎢栓塞層通過所述接觸窗口與所述種子氮化鈦層形成接觸；及實施一鎢拋光，其中所述鎢拋光移除所述種子鈦層、所述種子氮化鈦層及所述鎢栓塞層覆蓋所述介電層的那些部分。
3.如權利要求1所述的方法，其中所述互連導體是底部互連層且其中所述接觸窗口不貫穿所述抗反射層。
4.如權利要求3所述的方法，其中所述設置所述抗反射層的步驟包括將氮氣引入一沉積室內(nèi)并在所述沉積室中濺射一鈦靶。
5.如權利要求1所述的方法，其中所述接觸窗口貫穿在設置所述抗反射層期間及在開制所述接觸窗口之前的其他步驟中所形成的任何氮化鋁區(qū)域。
6.如權利要求5所述的方法，其中所述設置所述抗反射層的步驟包括將氮氣引入一沉積室內(nèi)并在所述沉積室中濺射一鈦靶。
7.如權利要求5所述的方法，其中所述介電層含有二氧化硅。
8.如權利要求2所述的方法，其中在設置所述鎢栓塞期間，所述集成電路結(jié)構(gòu)的溫度大于或等于385攝氏度并小于或等于415攝氏度。
9.如權利要求8所述的方法，其中所述設置所述抗反射層的步驟包括將氮氣引入一沉積室內(nèi)并在所述沉積室中濺射一鈦靶。
10.如權利要求8所述的方法，其中所述互連導體含有鋁。
11.如權利要求8所述的方法，其中所述介電層含有二氧化硅。
12.一種集成電路結(jié)構(gòu)，其包括一設置于另一集成電路結(jié)構(gòu)上的互連導體，其中所述互連導體含有鋁；一無中間層地直接設置至所述互連導體頂部上的抗反射層，其中所述抗反射層含有氮化鈦，且其中所述抗反射層的厚度小于或等于650埃并大于或等于150埃；及一設置于所述抗反射層上的介電層，其中所述介電層包含一接觸窗口且其中所述接觸窗口至少向下延伸至所述抗反射層。
13.如權利要求12所述的集成電路結(jié)構(gòu)，其進一步包括一設置于所述接觸窗口內(nèi)的種子鈦層；一在所述接觸窗口中設置于所述種子鈦層上的種子氮化鈦層；及一在所述接觸窗口中設置于所述種子氮化鈦層上的鎢栓塞。
14.如權利要求12所述的集成電路結(jié)構(gòu)，其中所述接觸窗口不貫穿所述抗反射層。
15.如權利要求14所述的集成電路結(jié)構(gòu)，其中所述介電層含有二氧化硅。
16.如權利要求13所述的集成電路結(jié)構(gòu)，其中所述接觸窗口不貫穿所述抗反射層。
17.如權利要求16所述的集成電路結(jié)構(gòu)，其中所述介電層含有二氧化硅。
18.如權利要求12所述的集成電路結(jié)構(gòu)，其中所述接觸窗口貫穿所述抗反射層及在設置所述抗反射層期間和在開制所述接觸窗口之前所形成的任何氮化鋁區(qū)域。
19.如權利要求18所述的集成電路結(jié)構(gòu)，其中所述介電層含有二氧化硅。
20.如權利要求12所述的集成電路結(jié)構(gòu)，其中所述接觸窗口貫穿所述抗反射層及在設置所述抗反射層期間和在開制所述接觸窗口之前所形成的任何氮化鋁區(qū)域。
21.如權利要求20所述的集成電路結(jié)構(gòu)，其中所述介電層含有二氧化硅。
22.一種用于制作一低泄漏集成電路結(jié)構(gòu)的方法，其包括將所述集成電路結(jié)構(gòu)置于一沉積室中，其中所述集成電路結(jié)構(gòu)上設置有一互連導體，且其中所述互連導體含有鋁；將一閃光鈦層無中間層地直接設置至所述互連導體的頂部上；在所述閃光鈦層上設置一抗反射層，其中所述抗反射層含有氮化鈦；及對至少一個其他集成電路結(jié)構(gòu)重復上述步驟。
23.如權利要求22所述的方法，其進一步包括在所述將所述閃光鈦層直接設置至所述互連導體的頂部上的步驟之后自所述沉積室移走所述集成電路結(jié)構(gòu)，其中所述沉積室為第一沉積室，及將所述集成電路結(jié)構(gòu)置于一第二沉積室中。
24.如權利要求23所述的方法，其中所述將所述閃光鈦層直接設置至所述互連導體上的步驟包括在所述第一沉積室中濺射一鈦靶，且其中所述在所述閃光鈦層上設置所述抗反射層的步驟包括將氮氣引入所述第二沉積室內(nèi)并在所述第二沉積室中濺射另一鈦靶。
25.如權利要求22所述的方法，其中所述將所述閃光鈦層直接設置至所述互連導體的頂部上的步驟包括濺射一鈦靶，及在所述在所述閃光鈦層上設置所述抗反射層的步驟之前，進一步包括將氮氣引入所述沉積室內(nèi)，其中設置所述抗反射層包括濺射所述鈦靶，且其中所述抗反射層含有氮化鈦；自所述沉積室移走所述集成電路結(jié)構(gòu)；及對所述沉積室進行鈦涂糊。
26.如權利要求22所述的方法，在所述在所述閃光鈦層上設置所述抗反射層的步驟之前，所述步驟進一步包括如果所述沉積室中的一晶圓未被一屏蔽體遮蓋，則移動所述屏蔽體以遮蓋所述晶圓；清理所述靶；及移動所述屏蔽體以露出所述晶圓。
27.如權利要求26所述的方法，其中所述靶含有鈦。
28.如權利要求27所述的方法，其中所述在所述互連導體上設置所述閃光鈦層的步驟包括在所述沉積室中濺射所述鈦靶，且其中所述在所述閃光鈦層上設置所述抗反射層的所述步驟包括將氮氣引入所述沉積室內(nèi)并在所述沉積室中濺射所述鈦靶。
全文摘要
本發(fā)明揭示一種用于制作低泄漏集成電路結(jié)構(gòu)的方法。將一抗反射層無中間層地直接設置在一互連導體的頂部上，并在該抗反射層上設置一介電層。該互連導體是鋁；該抗反射層是氮化鈦，且該抗反射層的厚度小于或等于650埃并大于或等于150埃。開制一接觸窗口，該接觸窗口至少向下延伸至該抗反射層。
文檔編號H01L21/82GK1773691SQ20051009316
公開日2006年5月17日 申請日期2005年8月19日 優(yōu)先權日2004年11月9日
發(fā)明者欽塔馬尼·帕爾蘇萊, 杰伊·邁耶, 約翰·H·斯坦貝克, 杰里米·A·泰爾, 馬克·D·克魯克, 柯克·A·林達爾 申請人:安捷倫科技公司