專利名稱：一種硅基cmos射頻集成電路襯底及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于硅基CMOS射頻(Radio Frequency，RF)集成電路(Integrated Circuit，IC)襯底制造領(lǐng)域的，具體是關(guān)于應(yīng)用在硅基CMOS射頻集成電路中，用于同時將CMOS數(shù)字集成電路及射頻無源器件和電路高度集成在同一塊低電阻率硅襯底上的，帶有垂直納米結(jié)構(gòu)氧化硅的硅襯底技術(shù)及其制造方法。
背景技術(shù)：
隨著通訊技術(shù)，特別是無線通訊技術(shù)的快速發(fā)展，作為關(guān)鍵技術(shù)之一的射頻(RadioFrequency，RF)技術(shù)不斷向高通訊頻率和高傳輸速率的方向發(fā)展。由數(shù)字集成電路和分立射頻元件組成的混和電路越來越不能滿足體積小、重量輕、相應(yīng)快、功耗低、成本低的要求。這就急需將射頻電路中的有源/無源器件，如波導(dǎo)、電感、電容、濾波器、放大器、移項器、振蕩器和天線等，與常規(guī)的CMOS數(shù)字集成電路高度集成在同一塊硅芯片上。然而由于摻雜的原因，CMOS數(shù)字集成電路工藝所使用的硅襯底的電阻率很低。在這樣的低電阻率襯底上根本無法制造高品質(zhì)因數(shù)(Q值)的射頻器件，因為高頻下低阻襯底帶來災(zāi)難性的損耗以及寄生效應(yīng)。所以高質(zhì)量的射頻器件一般都制備在絕緣或高電阻率襯底上。
為解決這一難題，減少射頻器件的襯底損耗，人們使用了GaAs襯底來實(shí)現(xiàn)單片微波集成電路(Monolithic Microwave Integrated Circuit，MMIC)，但硅基CMOS技術(shù)的強(qiáng)大優(yōu)勢卻無從顯現(xiàn)。也有報道使用氧化的多孔硅(Oxidized Porous Silicon，OPS)介質(zhì)層來隔離低電阻率硅片的襯底損耗，得到高Q值的射頻器件。(見文獻(xiàn)Choong-Mo Nam，Young-Se Kwon，“High-Performance Planar Inductor on Thick Oxidized Porous Silicon(OPS)Substrate”，IEEE Microwave and Guided Wave Letters，Vol.7，No.8，pp.236)但是制造OPS的設(shè)備復(fù)雜，制備過程中需控制的參數(shù)繁多，得到的OPS穩(wěn)定性不高，而且制備成本較高，所以此方法的應(yīng)用目前還只是處于實(shí)驗室階段，與工業(yè)化生產(chǎn)還存在一些距離。
近年來納米科學(xué)與技術(shù)的飛速發(fā)展，以及一維納米材料顯示出的獨(dú)特結(jié)構(gòu)和物理性能，預(yù)示著巨大的應(yīng)用潛力和經(jīng)濟(jì)前景。由于硅材料在微電子行業(yè)的重要地位，一維硅納米材料也就受到了極大的關(guān)注。目前硅納米線的制備方法由于受到生長機(jī)制的限制，一般都需要相當(dāng)高的溫度、特殊的處理條件和復(fù)雜的實(shí)驗設(shè)備，從而造成生產(chǎn)成本據(jù)高不下。最近提出一種化學(xué)腐蝕技術(shù)，可以在室溫附近利用簡單的設(shè)備，方便的制備出大面積的硅納米線陣列。(見中國專利，公開號CN 1382626A，)在此技術(shù)基礎(chǔ)之上，通過進(jìn)一步的改進(jìn)和發(fā)展，可以得到圖形化的垂直納米結(jié)構(gòu)氧化硅材料，并用于硅基CMOS射頻集成電路襯底。目前尚未有這方面的報道。

發(fā)明內(nèi)容
本發(fā)明的目的在于克服現(xiàn)有技術(shù)的不足，提供一種硅基CMOS射頻集成電路襯底及其制造方法，可以在一塊重?fù)诫s的低電阻率硅片上將CMOS數(shù)字集成電路與高品質(zhì)射頻無源器件和電路同時高度集成。本發(fā)明的制備方法不需高溫、高壓等苛刻條件，所用設(shè)備和工藝非常簡單，并且成本低廉，可用于大規(guī)模工業(yè)生產(chǎn)。
本發(fā)明的技術(shù)方案如下一種硅基CMOS射頻集成電路襯底，其特征在于含有重?fù)诫s的低電阻率硅片，在所述重?fù)诫s的低電阻率硅片上劃分a、b兩類圖形化的區(qū)域，其中在所述的a類區(qū)域中具有一層圖形化的垂直納米結(jié)構(gòu)的氧化硅，在該垂直納米結(jié)構(gòu)的氧化硅上面依次覆蓋有一層圖形化的氧化硅、氮化硅和聚酰亞胺。
上述方案中所述的一層圖形化的垂直納米結(jié)構(gòu)氧化硅的厚度為1～200微米。
本發(fā)明還提供了一種所述硅基CMOS射頻集成電路襯底的制備方法，其特征在于該方法按如下步驟進(jìn)行1)以重?fù)诫s的低電阻率硅片為原料，并對該硅片進(jìn)行清洗；2)將清洗后的硅片通過光刻技術(shù)劃分為a、b兩類圖形化的區(qū)域，并對b類區(qū)域使用正性光刻膠、負(fù)性光刻膠、聚酰亞胺或氮化硅作為掩膜保護(hù)；3)先利用非電化學(xué)沉積法在硅片a類區(qū)域表面沉積一層金屬納米顆粒網(wǎng)絡(luò)陣列，然后使用催化輔助反應(yīng)法在a類區(qū)域表面得到一層垂直納米結(jié)構(gòu)硅，并用王水或濃硫酸和雙氧水的混和液煮沸20～30分鐘去除反應(yīng)產(chǎn)物，所述的金屬納米顆粒為銀或金納米顆粒；4)對步驟3)所得到的硅片進(jìn)行氧化處理，使圖形化的a類區(qū)域形成具有垂直納米結(jié)構(gòu)的氧化硅；5)平整化處理使用低壓化學(xué)氣相沉積法依次在a類區(qū)域生長一層圖形化的氧化硅和氮化硅，再旋涂一層圖形化的聚酰亞胺并逐漸升溫至200～350℃，保溫20分鐘以上，使聚酰亞胺充分交聯(lián)化以保證表面平整。
在上述制備方法中，步驟3)中所述的沉積銀納米顆粒網(wǎng)絡(luò)陣列采用氫氟酸和硝酸銀混合溶液，沉積金納米顆粒網(wǎng)絡(luò)陣列采用氫氟酸和氯金酸鉀混合溶液，所述氫氟酸濃度范圍為0.1mol/L-15mol/L，硝酸銀濃度為0.005mol/L-1.0mol/L，氯金酸鉀濃度為0.005-0.1mol/L。所述的催化輔助反應(yīng)法中的反應(yīng)溶液為氫氟酸和硝酸銀、氫氟酸和硝酸鐵、氫氟酸和硝酸鎂、氫氟酸和硝酸鎳或氫氟酸和雙氧水的混合溶液，所述氫氟酸濃度范圍為0.1mol/L-15mol/L，硝酸銀、硝酸鐵、硝酸鎂、硝酸鎳濃度為0.005mol/L-1.0mol/L，雙氧水濃度為0.05mol/L-1mol/L。步驟4)中對硅片進(jìn)行氧化處理是先在300～350℃的條件下干氧處理20～30分鐘，再逐漸升溫到1000～1050℃進(jìn)行濕氧處理5～10分鐘。
本發(fā)明與現(xiàn)有技術(shù)相比，具有如下優(yōu)點(diǎn)和突出性效果①本發(fā)明提供了一種簡單、方便的用于射頻無源器件及電路的襯底，通過具有垂直納米結(jié)構(gòu)的氧化硅極大的降低了低電阻率硅襯底對射頻無源器件和電路的阻抗損耗、導(dǎo)體損耗和寄生效應(yīng)的影響，有效的提高了工作頻率和效率；②實(shí)現(xiàn)了將CMOS數(shù)字集成電路和射頻無源器件及電路高度集成在同一塊硅片襯底上的目的；③本發(fā)明中的垂直納米結(jié)構(gòu)硅不需要高溫、高壓等苛刻條件，僅在室溫條件附近，使用非常簡單的設(shè)備和工藝就可以生產(chǎn)，成本及其低廉；④本發(fā)明充分利用了現(xiàn)階段成熟工藝的優(yōu)勢，在同一塊硅片襯底上形成不同的兩類區(qū)域，以制造不同性能要求的器件；⑤本發(fā)明中的整個制造過程完全采用標(biāo)準(zhǔn)CMOS工藝，整個過程中不引入對CMOS數(shù)字集成電路有害的工藝和試劑，完全適合在芯片工廠進(jìn)行大規(guī)模的流水生產(chǎn)。


圖1為本發(fā)明中襯底結(jié)構(gòu)橫截面示意圖。
圖2為本發(fā)明中襯底上a類區(qū)域和b類區(qū)域的掃描電子顯微鏡橫截面圖。
圖3為本發(fā)明中襯底上a類區(qū)域和b類區(qū)域的掃描電子顯微鏡平面視圖。
具體實(shí)施例方式
本發(fā)明提供了一種硅基CMOS射頻集成電路襯底及其制造方法。該方法是把硅基CMOS數(shù)字集成電路的重?fù)诫s低電阻率襯底硅片劃分成圖形化的a、b兩類多個圖形化的區(qū)域，其中具有一層圖形化的垂直納米結(jié)構(gòu)的氧化硅，在該垂直納米結(jié)構(gòu)的氧化硅上面依次覆蓋有一層圖形化的氧化硅、氮化硅和聚酰亞胺，制造射頻無源器件和電路。所述的每個b類區(qū)域用來制造CMOS數(shù)字集成電路。這樣就達(dá)到了單片高度集成CMOS數(shù)字集成電路和射頻無源器件及電路的目的，制造高性能的硅基MMIC也可實(shí)現(xiàn)。
本發(fā)明中的硅基CMOS射頻集成電路襯底是完全采用標(biāo)準(zhǔn)CMOS工藝并通過以下途徑獲得。首先，利用光刻技術(shù)把用于制造CMOS數(shù)字集成電路的重?fù)诫s低電阻率襯底硅片劃分為圖形化的a、b兩類多個圖形化的區(qū)域；然后使用非電化學(xué)沉積催化輔助反應(yīng)法在硅片a類區(qū)域表面形成垂直納米結(jié)構(gòu)硅；再用標(biāo)準(zhǔn)的CMOS氧化技術(shù)對其進(jìn)行氧化，形成具有垂直納米結(jié)構(gòu)的氧化硅；然后使用低壓化學(xué)氣相沉積法依次在a類區(qū)域生長一層圖形化的氧化硅和氮化硅，再旋涂一層圖形化的聚酰亞胺并使聚酰亞胺充分交聯(lián)化以保證表面平整。這樣就得到可以同時集成CMOS數(shù)字集成電路和射頻無源器件及電路的襯底硅片，以上整個過程不引入對CMOS數(shù)字集成電路有害的工藝和試劑，完全采用標(biāo)準(zhǔn)CMOS工藝或與其相兼容的工藝，而且設(shè)備和工藝簡單，成本低廉，完全適合在芯片工廠進(jìn)行流水生產(chǎn)。
具體工藝過程如下I.在圖形化的a類區(qū)域形成垂直納米結(jié)構(gòu)硅(1)以重?fù)诫s的低電阻率硅片為原料，并用標(biāo)準(zhǔn)CMOS清洗程序?qū)υ摴杵M(jìn)行清洗；(2)光刻，把上述硅片劃分為a、b兩類圖形化的區(qū)域，用正性光刻膠、負(fù)性光刻膠、聚酰亞胺或氮化硅作為掩膜保護(hù)b類區(qū)域；
(3)利用非電化學(xué)沉積法在硅片a類區(qū)域表面沉積一層金屬納米顆粒網(wǎng)絡(luò)陣列，所述的金屬納米顆粒為銀或金納米顆粒，所述的沉積銀納米顆粒網(wǎng)絡(luò)陣列采用氫氟酸和硝酸銀混合溶液，沉積金納米顆粒網(wǎng)絡(luò)陣列采用氫氟酸和氯金酸鉀混合溶液，所述氫氟酸濃度范圍為0.1mol/L-15mol/L，硝酸銀濃度為0.005mol/L-1.0mol/L，氯金酸鉀濃度為0.005-0.1mol/L；(4)使用催化輔助反應(yīng)法在a類區(qū)域表面得到一層垂直納米結(jié)構(gòu)硅，反應(yīng)溶液為氫氟酸和硝酸銀、氫氟酸和硝酸鐵、氫氟酸和硝酸鎂、氫氟酸和硝酸鎳或氫氟酸和雙氧水的混合溶液，所述氫氟酸濃度范圍為0.1mol/L-15mol/L，硝酸銀、硝酸鐵、硝酸鎂、硝酸鎳濃度為0.005mol/L-1.0mol/L，雙氧水濃度為0.05mol/L-1mol/L；(5)將上述硅片用王水或濃硫酸和雙氧水的混和液煮沸20～30分鐘去除反應(yīng)產(chǎn)物；II.氧化，在圖形化的a類區(qū)域形成具有垂直納米結(jié)構(gòu)的氧化硅(1)將上述硅片置于氧化爐中，在300～350℃的條件下干氧處理20～30分鐘；(2)逐漸升溫到1000～1050℃進(jìn)行濕氧處理5～10分鐘，將垂直硅納米線陣列完全氧化，生成具有垂直納米結(jié)構(gòu)的氧化硅；(3)自然冷卻至室溫；III.在a類區(qū)域表面覆蓋圖形化的平整化層(1)使用低壓化學(xué)氣相沉積法依次在a類區(qū)域生長一層圖形化的氧化硅和氮化硅；(2)旋涂一層聚酰亞胺；(3)光刻，在a類區(qū)域形成圖形化的氧化硅、氮化硅和聚酰亞胺；(4)將上述硅片從室溫逐漸升溫至200～350℃，保溫20分鐘以上，使聚酰亞胺充分交聯(lián)化；至此，帶有垂直納米結(jié)構(gòu)氧化硅的硅基CMOS射頻集成電路襯底硅片制造完成。
下面通過具體實(shí)施例對本發(fā)明予以說明實(shí)施例1首先取一塊可用于制造CMOS數(shù)字集成電路的低電阻率硅片，用標(biāo)準(zhǔn)CMOS清洗程序清洗硅片表面；然后利用光刻技術(shù)把上述硅片劃分為a、b兩類圖形化的區(qū)域，用正性光刻膠作為掩膜保護(hù)b類區(qū)域；將上述硅片放入盛有0.1mol/L氫氟酸和0.005mol/L硝酸銀混和液的反應(yīng)容器中完全浸泡60秒，在硅片a類區(qū)域表面沉積一層金屬銀納米顆粒網(wǎng)絡(luò)陣列，接著置入盛有0.1mol/L氫氟酸和0.005mol/L硝酸鐵混和液的反應(yīng)容器中，在50℃下完全浸泡30分鐘以在a類區(qū)域表面得到垂直納米結(jié)構(gòu)的硅，之后用王水煮沸20分鐘去除反應(yīng)產(chǎn)物和b類區(qū)域的掩膜；將上述硅片置于氧化爐中，先在300℃的條件下通氧氣干氧處理20分鐘，再逐漸升溫到1000℃進(jìn)行濕氧處理5分鐘，生成具有垂直納米結(jié)構(gòu)的氧化硅，然后自然冷卻至室溫；在上述硅片表面利用低壓化學(xué)氣相沉積法依次生長一層氧化硅和氮化硅，再旋涂一層聚酰亞胺，利用光刻技術(shù)在a類區(qū)域表面形成圖形化的氧化硅、氮化硅和聚酰亞胺層，并逐漸升溫至200℃，保溫20分鐘，使聚酰亞胺充分交聯(lián)化以保證表面平整。
實(shí)施例2首先取一塊可用于制造CMOS數(shù)字集成電路的低電阻率硅片，用標(biāo)準(zhǔn)CMOS清洗程序清洗硅片表面；然后利用光刻技術(shù)把上述硅片劃分為a、b兩類圖形化的區(qū)域，用正性光刻膠作為掩膜保護(hù)b類區(qū)域；將上述硅片放入盛有0.5mol/L氫氟酸和0.01mol/L氯金酸鉀混和液的反應(yīng)容器中完全浸泡60秒，在硅片a類區(qū)域表面沉積一層金屬金納米顆粒網(wǎng)絡(luò)陣列，接著置入盛有5mol/L氫氟酸和0.01mol/L硝酸銀混和液的反應(yīng)容器中，在50℃下完全浸泡30分鐘以在a類區(qū)域表面得到垂直納米結(jié)構(gòu)的硅，之后用王水煮沸30分鐘去除反應(yīng)產(chǎn)物和b類區(qū)域的掩膜；將上述硅片置于氧化爐中，先在300℃的條件下通氧氣干氧處理25分鐘，再逐漸升溫到1050℃進(jìn)行濕氧處理10分鐘，生成具有垂直納米結(jié)構(gòu)的氧化硅，然后自然冷卻至室溫；在上述硅片表面利用低壓化學(xué)氣相沉積法依次生長一層氧化硅和氮化硅，再旋涂一層聚酰亞胺，利用光刻技術(shù)在a類區(qū)域表面形成圖形化的氧化硅、氮化硅和聚酰亞胺層，并逐漸升溫至300℃，保溫24分鐘，使聚酰亞胺充分交聯(lián)化以保證表面平整。
實(shí)施例3用負(fù)性光刻膠作為掩膜保護(hù)b類區(qū)域；在a類區(qū)域表面沉積一層金屬銀納米顆粒網(wǎng)絡(luò)陣列時使用0.5mol/L氫氟酸和0.5mol/L硝酸銀混和液，形成垂直納米結(jié)構(gòu)硅時使用0.5mol/L氫氟酸和0.1mol/L硝酸鐵混和液；去除反應(yīng)產(chǎn)物和b類區(qū)域的掩膜時用王水煮沸30分鐘；氧化處理時，先在350℃的條件下通氧氣干氧處理30分鐘，再逐漸升溫到1050℃進(jìn)行濕氧處理10分鐘；聚酰亞胺交聯(lián)化處理時，逐漸升溫至300℃并保溫30分鐘；其它同實(shí)施例1。
實(shí)施例4用聚酰亞胺作為掩膜保護(hù)b類區(qū)域；在a類區(qū)域表面沉積一層金屬銀納米顆粒網(wǎng)絡(luò)陣列時使用5mol/L氫氟酸和1.0mol/L硝酸銀混和液，形成垂直納米結(jié)構(gòu)硅時使用2mol/L氫氟酸和0.5mol/L硝酸銀混和液；氧化處理時，先在350℃的條件下通氧氣干氧處理25分鐘，再逐漸升溫到1020℃進(jìn)行濕氧處理8分鐘；聚酰亞胺交聯(lián)化處理時，逐漸升溫至350℃并保溫25分鐘；其它同實(shí)施例1。
實(shí)施例5用氮化硅作為掩膜保護(hù)b類區(qū)域；在a類區(qū)域表面沉積一層金屬金納米顆粒網(wǎng)絡(luò)陣列時使用8mol/L氫氟酸和0.005mol/L氯金酸鉀混和液，形成垂直納米結(jié)構(gòu)硅時使用5mol/L氫氟酸和0.8mol/L硝酸鎂混和液；其它同實(shí)施例2。
實(shí)施例6在a類區(qū)域表面沉積一層金屬金納米顆粒網(wǎng)絡(luò)陣列時使用10mol/L氫氟酸和0.1mol/L氯金酸鉀混和液，形成垂直納米結(jié)構(gòu)硅時使用10mol/L氫氟酸和1.0mol/L硝酸鎳混和液；其它同實(shí)施例2。
實(shí)施例7形成垂直納米結(jié)構(gòu)硅時使用15mol/L氫氟酸和0.05mol/L雙氧水混和液；其它同實(shí)施例1。
權(quán)利要求
1.一種硅基CMOS射頻集成電路襯底，其特征在于含有重?fù)诫s的低電阻率硅片，在所述重?fù)诫s的低電阻率硅片上劃分為a、b兩類多個圖形化的區(qū)域，其中在所述的每個a類區(qū)域具有一層圖形化的垂直納米結(jié)構(gòu)的氧化硅，在該垂直納米結(jié)構(gòu)的氧化硅上面依次覆蓋有一層圖形化的氧化硅、氮化硅和聚酰亞胺。
2.按照權(quán)利要求1所述的一種硅基CMOS射頻集成電路襯底，其特征在于所述的一層圖形化的垂直納米結(jié)構(gòu)氧化硅的厚度為1～200微米。
3.如權(quán)利要求1所述的一種硅基CMOS射頻集成電路襯底的制備方法，其特征在于該方法按如下步驟進(jìn)行1)以重?fù)诫s的低電阻率硅片為原料，并對該硅片進(jìn)行清洗；2)將清洗后的硅片通過光刻技術(shù)劃分為a、b兩類圖形化的區(qū)域，并對b類區(qū)域使用正性光刻膠、負(fù)性光刻膠、聚酰亞胺或氮化硅作為掩膜保護(hù)；3)先利用非電化學(xué)沉積法在硅片a類區(qū)域表面沉積一層金屬納米顆粒網(wǎng)絡(luò)陣列，然后使用催化輔助反應(yīng)法在a類區(qū)域表面得到一層垂直納米結(jié)構(gòu)硅，并用王水或濃硫酸和雙氧水的混和液煮沸20～30分鐘去除反應(yīng)產(chǎn)物，所述的金屬納米顆粒為銀或金納米顆粒；4)對步驟3)所得到的硅片進(jìn)行氧化處理，使圖形化的a類區(qū)域形成具有垂直納米結(jié)構(gòu)的氧化硅；5)平整化處理使用低壓化學(xué)氣相沉積法依次在a類區(qū)域生長一層圖形化的氧化硅和氮化硅，再旋涂一層圖形化的聚酰亞胺并逐漸升溫至200～350℃，保溫至少20分鐘，使聚酰亞胺充分交聯(lián)化以保證表面平整。
4.按照權(quán)利要求3所述的一種硅基CMOS射頻集成電路襯底的制備方法，其特征在于步驟3)中所述的沉積銀納米顆粒網(wǎng)絡(luò)陣列采用氫氟酸和硝酸銀混合溶液，沉積金納米顆粒網(wǎng)絡(luò)陣列采用氫氟酸和氯金酸鉀混合溶液，所述氫氟酸濃度范圍為0.1mol/L-15mol/L，硝酸銀濃度為0.005mol/L-1.0mol/L，氯金酸鉀濃度為0.005-0.1mol/L；所述的催化輔助反應(yīng)法中的反應(yīng)溶液為氫氟酸和硝酸銀、氫氟酸和硝酸鐵、氫氟酸和硝酸鎂、氫氟酸和硝酸鎳或氫氟酸和雙氧水的混合溶液，所述氫氟酸濃度范圍為0.1mol/L-15mol/L，硝酸銀、硝酸鐵、硝酸鎂、硝酸鎳濃度為0.005mol/L-1.0mol/L，雙氧水濃度為0.05mol/L-1mol/L。
5.按照權(quán)利要求3所述的一種硅基CMOS射頻集成電路襯底的制備方法，其特征在于所述步驟4)中對硅片進(jìn)行氧化處理是先在300～350℃的條件下干氧處理20～30分鐘，再逐漸升溫到1000～1050℃進(jìn)行濕氧處理5～10分鐘。
全文摘要
一種硅基CMOS射頻集成電路襯底及其制造方法，該方法可以在一塊重?fù)诫s的低電阻率硅片上將CMOS數(shù)字集成電路與高品質(zhì)射頻無源器件和電路同時高度集成。本發(fā)明所提供的襯底含有重?fù)诫s的低電阻率硅片，在所述重?fù)诫s的低電阻率硅片上劃分為a、b兩類多個圖形化的區(qū)域，其中在所述的每個a類區(qū)域具有一層圖形化的垂直納米結(jié)構(gòu)的氧化硅，在該垂直納米結(jié)構(gòu)的氧化硅上面依次覆蓋有一層圖形化的氧化硅、氮化硅和聚酰亞胺。其制備方法不需高溫、高壓等苛刻條件，所用設(shè)備和工藝非常簡單，并且成本低廉，可用于大規(guī)模工業(yè)生產(chǎn)。
文檔編號H01L21/70GK1794453SQ20051008698
公開日2006年6月28日 申請日期2005年11月25日 優(yōu)先權(quán)日2005年11月25日
發(fā)明者趙嘉昊, 朱靜 申請人:清華大學(xué)