專利名稱：輸出電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及輸出電路，特別涉及具備第1及第2放大器的輸出電路。
背景技術(shù)：
一般來(lái)說(shuō)，如果MOS晶體管被施加由外來(lái)噪聲所引起的過(guò)大電壓，則會(huì)產(chǎn)生靜電破壞(ESD)。為此，特別對(duì)連接在輸入輸出端子上的MOS晶體管實(shí)施各種保護(hù)對(duì)策。在圖8中所示的輸出電路中，第1放大器1和第2放大器2的各輸出連接在一個(gè)輸出焊盤P2(輸出端子)上，由來(lái)自內(nèi)部電路3的信號(hào)φ1、φ2驅(qū)動(dòng)。第1放大器具有比第2放大器更大的驅(qū)動(dòng)能力，通過(guò)實(shí)施控制以使第1放大器或第2放大器的任一方或者兩方動(dòng)作，可改變放大器的驅(qū)動(dòng)能力。
電源電壓VDD被從電源焊盤P1供給到第1放大器1的高電壓側(cè)電源端子H1，接地電壓VSS被從接地焊盤P3供給到其低電壓側(cè)電源端子L1上。同樣，電源電壓VDD被從電源焊盤P1供給到第2放大器2的高電壓側(cè)電源端子H2，接地電壓VSS被從接地焊盤P3供給到其低電壓側(cè)電源端子L2上。
第1放大器1和第2放大器2，包括例如由P溝道型的MOS晶體管和N溝道型的MOS晶體管構(gòu)成的CMOS反相器。為了令第1放大器1的MOS晶體管，以比第2放大器2的MOS晶體管低的電阻導(dǎo)通，將其晶體管尺寸(柵極寬度GW)設(shè)計(jì)得較大。
此外，為了防止分別施加在電源焊盤P1、輸出焊盤P2以及接地焊盤P3上的外來(lái)噪聲所引起的所述MOS晶體管的靜電破壞，對(duì)第1放大器1和第2放大器2雙方，根據(jù)最小設(shè)計(jì)規(guī)則，將與各個(gè)焊盤直接連接的MOS晶體管的觸點(diǎn)的大小、觸點(diǎn)和柵極之間的距離、柵極長(zhǎng)度以及背柵極(backgate)與源·漏極之間的距離，分別設(shè)計(jì)為相當(dāng)大的尺寸。(ESD對(duì)應(yīng)設(shè)計(jì)規(guī)則)。
然而，如果如述那樣，對(duì)第1放大器1和第2放大器2這兩方，根據(jù)ESD對(duì)應(yīng)的設(shè)計(jì)規(guī)則進(jìn)行設(shè)計(jì)，則存在構(gòu)成它們的MOS晶體管的尺寸變大、LSI的芯片尺寸變大這樣的問(wèn)題。
專利文獻(xiàn)1特開(kāi)平5-335493號(hào)公報(bào)發(fā)明內(nèi)容本發(fā)明的輸出電路，正是鑒于上述問(wèn)題點(diǎn)而提出的，其特征在于，具備第1放大器，包括第1晶體管；和，第2放大器，包括第2晶體管，且具有比所述第1放大器小的驅(qū)動(dòng)能力，所述第2晶體管，根據(jù)尺寸比所述第1晶體管小的的設(shè)計(jì)規(guī)則進(jìn)行設(shè)計(jì)，并且所述第2放大器的輸出端子、高電壓側(cè)電源端子、或者低電壓側(cè)電源端子中的至少一個(gè)上，連接有保護(hù)電阻元件。
根據(jù)本發(fā)明，上述第2晶體管，通過(guò)根據(jù)尺寸比所述第1晶體管小的設(shè)計(jì)規(guī)則進(jìn)行設(shè)計(jì)，并且在上述第2放大器的輸出端子、高電壓側(cè)電源端子或低電壓側(cè)電源端子中的至少一個(gè)上連接保護(hù)電阻元件，來(lái)縮小第2放大器的尺寸，同時(shí)可以充分確保其抗靜電破壞強(qiáng)度。


圖1是有關(guān)本發(fā)明的第1實(shí)施方式的輸出電路的電路圖。
圖2是有關(guān)本發(fā)明的第1實(shí)施方式的第1放大器及第2放大器的電路圖。
圖3是構(gòu)成第1放大器的N溝道型MOS晶體管及構(gòu)成第2放大器的N溝道型MOS晶體管的圖案圖。
圖4是構(gòu)成本發(fā)明的第2放大器的N溝道型MOS晶體管及第3保護(hù)電阻元件的圖案圖。
圖5是有關(guān)本發(fā)明的第2實(shí)施方式的輸出電路的電路圖。
圖6是有關(guān)本發(fā)明的第3實(shí)施方式的輸出電路的電路圖。
圖7是有關(guān)本發(fā)明的第4實(shí)施方式的輸出電路的電路圖。
圖8是有關(guān)現(xiàn)有例的電路圖。
具體實(shí)施例方式
接下來(lái)，參照?qǐng)D1對(duì)本發(fā)明的第1實(shí)施方式的輸出電路進(jìn)行說(shuō)明。該輸出電路，第1放大器1和第2放大器2的各輸出與一個(gè)輸出焊盤P2(輸出端子)連接，由來(lái)自內(nèi)部電路3的信號(hào)φ1、φ2驅(qū)動(dòng)。第1放大器1具有比第2放大器2更大的驅(qū)動(dòng)能力，通過(guò)按照使第1放大器或者第2放大器的任一方或者兩方動(dòng)作的方式進(jìn)行控制，可使放大器的驅(qū)動(dòng)能力可變。
電源電壓VDD被從電源焊盤P1供給到第1放大器1的高電壓側(cè)電源端子H1，接地電壓VSS被從接地焊盤P3供給到其低電壓側(cè)電源端子L1上。與此相對(duì)，電源電壓VDD通過(guò)第1保護(hù)電阻元件r1從電源焊盤P1供給到第2放大器2的高電壓側(cè)電源端子H2，接地電壓VSS通過(guò)第2保護(hù)電阻元件r2從接地焊盤P3供給到其低電壓側(cè)電源端子L2上。此外，第3保護(hù)電阻元件r3連接在第2放大器2的輸出與輸出端子P2之間。這第1至第3保護(hù)電阻元件r1、r2、r3，如后文所述用金屬布線形成，優(yōu)選它們的電阻值為10Ω左右。
外來(lái)噪聲有可能被施加在電源焊盤P1、輸出焊盤P2、接地焊盤P3的任一個(gè)上。在外來(lái)噪聲施加在電源焊盤P1上時(shí)第1保護(hù)電阻元件r1限制噪聲電流、在外來(lái)噪聲施加在接地焊盤P3上時(shí)第2保護(hù)電阻元件r2限制噪聲電流、在外來(lái)噪聲施加在輸出焊盤P2上時(shí)第3保護(hù)電阻元件r3限制噪聲電流，來(lái)保護(hù)第2放大器2。因此，雖然通過(guò)插入第1保護(hù)電阻元件r1、第2保護(hù)電阻元件r2、第3保護(hù)電阻元件r3的任一個(gè)都有一定效果，但要對(duì)所有的外來(lái)噪聲采取靜電破壞對(duì)策，就優(yōu)選插入所有的保護(hù)電阻元件。
接著，參照?qǐng)D2對(duì)有關(guān)本發(fā)明第1實(shí)施方式的第1放大器1、第2放大器2的具體的電路構(gòu)成例進(jìn)行說(shuō)明。圖2(a)是第1放大器1的輸出部的電路圖，圖2(b)是第2放大器2的輸出部的電路圖。
第1放大器1的輸出部，由CMOS反相器構(gòu)成，電源電壓VDD從電源焊盤P1供給到P溝道型MOS晶體管M1的源極上，接地電壓VSS從接地焊盤P3供給到N溝道型MOS晶體管M2的源極上。此外，P溝道型的MOS晶體管M1的漏極和N溝道型MOS晶體管M2的漏極連接，其連接點(diǎn)(即第1放大器1的輸出端子)與輸出焊盤P2連接。此外，信號(hào)φ1施加在P溝道型MOS晶體管M1的柵極及N溝道型MOS晶體管M2的柵極上。
此外，第2放大器2的輸出部也由MOS反相器構(gòu)成，但電源電壓VDD通過(guò)第1保護(hù)電阻元件r1從電源焊盤P1供給到P溝道型MOS晶體管M3的源極，接地電壓VSS通過(guò)第2保護(hù)電阻元件r2從接地焊盤P3供給到N溝道型MOS晶體管M4的源極上。此外，在該CMOS反相器的輸出與輸出焊盤P2之間連接第3保護(hù)端子元件。
接下來(lái)，參照?qǐng)D3對(duì)構(gòu)成第1放大器1的所述N溝道型MOS晶體管M2、以及構(gòu)成第2放大器2的所述N溝道型MOS晶體管M4的圖案進(jìn)行說(shuō)明。圖3(a)是N溝道型MOS晶體管M2的平面圖，圖3(b)是N溝道型MOS晶體管M4的平面圖。
在N溝道型MOS晶體管M2中，在源極11及漏極12上分別配置觸點(diǎn)13S、13D。源極11經(jīng)觸點(diǎn)13S與金屬布線14電連接，漏極12經(jīng)觸點(diǎn)13D與金屬布線15電連接。在此，N溝道型MOS晶體管M2，根據(jù)ESD對(duì)應(yīng)設(shè)計(jì)規(guī)則而設(shè)計(jì)，分別將柵極10的柵長(zhǎng)GL1(例如1.2μm)、柵極10和觸點(diǎn)13S、13D之間的間隔EX1、觸點(diǎn)的寬度C1形成得較大。此外，為了具有第1放大器1的驅(qū)動(dòng)能力，N溝道型MOS晶體管M2的尺寸(柵寬GW)設(shè)計(jì)得較大，例如為7500μm。
此外，在構(gòu)成第2放大器2的N溝道型MOS晶體管M4中，觸點(diǎn)23S、23D分別配置在源極21以及漏極22上。源極21經(jīng)觸點(diǎn)23S與金屬布線24電連接，漏極22經(jīng)觸點(diǎn)23D與金屬布線25電連接。在此，N溝道型MOS晶體管M4不遵守ESD對(duì)應(yīng)規(guī)則，而是根據(jù)比其尺寸更小的設(shè)計(jì)規(guī)則、優(yōu)選最小設(shè)計(jì)規(guī)則進(jìn)行設(shè)計(jì)，分別將柵極20的柵長(zhǎng)GL2(例如0.8μm)、柵極20與觸點(diǎn)23S、23D之間的間隔EX2、觸點(diǎn)的寬度C2形成得較細(xì)。此外，由于第2放大器2的驅(qū)動(dòng)能力，比第1放大器1小，因此N溝道型MOS晶體管M4的尺寸(柵寬GW)設(shè)計(jì)得較小。例如為20～30μm。
再有，構(gòu)成第1放大器1的所述P溝道型MOS晶體管M1、和構(gòu)成第2放大器2的所述P溝道型MOS晶體管M3之間的關(guān)系也相同。并且，如圖4所示，與N溝道型MOS晶體管M4的源極21連接的金屬布線24在半導(dǎo)體芯片上延伸，形成由迂回圖案形狀構(gòu)成的第2保護(hù)電阻元件r2。第1保護(hù)電阻元件r1及第3保護(hù)電阻元件r3，優(yōu)選也與第2保護(hù)電阻元件r2相同，令金屬布線迂回，有效活用LSI芯片內(nèi)的金屬布線的空閑空間來(lái)形成。
根據(jù)本實(shí)施方式，由于對(duì)第1放大器1，以ESD對(duì)應(yīng)設(shè)計(jì)規(guī)則設(shè)計(jì)，因此，能較好地抵御靜電破壞，此外由于對(duì)第2放大器2，以比ESD對(duì)應(yīng)設(shè)計(jì)規(guī)則更小的設(shè)計(jì)規(guī)則進(jìn)行設(shè)計(jì)，因此可減小這部分圖案面積，并且由于插入了保護(hù)電阻元件，因此能夠限制外來(lái)噪聲所引起的噪聲電流，作為輸出電路整體可確保足夠的抗靜電破壞強(qiáng)度。此外，由于第2放大器2的驅(qū)動(dòng)能力小，因此與第1放大器1相比，因插入保護(hù)電阻元件而對(duì)輸出阻抗造成的影響較小。
接下來(lái)，參照?qǐng)D5對(duì)本發(fā)明的第2實(shí)施方式的輸出電路進(jìn)行說(shuō)明。該輸出電路，第1放大器1的輸出通過(guò)第2保護(hù)電阻元件r2施加在第2放大器2的低電壓側(cè)電源端子L2上。即如果輸入到第2放大器2上的信號(hào)φ2具有VDD與VSS之間的振幅，則該第2放大器2是將該信號(hào)φ2變換為VDD與第1放大器1的輸出電壓Vout之間的振幅的電平移動(dòng)電路。該第2放大器2的輸出輸入到內(nèi)部電路3中。其他結(jié)構(gòu)與第1實(shí)施方式相同。
接下來(lái)，參照?qǐng)D6對(duì)本發(fā)明的第3實(shí)施方式的輸出電路進(jìn)行說(shuō)明。電荷泵電路6，是對(duì)從電源焊盤P4供給的電源電壓VDD進(jìn)行升壓的電路，通過(guò)放大器7、8分別向輸出焊盤P5、P6輸出2VDD、3VDD的電壓。放大器7、8具有與第1以及第2實(shí)施方式的第1放大器1相當(dāng)?shù)慕Y(jié)構(gòu)。
4是第1電平移動(dòng)電路，其輸出控制電荷泵電路6內(nèi)的電荷傳送MOS晶體管的開(kāi)關(guān)。在第1電平移動(dòng)電路4上，通過(guò)保護(hù)電阻元件r6、r7分別供給2VDD、VDD，具有與第1及第2實(shí)施方式的第2放大器2相當(dāng)?shù)慕Y(jié)構(gòu)。
5是第2電平移動(dòng)電路，其輸出控制電荷泵電路6內(nèi)的其他電荷傳送MOS晶體管的開(kāi)關(guān)。在此第2電平移動(dòng)電路5上，通過(guò)保護(hù)電阻元件r4、r5分別供給3VDD、2VDD，具有相當(dāng)于第1及第2實(shí)施方式的第2放大器2的結(jié)構(gòu)。
接著，參照?qǐng)D7對(duì)本發(fā)明的第4實(shí)施方式的輸出電路進(jìn)行說(shuō)明。電荷泵電路10，是從接地焊盤P7獲得接地電位VSS、生成負(fù)電壓的電路，通過(guò)放大器11，對(duì)輸出焊盤P8輸出-VDD的電壓。放大器11具有相當(dāng)于第1以及第2實(shí)施方式的第1放大器1的結(jié)構(gòu)。12是電平移動(dòng)電路，其輸出控制電荷泵電路10內(nèi)的電荷傳送MOS晶體管的開(kāi)關(guān)。在電平移動(dòng)電路12上，通過(guò)保護(hù)電阻元件r8、r9，分別供給VSS、-VDD，具有相當(dāng)于第1及第2實(shí)施方式的第2放大器2的結(jié)構(gòu)。
再有，在上述實(shí)施方式中，關(guān)于構(gòu)成第1放大器1以及第2放大器2的MOS晶體管(例如M1、M2、M3、M4)的種類，就ESD對(duì)策而言，優(yōu)選以下任一組合。第1組合為，第1放大器1以及第2放大器2的MOS晶體管，都由低耐壓MOS晶體管構(gòu)成。第2組合為，第1放大器1以及第2放大器2的MOS晶體管都由高耐壓MOS晶體管構(gòu)成。第3組合為，第1放大器1的MOS晶體管由低耐壓MOS晶體管構(gòu)成，第2放大器2的MOS晶體管由高耐壓MOS晶體管構(gòu)成。
權(quán)利要求
1.一種輸出電路，其特征在于，具備第1放大器，包括第1晶體管；和，第2放大器，包括第2晶體管，且具有比所述第1放大器小的驅(qū)動(dòng)能力，所述第2晶體管，根據(jù)尺寸比所述第1晶體管小的的設(shè)計(jì)規(guī)則進(jìn)行設(shè)計(jì)，并且所述第2放大器的輸出端子、高電壓側(cè)電源端子、或者低電壓側(cè)電源端子中的至少一個(gè)上，連接有保護(hù)電阻元件。
2.根據(jù)權(quán)利要求1所述的輸出電路，其特征在于，所述第1的放大器以及第2的放大器的輸出，連接在同一個(gè)輸出端子上。
3.根據(jù)權(quán)利要求1所述的輸出電路，其特征在于，所述第2放大器的輸出被供給到半導(dǎo)體集成電路內(nèi)的內(nèi)部電路中。
4.根據(jù)權(quán)利要求3所述的輸出電路，其特征在于，所述第2放大器是電平移動(dòng)電路。
全文摘要
本發(fā)明提供一種輸出電路，在縮小圖案面積的同時(shí)能夠充分確保抗靜電破壞強(qiáng)度。本發(fā)明的輸出電路中，第1放大器(1)和第2放大器(2)的各輸出與1個(gè)輸出焊盤(P2)連接，由來(lái)自內(nèi)部電路(3)的信號(hào)(φ1、φ2)驅(qū)動(dòng)。第1放大器(1)具有比第2放大器(2)更大的驅(qū)動(dòng)能力。電源電壓VDD通過(guò)第1保護(hù)電阻元件(r1)供給到第2放大器(2)的高電壓側(cè)電源端子(H2)上，接地電壓VSS通過(guò)第2保護(hù)電阻元件(r2)供給到其低電壓側(cè)電源端子(L2)上。此外，第3保護(hù)電阻元件(r3)連接在第2放大器(2)的輸出與輸出端子(P2)之間。優(yōu)選這第1至第3保護(hù)電阻元件(r1、r2、r3)由金屬布線形成、電阻值為10Ω左右。
文檔編號(hào)H01L23/58GK1722434SQ20051008333
公開(kāi)日2006年1月18日 申請(qǐng)日期2005年7月13日 優(yōu)先權(quán)日2004年7月13日
發(fā)明者赤井一雅, 金武行雄, 石塚智子 申請(qǐng)人:三洋電機(jī)株式會(huì)社