專利名稱：具有溝槽擴(kuò)散區(qū)的mos器件及其形成方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及半導(dǎo)體器件，尤其是具有改善的高頻性能的金屬-氧化物-半導(dǎo)體(MOS)器件和形成該器件的方法。
背景技術(shù)：
MOS器件，包括橫向擴(kuò)散的MOS器件(LDMOS)，應(yīng)用在許多領(lǐng)域，如無線電通訊系統(tǒng)中的功率放大器。關(guān)于LDMOS器件的直流(DC)性能，通常希望具有低接通電阻和高跨導(dǎo)。低壓(如，小于約10V的擊穿電壓)LDMOS器件的接通電阻主要取決于器件溝道區(qū)的電阻。例如，在低壓LDMOS器件中，溝道電阻占器件接通總電阻的大約80％。比較起來，高壓功率MOS場效應(yīng)晶體管(MOSFET)器件的接通電阻主要取決于器件漂移區(qū)的電阻。
為了獲得低接通電阻和/或高功率處理能力，通常需要更寬的溝道。然而，由于器件的平面特性，形成具有較寬溝道的器件會消耗更多的芯片面積。而且，器件的輸出電容，它是器件的P-N結(jié)周長的函數(shù)，作為溝道寬度的函數(shù)會相應(yīng)地提高。不利地是，器件輸出電容的提高影響LDMOS器件的高頻性能(如，大于約1GHz)。
已知的方法是，通過采用折疊柵極LDMOS結(jié)構(gòu)提高LDMOS的溝道寬度卻沒有必然地消耗額外的芯片面積，這種方法已被Yuanzheng Zhu等發(fā)表的論文所揭示，該論文刊登在2001年12月第48卷第12期的《IEEE電子器件學(xué)報(bào)》(IEEE Transactions onElectron Devices)，題目是“具有低接通電阻和高跨導(dǎo)的折疊柵極LDMOS晶體管”(Folded Gate LDMOS Transistor with LowOn-Resistance and High Transconductance)，該論文在這里作為參考文獻(xiàn)被引用。然而，盡管LDMOS器件的折疊柵極構(gòu)造能制造具有降低的接通電阻而不會明顯提高芯片面積的器件，這種方法在提高器件的高頻性能方面基本沒有用處，這是因?yàn)?，如果形成的溝道區(qū)基本上是平坦的，器件的P-N結(jié)的周長從而結(jié)電容保持不變。
因此，存在對這樣的MOS器件的需要，即具有改進(jìn)的高頻性能和接通特性而不具有通常影響傳統(tǒng)MOS器件的一種或多種上述的缺陷。進(jìn)一步希望這樣的MOS器件與標(biāo)準(zhǔn)的集成電路(IC)加工技術(shù)充分兼容。

發(fā)明內(nèi)容
本發(fā)明提供這樣的技術(shù)，即降低MOS器件的接通電阻而沒有顯著提高器件的輸出電容，從而提高器件的高頻性能和DC性能。而且，本發(fā)明的技術(shù)能夠采用與傳統(tǒng)的CMOS兼容的加工技術(shù)制造IC器件，例如LDMOS器件。因此，制造IC器件的費(fèi)用不會明顯提高。
根據(jù)本發(fā)明的一個(gè)方面，MOS器件包括具有第一導(dǎo)電類型的半導(dǎo)體層和在半導(dǎo)體層中靠近其上表面形成的具有第二導(dǎo)電類型的第一和第二源極/漏極區(qū)。該第一和第二源極/漏極區(qū)彼此分開。柵極形成在半導(dǎo)體層上方并與半導(dǎo)體層電隔離，至少部分位于第一和第二源極/漏極區(qū)之間。至少構(gòu)造第一和第二源極/漏極區(qū)中的給定一個(gè)，使其具有較半導(dǎo)體層和給定的源極/漏極區(qū)之間的結(jié)寬度大得多的有效寬度。
給定的源極/漏極區(qū)可以包括形成在半導(dǎo)體層中靠近其上表面的多個(gè)溝槽。這樣安排溝槽的間距，以使分隔兩個(gè)相鄰溝槽的壁基本上由第二導(dǎo)電類型的材料構(gòu)成。這樣，與MOS器件相關(guān)的結(jié)電容基本上不依賴于溝槽的深度，而是給定源極/漏極區(qū)的線性寬度的函數(shù)。因此，有利地，降低了MOS器件的接通電阻而器件的結(jié)電容沒有明顯的提高。
根據(jù)本發(fā)明的又一個(gè)方面，提供一種形成金屬-氧化物-半導(dǎo)體器件的方法，它包括下面的步驟在第二導(dǎo)電類型的半導(dǎo)體層中形成第一導(dǎo)電類型的第一和第二源極/漏極區(qū)，該第一和第二源極/漏極區(qū)靠近半導(dǎo)體層的上表面形成并彼此分開；在半導(dǎo)體層上方形成柵極并使之與半導(dǎo)體層電隔離，該柵極至少部分形成在第一和第二源極/漏極區(qū)之間。使第一和第二源極/漏極區(qū)中的至少給定一個(gè)形成為，其有效寬度較位于半導(dǎo)體層和給定的源極/漏極區(qū)之間的結(jié)的寬度大得多。
從下面對示例實(shí)施例詳細(xì)的描述并結(jié)合附圖，本發(fā)明的這些和其它的特點(diǎn)和優(yōu)點(diǎn)將變得明顯。


圖1是顯示可以采用本發(fā)明技術(shù)的示范性的MOS器件的至少一部分的俯視圖。
圖2是顯示圖1所示的MOS器件的至少一部分的沿A-A′線的橫截面圖。
圖3是顯示圖1所示的MOS器件的至少一部分的沿A-A′線的橫截面圖，其中采用了本發(fā)明的技術(shù)。
圖4是根據(jù)本發(fā)明的又一個(gè)實(shí)施例形成的示例MOS器件的至少一部分的橫截面圖。
圖5是根據(jù)本發(fā)明的第三實(shí)施例形成的示例MOS器件的至少一部分的橫截面圖。
圖6是根據(jù)本發(fā)明的又一個(gè)實(shí)施例形成的示例MOS器件的至少一部分的橫截面圖。
圖7A-7D顯示了根據(jù)本發(fā)明的一個(gè)實(shí)施例用于形成圖4所示的示例MOS器件的示例方法的步驟。
圖8A-8C顯示了根據(jù)本發(fā)明的又一個(gè)實(shí)施例用于形成圖6所示的示例MOS器件的示例方法的步驟。
具體實(shí)施例方式
這里將參照示例的CMOS半導(dǎo)體制造技術(shù)描述本發(fā)明，該技術(shù)用于形成DMOS晶體管和其它的器件和/或電路。然而，應(yīng)當(dāng)理解的是，本發(fā)明不限于制造這種或任何給定的器件或電路。相反，本發(fā)明更適用于這樣的MOS器件，它包括新穎的溝槽擴(kuò)散排列，這種排列有利于提高器件的電性能(如降低的接通電阻)和高頻性能而不會明顯提高器件消耗的芯片面積值。
盡管這里特別參照MOS器件和互補(bǔ)金屬-氧化物-半導(dǎo)體(CMOS)制造方法描述本發(fā)明的施行，但是熟悉本領(lǐng)域的人員可以理解，經(jīng)過該變或不經(jīng)改變，本發(fā)明的技術(shù)同樣應(yīng)用于其它的制造方法(如雙極結(jié))和/或形成其它的器件，如雙極結(jié)晶體管(BJT)、垂直擴(kuò)散MOS(DMOS)器件、延伸漏極MOS場效應(yīng)晶體管(MOSFET)器件等，但不僅限于此。進(jìn)一步，盡管這里參照N-溝道MOS器件描述本發(fā)明，熟悉本領(lǐng)域的人員會理解，采用簡單地以相反極性替代N-溝道實(shí)施例的極性可以形成P-溝道MOS器件，和本發(fā)明的技術(shù)和優(yōu)點(diǎn)將同樣適應(yīng)于替代實(shí)施例。
可以理解，附圖中顯示的不同的層和/或區(qū)不是按比例繪制，為了便于解釋，通常用在這種集成電路結(jié)構(gòu)的一個(gè)或多個(gè)一種類型的半導(dǎo)體層和/或區(qū)不可能在一個(gè)給定的圖中明確地表示。這不意味著在實(shí)際的集成電路結(jié)構(gòu)中沒有明確示出的半導(dǎo)體層和/或區(qū)能夠省略。
圖1和圖2分別顯示了示例的MOS器件100的至少一部分的俯視圖和橫截面圖，其中可以采用本發(fā)明技術(shù)。MOS器件100優(yōu)選的包括形成在襯底112上的外延層104。襯底112通常由單晶硅形成，盡管可以采用替代材料，如鍺、砷化鎵等，但不僅限于此。另外，可以通過添加雜質(zhì)或摻雜劑，如通過擴(kuò)散或注入步驟，改變材料的導(dǎo)電性(如N-型或P-型)來改變襯底112。在本發(fā)明的優(yōu)選實(shí)施例中，襯底112具有P-型導(dǎo)電性，它是重?fù)诫s的，通常標(biāo)以“+”號表示，從而可以標(biāo)記為P+襯底?？梢圆捎弥T如擴(kuò)散或注入的步驟向襯底材料中添加希望濃度的(如大約5×1018到大約5×1019原子/cm3)P-型雜質(zhì)或摻雜劑(如硼)形成P+襯底112。外延層104優(yōu)選地以已知濃度水平的P-型雜質(zhì)摻雜以將選擇性地將材料的導(dǎo)電率改變?yōu)轭A(yù)期值。替代地，可以采用，如傳統(tǒng)的擴(kuò)散工藝形成作為P-型擴(kuò)散層的外延層104。與襯底112的摻雜濃度相比，外延層104的摻雜濃度優(yōu)選地略低一些(如大約1015到大約1016原子/cm3)。
這里使用的術(shù)語“半導(dǎo)體層”指其它材料可以形成在其上和/或其中的任何半導(dǎo)體材料。半導(dǎo)體層可以形成在襯底112上，可以包括單一層，如外延層104，或包括不同材料的多層和/或具有不同摻雜濃度的相同材料的多層。
源極區(qū)102和漏極區(qū)106分別形成在外延層104中靠近其外表面并彼此分開。例如采用注入或擴(kuò)散工藝，源極區(qū)102和漏極區(qū)106優(yōu)選地被摻雜以已知濃度水平的雜質(zhì)(如磷、砷等)以選擇性地將材料的導(dǎo)電率改變到預(yù)期值。優(yōu)選地，源極區(qū)102和漏極區(qū)106具有相關(guān)的與外延層104的導(dǎo)電類型相反的導(dǎo)電類型，以便于在器件中形成有源區(qū)。在本發(fā)明的優(yōu)選實(shí)施例中，源極區(qū)102和漏極區(qū)106屬于重?fù)诫s的N-型導(dǎo)電類型，從而可以標(biāo)記為N+源極和漏極區(qū)。在N+源極區(qū)102和漏極區(qū)106與P-型外延層104之間的邊界在這里可以標(biāo)記為P-N結(jié)。
可以理解，對于簡單的MOS器件，因?yàn)樵揗OS器件本性上對稱，因而是雙向的，在MOS器件中分配源極和漏極標(biāo)記基本上是隨意的。因此，源極和漏極區(qū)通常分別作為第一和第二源極/漏極區(qū)，其中術(shù)語“源極/漏極”在這里代表源極區(qū)或漏極區(qū)。
柵極108形成在外延層104上方并至少部分置于源極區(qū)102和漏極區(qū)106之間。柵極108通常形成在絕緣層(未示出)上，優(yōu)選地為一種氧化物(如二氧化硅)，形成在至少部分外延層上以與相對源極區(qū)102和漏極區(qū)106電隔離柵極。柵極108優(yōu)選地由導(dǎo)電材料形成，如多晶硅，盡管適合的替代材料(如金屬等)可以同樣地被采用?？梢酝ㄟ^向柵極提供硅化物層(未示出)降低柵極108的電阻，這對某些高頻應(yīng)用中的使用尤其有益。溝道區(qū)(未示出)形成在MOS器件100的靠近柵極108的本體區(qū)(未示出)中，主要來自被施加到柵極上的正電勢作用聚積的電子。盡管未示出，輕摻雜的漏極(LDD)區(qū)可以形成在外延層104中，靠近外延層的上表面并置于柵極108和漏極區(qū)106之間。
在MOS器件中希望提高導(dǎo)電率，從而降低接通電阻。一種提高M(jìn)OS器件的導(dǎo)電率的方法是提高器件的有效溝道寬度Weff。為了實(shí)現(xiàn)此目的，多個(gè)溝槽110形成在外延層104中，每個(gè)溝槽水平地(如在基本上與襯底112平行的平面)延伸在源極區(qū)102和漏極區(qū)106之間。參照圖2，其是示例的MOS器件100的至少一部分漏極區(qū)的沿圖1的A-A′線的橫截面圖，溝槽110的存在通過提高器件的表面積基本上提高了器件的有效寬度，而沒有消耗任何額外的芯片面積。例如，通過使各溝槽110的深度D基本上等于溝槽的寬度Wt，在MOS器件100中溝道區(qū)的密度加倍，導(dǎo)致跨導(dǎo)提高和接通電阻降低。在前面引用的題目為“具有低接通電阻和高跨導(dǎo)的折疊柵極LDMOS晶體管”的Yuanzheng Zhu等的論文中描述了為提高表面積采用相同的方法的器件，其可以作為折疊柵極LDMOS器件。
然而，盡管折疊柵極LDMOS結(jié)構(gòu)在降低接通電阻而不消耗任何額外的芯片面積方面可以提供某些益處，但這種排列在提高器件的高頻性能方面基本上沒有提供任何益處。這主要由于器件的結(jié)電容Cj，它是器件的P-N結(jié)寬度的函數(shù)，隨MOS器件的有效寬度成比例增加。MOS器件100的結(jié)電容的降低不依賴于溝槽寬度，這樣如果溝道區(qū)基本上平坦的形成(如非溝槽)，MOS器件100的結(jié)電容基本上保持不變。
P-N結(jié)的寬度可以被確定為N+漏極區(qū)106的周長之和，該漏極區(qū)106在遍及溝道區(qū)的寬度上沿溝槽110與P-型外延層104重疊。要注意的是，盡管圖2中作為兩維尺度的橫截面示出，溝槽110基本上在器件的源極區(qū)102和漏極區(qū)106之間三維延伸。這樣，給定溝槽的電容分布將是溝槽中P-N結(jié)的周長的函數(shù)，該周長是大約兩倍的溝槽深度加上溝槽寬度(如2D+Wt)。同樣，與兩個(gè)相鄰溝槽110之間的漏極區(qū)106的各部分有關(guān)的電容分布，即臺地114(mesa)有關(guān)的電容分布，是臺地114的P-N結(jié)的周長的函數(shù)，對于此實(shí)施例該周長是大約兩部的溝槽深度加上臺地的厚度T(如2D+T)。
圖3是示例MOS器件的至少一部分的橫截面圖，其中本發(fā)明的技術(shù)被實(shí)施。構(gòu)造MOS器件300以有利地提高器件的導(dǎo)電率，從而降低接通電阻而沒有消耗額外的芯片面積和明顯增加器件的結(jié)電容。這樣，結(jié)電容Cj不與器件的有效溝道寬度Weff成比例增長。因此，與標(biāo)準(zhǔn)MOS器件比較，MOS器件300將提供增加的高頻性能。為了實(shí)現(xiàn)此目的，形成示例的MOS器件300，這樣出于用于確定器件的導(dǎo)電率的目的，有效寬度Weff較器件的P-N結(jié)的寬度大得多。
如圖2顯示的MOS器件100一樣，示例的MOS器件300包括P+襯底302和形成在襯底上的P-型外延層304。多個(gè)溝槽310形成在外延層304中以提高器件的表面積，如前面的解釋。N+漏極區(qū)306形成在外延層中，例如采用注入和/或擴(kuò)散工藝。漏極區(qū)306靠近MOS器件300的外表面形成，從而會依照由溝槽310造成的器件的起伏的上表面輪廓。盡管圖3示出的僅是MOS器件300的漏極區(qū)，可以理解，器件的源極區(qū)可以以同樣的方式形成。對于LDMOS器件的例子，其中源極區(qū)通常與襯底電連接，源極區(qū)的電容分布通常可以忽略。
不象圖2所示的MOS器件100的排列，在示例的MOS器件300中溝槽310的間距S被有利地設(shè)置，這樣形成漏極區(qū)306后，在各對相鄰溝槽之間的臺地308基本上完全由具有N-型導(dǎo)電性的材料構(gòu)成。MOS器件300的有效寬度Weff將是器件的溝槽310的深度和數(shù)目的函數(shù)。由于基本上沒有形成在臺地308中的P-N結(jié)，臺地的結(jié)電容相對于器件的整個(gè)輸出電容的分布基本上會為零。這樣，至少出于確定結(jié)電容的目的，漏極區(qū)P-N結(jié)的寬度會，至少部分地，基于整個(gè)漏極區(qū)的P-N結(jié)的線性寬度WLIN加上兩倍的溝槽深度(WLIN+2D)確定。
通常，P-N結(jié)的線性寬度會基本上大于溝槽深度，這樣可歸因于臺地308的結(jié)電容會基本上不依賴于溝槽深度。在本發(fā)明的優(yōu)選實(shí)施例中，可以采用大約1μm到大約50μm的溝槽深度，MOS器件300的導(dǎo)電率以溝槽深度函數(shù)的方式提高。對于圖3所示的示例MOS器件300，P-N結(jié)電容Cj的降低與器件的有效寬度Weff成比例，其至少部分根據(jù)下面的表達(dá)式實(shí)現(xiàn)Cj∝Weff-2nD其中n是所采用的溝槽數(shù)目，D是溝槽深度。從上述表達(dá)式可以看出，對于給定的有效寬度Weff，器件的結(jié)電容Cj隨器件中所用的溝槽數(shù)目的增加而降低，同樣隨溝槽深度的增加而降低。
在一優(yōu)選實(shí)施例中，MOS器件300中漏極區(qū)306的橫截面厚度為大約0.3μm。由于用來形成漏極區(qū)306的N-型雜質(zhì)會從兩個(gè)相鄰溝槽310的側(cè)壁擴(kuò)散進(jìn)入各臺地308，大約0.6μm或更小的溝槽間距會保證臺地中幾乎所有的P-型外延材料被N+漏極區(qū)所消耗。可以理解，MOS器件300不限于給定的溝槽310的間距。如，可以通過提高M(jìn)OS器件300中漏極區(qū)306的橫截面厚度，使用大于0.6μm的溝槽間距。
圖4是根據(jù)本發(fā)明的又一個(gè)實(shí)施例形成的示例MOS器件400的至少部分的橫截面圖。圖4主要顯示了MOS器件400中漏極區(qū)。象圖3中所示的MOS器件300一樣，這樣構(gòu)造MOS器件400，使器件的有效寬度Weff基本上比器件的P-N結(jié)的寬度大，從而有利地降低器件中的接通電阻而沒有消耗額外的芯片面積和沒有提高器件的結(jié)電容。
示例MOS器件400包括形成在P+襯底402上的P-型外延層404。多個(gè)溝槽410形成在外延層404中靠近外延層的上表面。在兩個(gè)相鄰的溝槽410之間的外延區(qū)指臺地412。臺地412的中心部分優(yōu)選地包括絕緣材料408，如氧化物(如二氧化硅)。優(yōu)選形成的絕緣材料408的深度幾乎等于溝槽410的深度(如大約1μm到大約50μm)。
N+漏極區(qū)406形成在外延層404中，如通過使用注入和/或擴(kuò)散工藝。圖示很明顯，漏極區(qū)406優(yōu)選地形成在靠近外延層404的上表面，這樣基本上依照溝槽410造成的外延層上表面的起伏輪廓。然而，在MOS器件400中，漏極區(qū)406不是形成為連續(xù)的區(qū)域，替代地形成為分隔的區(qū)段，漏極區(qū)段通過臺地412中形成的絕緣材料408彼此分開。漏極區(qū)段406主要被限制在溝槽410的側(cè)壁和底壁，這樣會具有相應(yīng)的溝槽410的形狀。盡管圖4示出的僅為MOS器件400的漏極區(qū)406的部分橫截面，可以理解，這里所描述的本發(fā)明的技術(shù)同樣地被應(yīng)用于形成器件的源極區(qū)。
MOS器件400的溝道區(qū)的有效寬度Weff可以被確定為器件中所有漏極區(qū)段406的周長之和，對于給定的溝槽，該有效寬度是溝槽深度D的兩倍加上溝槽寬度W(即2D+W)的函數(shù)。確定MOS器件400的結(jié)電容時(shí)，器件中P-N結(jié)的寬度基本上僅是溝槽寬度的函數(shù)，這是因?yàn)橛捎诮^緣材料408的存在沒有P-N結(jié)形成在臺地412中。這樣，象圖3所示的MOS器件300一樣，這樣構(gòu)造MOS器件400，使溝道區(qū)的有效寬度基本上大于器件的漏極區(qū)的P-N結(jié)的寬度。
圖5是根據(jù)本發(fā)明的第三實(shí)施例形成的示例MOS器件500的至少部分的橫截面圖。圖5主要顯示了MOS器件500中漏極區(qū)506的橫截面圖。MOS器件500優(yōu)選地包括形成在P+襯底502上的P-型外延層504。象圖3所示的MOS器件300一樣，MOS器件500包括形成在外延層504中靠近其上表面的多個(gè)溝槽。與圖3所示的MOS器件300的溝槽310比較，優(yōu)選形成的MOS器件500的溝槽510具有底切(undercut)壁514，這樣給定溝槽的底面較溝槽的上部開口寬得多?？梢孕纬傻浊斜?，如采用各向異性刻蝕工藝。這樣，可以形成具有希望斜率的側(cè)壁(如正和/或負(fù)斜率)的溝槽510。
優(yōu)選地，這樣構(gòu)造兩個(gè)相鄰溝槽510之間的間距和N+漏極區(qū)506的厚度，這樣在外延層504中形成漏極區(qū)后，靠近兩個(gè)相鄰溝槽底壁的漏極區(qū)部分基本上合并在一起，以貫穿溝槽的底壁形成幾乎連續(xù)和水平的P-N結(jié)。于是形成在相鄰溝槽之間的臺地512將包括幾乎被N+漏極區(qū)506包圍的P-型外延材料508的芯部，以使P-型芯部材料508與外延層504電隔離。
MOS器件500中溝道區(qū)的有效寬度Weff可以被確定為與器件的漏極區(qū)506相關(guān)的所有區(qū)段周長之和，對于給定的溝槽，該有效寬度是大約稍多于兩倍的溝槽寬度W(如基于傾斜側(cè)壁514的傾斜角)加上溝槽寬度的函數(shù)。確定MOS器件500的結(jié)電容時(shí)，器件中P-N結(jié)的寬度基本上僅是P-N結(jié)的線性寬度WLIN的函數(shù)，這是因?yàn)椋捎?，至少部分由于漏極區(qū)506的存在基本上擠沒了臺地中的P-型材料，沒有活性P-N結(jié)形成在臺地512中?？蓺w因于臺地512的結(jié)電容基本上為零，尤其與器件的總結(jié)電容比較。這樣，分別象圖3和圖4所示的MOS器件300和400一樣，MOS器件500的溝道區(qū)的有效寬度基本上大于器件的P-N結(jié)的寬度。
圖6是根據(jù)本發(fā)明的第四實(shí)施例形成的示例MOS器件600的至少部分的橫截面圖。圖6主要顯示了MOS器件600的漏極區(qū)606。象前面圖3-5所描述的MOS器件的實(shí)施例一樣，有利地構(gòu)造示例MOS器件600，這樣器件溝道區(qū)的有效寬度Weff基本上大于器件的P-N結(jié)的寬度。這使MOS器件600的導(dǎo)電率有利地提高，從而降低接通電阻而沒有顯著提高器件的結(jié)電容。
MOS器件600優(yōu)選地包括形成在P+襯底602上的P-型外延層604。多個(gè)溝槽610形成在外延層604中靠近其上表面。形成在相鄰溝槽610之間的臺地612優(yōu)選地基本上由已知濃度水平(如，大約1014到大約1015原子/cm3)的輕摻雜N-型材料608(如砷或磷)構(gòu)成，例如通過采用注入和/或擴(kuò)散工藝。然后較重?fù)诫s的N+漏極區(qū)606(如，大約1015到大約1016原子/cm3)在靠近外延層604的上表面處形成，這樣基本上依照溝槽610造成的外延層的起伏的上表面輪廓。起伏的漏極區(qū)606的排列提高了MOS器件600中溝道區(qū)的有效寬度，如前面的解釋。
MOS器件600的有效寬度將基于器件中漏極區(qū)606的總周長之和確定，該有效寬度是溝槽610的深度D、溝槽的寬度W和臺地的厚度T的函數(shù)。另一方面，器件中P-N結(jié)的寬度主要被確定為P-型外延層604和靠近各溝槽底壁的N+漏極區(qū)606之間的結(jié)的周長的函數(shù)，基本上不依賴于溝槽深度。P-N結(jié)也形成在外延層604和臺地612中輕摻雜N-型材料608之間。然而，因?yàn)镹-型材料608的摻雜濃度較N+漏極區(qū)606的摻雜濃度低的多，可歸于與臺地612相關(guān)的P-N結(jié)的結(jié)電容將小得多。象圖3-5所示的示例MOS器件實(shí)施例一樣，與形成漏極區(qū)606同樣的方式，可以在MOS器件600中形成源極區(qū)(未示出)。
不損害一般性，這里描述和顯示了用于形成MOS器件的各種示例的實(shí)施例，該MOS器件的有效寬度基本上大于器件中P-N結(jié)的寬度。本發(fā)明的技術(shù)和優(yōu)點(diǎn)可以容易地?cái)U(kuò)展到形成替代器件，這一點(diǎn)對本領(lǐng)域的技術(shù)人員是明顯的。
圖7A-7D顯示了根據(jù)本發(fā)明的一個(gè)實(shí)施例用于形成圖4所示的示例MOS器件的示例方法的步驟。將參照傳統(tǒng)的CMOS兼容半導(dǎo)體制造方法的技術(shù)進(jìn)行描述?？梢岳斫?，本發(fā)明不限于制造該器件的此方法或其它方法。如前所述，圖中所示的各種層和/或區(qū)沒有按比例繪制，和為了便于說明某些半導(dǎo)體層已經(jīng)被省略。
參照圖7A，顯示了至少部分示例半導(dǎo)體晶片700，其中本發(fā)明的技術(shù)被施行。晶片700優(yōu)選地包括襯底702。襯底702優(yōu)選地是具有高導(dǎo)電率的P+型襯底，盡管N+型襯底可以替代地采用。本領(lǐng)域的技術(shù)人員可以理解，可以通過擴(kuò)散或注入步驟，向襯底材料中添加希望濃度(如大約5×1018到大約5×1019原子/cm3)的P-型雜質(zhì)或摻雜劑(如硼)，以將材料的導(dǎo)電率改變到預(yù)期值，來形成P+襯底。然后外延層704優(yōu)選地在晶片700的整個(gè)表面生長。外延層704也可以通過添加P-型雜質(zhì)改變。
第一部分的多個(gè)溝槽706形成在外延層704中，如通過在晶片700的上表面中開孔限定相應(yīng)的溝槽?？梢酝ㄟ^在晶片700的上表面上沉積一層光致抗蝕劑(未示出)和采用傳統(tǒng)的平板印刷的步驟和隨后的刻蝕步驟以除去不想要的晶片部分來形成開口。在外延層704中優(yōu)選地形成(如采用活性離子刻蝕(RIE)、干刻蝕等)希望深度的溝槽706。如圖7B所示，然后采用如傳統(tǒng)的溝槽填充工藝，以絕緣材料，如氧化物(如二氧化硅)，填充溝槽706，以形成填充的氧化物區(qū)708。填充的氧化物區(qū)708優(yōu)選地形成為與外延層704的外表面基本平行。
參照圖7C，然后在外延層704中靠近其上表面處形成第二部分的多個(gè)溝槽710。第二部分的多個(gè)溝槽710優(yōu)選地借助于填充的氧化物區(qū)708彼此分開，各填充的氧化物區(qū)優(yōu)選地置于兩個(gè)相鄰的溝槽710之間。如圖7D所示，隨后通過向外延層中添加預(yù)期濃度(如大約5×1018到大約5×1019原子/cm3)的N-型雜質(zhì)或摻雜劑(如磷或砷)在外延層704靠近溝槽710的側(cè)壁和底壁處形成漏極區(qū)714。如，可以采用注入或擴(kuò)散工藝形成漏極區(qū)714以將材料的導(dǎo)電率改變到預(yù)期值。
圖8A-8C顯示了根據(jù)本發(fā)明的又一個(gè)實(shí)施例用于形成圖6所示的示例MOS器件的示例方法的步驟。將參照傳統(tǒng)的CMOS兼容的半導(dǎo)體制造方法的技術(shù)描述該示例方法?？梢岳斫?，本發(fā)明不限于制造該器件的此方法或任何其它給定的方法。
參照圖8A，顯示了示例半導(dǎo)體晶片800的至少一部分，其中本發(fā)明的技術(shù)可以被施行。晶片800優(yōu)選地包括襯底802。襯底802優(yōu)選地是具有高導(dǎo)電率的P+型襯底，盡管N+型襯底可以替代地被使用。本領(lǐng)域的技術(shù)人員可以理解，可以通過擴(kuò)散或注入步驟，向襯底材料中添加預(yù)期濃度(如大約5×1018到大約5×1019原子/cm3)的P-型雜質(zhì)或摻雜劑(如硼)形成P+襯底，以將材料的導(dǎo)電率改變到預(yù)期值。然后在晶片800的整個(gè)表面上優(yōu)選地生長外延層804。外延層804也可以通過添加P-型雜質(zhì)改變，盡管優(yōu)選地是具有低于襯底802的摻雜濃度。輕摻雜的N-型層806優(yōu)選地形成在至少部分外延層804上，例如通過采取注入或擴(kuò)散工藝以將外延材料的導(dǎo)電率改變到預(yù)期值。
如圖8B所示，多個(gè)溝槽808形成在輕摻雜的N-型層806中，如通過在晶片800的上表面開孔限定相應(yīng)的溝槽?？梢赃@樣形成孔在晶片800的上表面上沉積一層光致抗蝕劑(未示出)，并采用傳統(tǒng)的平板印刷工藝和隨后的刻蝕工藝以除去不想要的晶片部分。在輕摻雜的N-型層806中優(yōu)選地形成預(yù)期深度的溝槽808(如采用活性離子刻蝕(RIE)，干刻蝕)。當(dāng)形成溝槽808時(shí)，外延層804可以作為刻蝕阻擋層使用，從而通過溝槽的底壁裸露至少部分外延層，盡管不需要裸露外延層。
參照圖8C，然后通過向N-型層中添加預(yù)期濃度(如大約5×1018到大約5×1019原子/cm3)的N-型雜質(zhì)或摻雜劑812(如磷或砷)在輕摻雜的N-型層806中形成漏極區(qū)810。優(yōu)選地在靠近晶片800的上表面處形成漏極區(qū)810，這樣漏極區(qū)810將基本上具有由溝槽808造成的起伏輪廓。漏極區(qū)810可以被形成，如采取注入或擴(kuò)散步驟以將材料的導(dǎo)電率改變到預(yù)期值。漏極區(qū)810的橫截面厚度th優(yōu)選地是約0.3μm，盡管漏極區(qū)不限于任何給定的尺寸和/或形狀。
本發(fā)明的MOS器件至少部分可以應(yīng)用于集成電路。形成集成電路時(shí)，通常在半導(dǎo)體晶片的表面上以重復(fù)的方式制造多個(gè)相同的裸片。各裸片包括這里所述的器件，可以包括其它的結(jié)構(gòu)或電路。單個(gè)裸片被從晶片上劃切，然后封裝為集成電路。本領(lǐng)域的技術(shù)人員了解如何劃切晶片和封裝裸片以制造集成電路。如此制造的集成電路顧及了本發(fā)明的一部分。
盡管這里參照附圖描述了本發(fā)明的示例性實(shí)施例，可以理解，本發(fā)明不限于那些具體的實(shí)施例，本領(lǐng)域技術(shù)人員可以進(jìn)行各種其它的改變和修正而沒有脫離附帶的權(quán)利要求書的保護(hù)范圍。
權(quán)利要求
1.一種金屬-氧化物-半導(dǎo)體器件，包括具有第一導(dǎo)電類型的半導(dǎo)體層；形成在所述半導(dǎo)體層中靠近其上表面的、具有第二導(dǎo)電類型的第一和第二源極/漏極區(qū)，該第一和第二源極/漏極區(qū)彼此分開；和形成在半導(dǎo)體層上方并與半導(dǎo)體層電隔離的柵極，該柵極至少部分置于第一和第二源極/漏極區(qū)之間；其中，所述第一和第二源極/漏極區(qū)中的至少給定一個(gè)被構(gòu)造成具有基本上比在半導(dǎo)體層和所述給定的源極/漏極區(qū)之間的結(jié)的寬度大的有效寬度。
2.如權(quán)利要求1所述的器件，其特征在于，至少該給定的源極/漏極區(qū)包括形成在所述半導(dǎo)體層中靠近其上表面的多個(gè)溝槽，這些溝槽的間距這樣安排以致于分隔兩個(gè)相鄰溝槽的至少部分半導(dǎo)體層基本上完全由第二導(dǎo)電類型的材料構(gòu)成。
3.如權(quán)利要求2所述的器件，其特征在于，該器件的有效寬度與位于半導(dǎo)體層和給定的源極/漏極區(qū)之間的結(jié)寬度的比率是半導(dǎo)體層中各溝槽的深度的函數(shù)。
4.如權(quán)利要求1所述的器件，其特征在于，至少該給定的源極/漏極區(qū)包括形成在所述半導(dǎo)體層中靠近其上表面的多個(gè)溝槽，所述溝槽中的至少一個(gè)子組被構(gòu)造成使得分隔兩個(gè)相鄰溝槽的部分半導(dǎo)體層的寬度小于所述給定的源極/漏極區(qū)的橫截面厚度的兩倍，以致于分隔兩個(gè)相鄰溝槽的部分半導(dǎo)體層基本上完全由第二導(dǎo)電類型的材料構(gòu)成。
5.如權(quán)利要求1所述的器件，其特征在于，至少該給定的源極/漏極區(qū)這樣形成在所述半導(dǎo)體層中形成靠近其上表面的多個(gè)溝槽，向所述半導(dǎo)體層中靠近其上表面處注入第二導(dǎo)電類型的雜質(zhì)，這樣構(gòu)造溝槽的間距，以致于分隔兩個(gè)相鄰溝槽的至少部分半導(dǎo)體層基本上由第二導(dǎo)電類型的材料取代。
6.如權(quán)利要求1所述的器件，其特征在于，至少該給定的源極/漏極區(qū)包括形成在所述半導(dǎo)體層中靠近其上表面的多個(gè)溝槽，所述溝槽中至少一個(gè)子組中的每個(gè)溝槽被構(gòu)造成具有包括第二導(dǎo)電類型的材料的底壁和側(cè)壁，這樣構(gòu)造這些溝槽，以致于各個(gè)溝槽的底壁在半導(dǎo)體層中形成基本連續(xù)的第二導(dǎo)電類型的區(qū)域。
7.如權(quán)利要求1所述的器件，其特征在于，至少該給定的源極/漏極區(qū)包括形成在所述半導(dǎo)體層中靠近其上表面的多個(gè)溝槽，所述溝槽中至少一個(gè)子組中的每個(gè)溝槽被構(gòu)造成具有包括第二導(dǎo)電類型材料的底壁和傾斜的側(cè)壁，這樣構(gòu)造兩個(gè)相鄰溝槽的側(cè)壁，以致于靠近相鄰溝槽底壁的第二導(dǎo)電類型的材料合并而在半導(dǎo)體層中形成基本上連續(xù)的第二導(dǎo)電類型的區(qū)域。
8.一種金屬-氧化物-半導(dǎo)體器件，包括具有第一導(dǎo)電類型的第一半導(dǎo)體層；形成在第一半導(dǎo)體層上的具有第二導(dǎo)電類型的第二半導(dǎo)體層；形成在第二半導(dǎo)體層中的具有第二導(dǎo)電類型的第一和第二源極/漏極區(qū)，第一和第二源極/漏極區(qū)彼此分開，所述第一和第二源極/漏極區(qū)中的至少給定一個(gè)在第一半導(dǎo)體層和該給定的源極/漏極區(qū)之間形成至少一個(gè)結(jié)；和形成在第二半導(dǎo)體層上方并與第二半導(dǎo)體層電隔離的柵極，該柵極至少部分置于第一和第二源極/漏極區(qū)之間；其中，所述源極/漏極區(qū)中的至少該給定一個(gè)被構(gòu)造成其有效寬度基本上大于在第一半導(dǎo)體層和該給定的源極/漏極區(qū)之間的至少一個(gè)結(jié)的寬度。
9.一種形成金屬-氧化物-半導(dǎo)體器件的方法，該方法包括下面的步驟在第二導(dǎo)電類型的半導(dǎo)體層中形成具有第一導(dǎo)電類型的第一和第二源極/漏極區(qū)，該第一和第二源極/漏極區(qū)在靠近半導(dǎo)體層的上表面處形成并彼此分開；和在半導(dǎo)體層上方形成與半導(dǎo)體層電隔離的柵極，該柵極至少部分形成在第一和第二源極/漏極區(qū)之間；其中，所述第一和第二源極/漏極區(qū)中的至少給定一個(gè)被形成為其有效寬度基本上大于在半導(dǎo)體層和該給定的源極/漏極區(qū)之間的結(jié)的寬度。
10.一種包括至少一個(gè)金屬-氧化物-半導(dǎo)體器件的集成電路，該至少一個(gè)金屬-氧化物-半導(dǎo)體器件包括一具有第一導(dǎo)電類型的半導(dǎo)體層；形成在所述半導(dǎo)體層中靠近其上表面的、具有第二導(dǎo)電類型的第一和第二源極/漏極區(qū)，該第一和第二源極/漏極區(qū)彼此分開；和形成在半導(dǎo)體層上方并與半導(dǎo)體層電隔離的柵極，該柵極至少部分置于第一和第二源極/漏極區(qū)之間；其中，所述第一和第二源極/漏極區(qū)中的至少給定一個(gè)被構(gòu)造成其有效寬度基本上大于在半導(dǎo)體層和該給定的源極/漏極區(qū)之間的結(jié)的寬度。
全文摘要
一種MOS器件包括具有第一導(dǎo)電類型的半導(dǎo)體層和形成在所述半導(dǎo)體層中靠近其上表面的、具有第二導(dǎo)電類型的第一和第二源極/漏極區(qū)。該第一和第二源極/漏極區(qū)彼此分隔。形成在半導(dǎo)體層上方并與半導(dǎo)體層電隔離的柵極，至少部分置于第一和第二源極/漏極區(qū)之間。構(gòu)造至少一個(gè)給定的第一和第二源極/漏極區(qū)，它的有效寬度基本上大于位于半導(dǎo)體層和給定的源極/漏極區(qū)之間的結(jié)寬度。
文檔編號H01L27/105GK1755941SQ200510078168
公開日2006年4月5日 申請日期2005年6月17日 優(yōu)先權(quán)日2004年9月29日
發(fā)明者穆罕邁德·A.·施貝, 許叔名 申請人:艾格瑞系統(tǒng)有限公司