專利名稱：記憶體元件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種記憶體元件及其制造方法，且特別是有關(guān)于一種可降低字元線阻值的記憶體元件及其制造方法。
背景技術(shù)：
記憶體元件是用以儲(chǔ)存資料或數(shù)據(jù)的半導(dǎo)體元件。舉例來(lái)說(shuō)，目前有一種記憶體元件的結(jié)構(gòu)是由呈陣列排列的記憶胞所構(gòu)成，其中有配置在基底中的數(shù)條埋入式位元線、垂直于埋入式位元線并配置在基底上的數(shù)條字元線、在基底與字元線之間的閘氧化層。此外，在兩相鄰的字元線之間還設(shè)置有介電層，藉此互相作電性隔離。
近來(lái)，半導(dǎo)體元件不斷地朝小型化發(fā)展，記憶體元件也隨著積體電路積集度的提高而逐漸縮小。因此，記憶體元件中的字元線的寬度也將隨之縮減。然而，字元線的寬度變窄會(huì)造成其阻值上升，使得記憶胞的電流變小。

發(fā)明內(nèi)容
本發(fā)明的目的就是在于提供一種記憶體元件，可提升記憶胞的電流并降低字元線阻值，進(jìn)而增加元件的操作速度。
本發(fā)明的再一目的是提供一種記憶體元件的制造方法，可容易地制得字元線阻值較低的記憶體元件。
本發(fā)明提出一種記憶體元件，是由一基底、隔離結(jié)構(gòu)、字元線、埋入式位元線、間隙壁、導(dǎo)體塊與閘氧化層所構(gòu)成。其中，隔離結(jié)構(gòu)沿一第一方向設(shè)置于基底上，字元線則沿一第二方向橫跨于隔離結(jié)構(gòu)上。再者，有數(shù)個(gè)間隙壁位于字元線的側(cè)壁，而導(dǎo)體塊則位于基底與字元線及間隙壁之間，且導(dǎo)體塊還位于隔離結(jié)構(gòu)之間。此外，閘氧化層是位于基底與各導(dǎo)體塊之間，埋入式位元線則位于隔離結(jié)構(gòu)底下的基底內(nèi)。
依照本發(fā)明的較佳實(shí)施例所述記憶體元件，上述之間隙壁的材質(zhì)包括介電質(zhì)。
依照本發(fā)明的較佳實(shí)施例所述記憶體元件，更包括一硬罩幕，其位于各字元線的頂面。此外，上述導(dǎo)體塊的頂面可低于隔離結(jié)構(gòu)的頂面。
依照本發(fā)明的較佳實(shí)施例所述記憶體元件，上述之隔離結(jié)構(gòu)包括高密度電漿(high density plasma，HDP)氧化層、字元線包括多晶硅層，且導(dǎo)體塊包括多晶硅層。
本發(fā)明再提出一種記憶體元件的制造方法，包括提供一基底，這個(gè)基底上形成有沿第一方向交替排列的數(shù)條隔離結(jié)構(gòu)與數(shù)條第一導(dǎo)體層，而在第一導(dǎo)體層與基底之間形成有一閘氧化層，且在隔離結(jié)構(gòu)底下的基底內(nèi)具有數(shù)條埋入式位元線。接著，在基底上形成一第二導(dǎo)體層覆蓋隔離結(jié)構(gòu)與第一導(dǎo)體層，其中第二導(dǎo)體層例如包括多晶硅層。再在第二導(dǎo)體層上形成沿第二方向排列的數(shù)條硬罩幕。之后，利用硬罩幕作為蝕刻罩幕，去除第二導(dǎo)體層，以形成數(shù)條字元線，再在字元線的側(cè)壁形成數(shù)個(gè)間隙壁。然后，利用硬罩幕與間隙壁作為蝕刻罩幕，去除第一導(dǎo)體層，以形成數(shù)個(gè)導(dǎo)體塊。
依照本發(fā)明的另一實(shí)施例所述記憶體元件的制造方法，上述的提供基底的步驟包括先在基底上形成一閘氧化層，再在閘氧化層上形成一多晶硅層。接著，在多晶硅層上形成以第一方向排列的數(shù)條氮化硅層，再以氮化硅層作為蝕刻罩幕，去除多晶硅層直到暴露出基底，以形成上述的第一導(dǎo)體層。之后，以氮化硅層作為罩幕，對(duì)基底進(jìn)行一離子植入制程，以在基底內(nèi)形成上述埋入式位元線，再在基底上形成一高密度電漿氧化層，以覆蓋埋入式位元線、氮化硅層與第一導(dǎo)體層。然后，等向性蝕刻高密度電漿氧化層，直到暴露出氮化硅層的頂邊。最后去除氮化硅層，而留下的高密度電漿氧化層即為上述隔離結(jié)構(gòu)。
依照本發(fā)明的另一實(shí)施例所述記憶體元件的制造方法，上述形成沿第二方向排列的硬罩幕的步驟包括在第二導(dǎo)體層上形成一氮化硅層，再在氮化硅層上形成一圖案化光阻層，然后利用圖案化光阻層作為蝕刻罩幕，去除氮化硅層，以形成這些硬罩幕。而且，之后更包括直接移除圖案化光阻層；或是待形成字元線的步驟后再移除圖案化光阻層。
依照本發(fā)明的另一實(shí)施例所述記憶體元件的制造方法，上述形成字元線的步驟包括利用前述隔離結(jié)構(gòu)作為蝕刻終止層。
依照本發(fā)明的另一實(shí)施例所述記憶體元件的制造方法，上述在字元線的側(cè)壁形成間隙壁的步驟包括先在基底上形成一介電層覆蓋字元線與第一導(dǎo)體層，再回蝕刻介電層，直到暴露出第一導(dǎo)體層。
本發(fā)明由于可藉由字元線及其側(cè)壁上的間隙壁作為蝕刻罩幕，使得字元線底下的導(dǎo)體塊的寬度增加，因此可藉此提升記憶胞的電流，進(jìn)而降低字元線的阻值。同時(shí)，因?yàn)殚g隙壁的原因而可縮減兩兩導(dǎo)體塊之間的距離，所以不需耗費(fèi)多于空間即可達(dá)到提升記憶胞電流并降低字元線阻值，進(jìn)而增加元件操作速度的功效。此外，由于本發(fā)明的制造方法能結(jié)合現(xiàn)有制程，所以可輕易制得字元線阻值較低的記憶體元件。
為讓本發(fā)明的上述和其他目的、特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉較佳實(shí)施例，并配合所附圖式，作詳細(xì)說(shuō)明如下。


圖1是依照本發(fā)明的第一實(shí)施例的記憶體元件的立體透視圖。
圖2A至圖2E是依照本發(fā)明的第二實(shí)施例的記憶體元件的制造流程俯視與剖面圖。
圖3A至圖3D為第二實(shí)施例的圖2A的結(jié)構(gòu)的較佳制造流程剖面圖。
10記憶體元件100、200基底102、202隔離結(jié)構(gòu)104、210a字元線106、208埋入式位元線108、216間隙壁110、204a導(dǎo)體塊112、206閘氧化層114、212a硬罩幕204、210導(dǎo)體層212、302氮化硅層214圖案化光阻層303頂邊304高密度電漿氧化層具體實(shí)施方式
圖1是依照本發(fā)明的第一實(shí)施例的記憶體元件的立體透視圖。請(qǐng)參閱圖1所示，本實(shí)施例的記憶體元件10是由一基底100、隔離結(jié)構(gòu)102、字元線104、埋入式位元線106、間隙壁108、導(dǎo)體塊110與閘氧化層112所構(gòu)成。其中，隔離結(jié)構(gòu)102沿一第一方向設(shè)置于基底100上，且隔離結(jié)構(gòu)102例如包括高密度電漿氧化層或其它介電質(zhì)。而字元線104是沿一第二方向橫跨于隔離結(jié)構(gòu)102上，其中字元線104例如包括多晶硅層。再者，間隙壁108是位于字元線104的側(cè)壁，且其材質(zhì)例如包括介電質(zhì)。另外，導(dǎo)體塊110是位于基底100與字元線104及間隙壁108之間，并位于兩兩隔離結(jié)構(gòu)102之間，其中導(dǎo)體塊110的頂面可低于隔離結(jié)構(gòu)102的頂面且導(dǎo)體塊110例如包括多晶硅層。此外，閘氧化層112是位于基底100與各導(dǎo)體塊110之間，埋入式位元線106則位于隔離結(jié)構(gòu)102底下的基底100內(nèi)。此外，在字元線104的頂面還可包括一層硬罩幕(hard mask)114。
圖2A至圖2E是依照本發(fā)明的第二實(shí)施例的記憶體元件的制造流程俯視與剖面圖。
請(qǐng)參閱圖2A所示，其中的I是俯視圖、II是I部分的A-A線段的剖面圖。本實(shí)施例是先提供一基底200，這個(gè)基底200上形成有沿第一方向交替排列的數(shù)條隔離結(jié)構(gòu)202與數(shù)條第一導(dǎo)體層204，而在第一導(dǎo)體層204與基底200之間形成有一閘氧化層206，且在隔離結(jié)構(gòu)202底下的基底200內(nèi)具有數(shù)條埋入式位元線208。
接著，請(qǐng)參閱圖2B所示，其中的I是俯視圖、II是I部分的B-B線段的剖面圖。在基底200上先形成一第二導(dǎo)體層210覆蓋隔離結(jié)構(gòu)202與第一導(dǎo)體層204。然后，在第二導(dǎo)體層210上形成沿第二方向排列的數(shù)條硬罩幕，其步驟例如是先在第二導(dǎo)體層210上形成一氮化硅層212，再接續(xù)圖2C的步驟。
請(qǐng)參閱圖2C所示，其中的I是俯視圖、II是I部分的C-C線段的剖面圖，而III是I部分的C’-C’線段的剖面圖。然后，在氮化硅層(請(qǐng)見(jiàn)圖2B的212)上形成一圖案化光阻層214，再利用圖案化光阻層214作為蝕刻罩幕，去除氮化硅層，以形成數(shù)條硬罩幕212a。而且，之后可選擇直接移除圖案化光阻層214，或是將圖案化光阻層214留下當(dāng)作后續(xù)蝕刻制程的罩幕，稍后再將其移除。
接著，請(qǐng)繼續(xù)參閱圖2C所示，利用硬罩幕212a作為蝕刻罩幕，去除第二導(dǎo)體層(請(qǐng)見(jiàn)圖2B的210)，以形成數(shù)條字元線210a，此時(shí)可利用前述隔離結(jié)構(gòu)202作為蝕刻終止層。而III部分則因?yàn)榈诙?dǎo)體層被去除而只剩下隔離結(jié)構(gòu)202與第一導(dǎo)體層204。
之后，請(qǐng)參閱圖2D所示，其中的I是俯視圖、II是I部分的D-D線段的剖面圖，而III是I部分的D’-D’線段的剖面圖。在字元線210a的側(cè)壁形成數(shù)個(gè)間隙壁216，且形成間隙壁216的步驟例如是先在基底200上形成一介電層(未繪示)覆蓋字元線104與第一導(dǎo)體層204，當(dāng)然照理說(shuō)介電層也會(huì)覆蓋隔離結(jié)構(gòu)202。然后，回蝕刻介電層，直到暴露出第一導(dǎo)體層204，即完成間隙壁216的制作。
最后，請(qǐng)參閱圖2E所示，其中的I是俯視圖、II是I部分的E-E線段的剖面圖，而III是I部分的E’-E’線段的剖面圖。利用硬罩幕212a與間隙壁216作為蝕刻罩幕，去除第一導(dǎo)體層(請(qǐng)見(jiàn)圖2D的204)，以形成數(shù)個(gè)導(dǎo)體塊204a。
除此之外，圖2A中提供基底200的步驟可采用一般的半導(dǎo)體微影與蝕刻制程；或者如本實(shí)施例是利用如圖3A至圖3所示的例子。
請(qǐng)參閱圖3A至圖3D所示，其為第二實(shí)施例的圖2A的結(jié)構(gòu)的較佳制造流程剖面圖。在圖3A中，先在基底200上形成閘氧化層206，再在閘氧化層206上形成一多晶硅層。接著，在多晶硅層上形成以第一方向(如圖2A所示)排列的數(shù)條氮化硅層302，再以氮化硅層302作為蝕刻罩幕，去除多晶硅層直到暴露出基底200，以形成圖2A的第一導(dǎo)體層204。
之后，請(qǐng)參閱圖3B所示，以氮化硅層302作為罩幕，對(duì)基底200進(jìn)行一離子植入制程，以在基底200內(nèi)形成埋入式位元線208，再在基底200上形成一高密度電漿(HDP)氧化層304，以覆蓋埋入式位元線208、氮化硅層302與第一導(dǎo)體層204。
然后，請(qǐng)參閱圖3C所示，等向性蝕刻高密度電漿氧化層304，直到暴露出氮化硅層302的頂邊303。
最后，請(qǐng)參閱圖3D所示，去除氮化硅層(請(qǐng)見(jiàn)圖3C的302)，而留下的高密度電漿氧化層即為圖2A的隔離結(jié)構(gòu)202。
綜上所述，本發(fā)明的特點(diǎn)在于1、可藉由字元線及其側(cè)壁上的間隙壁作為蝕刻罩幕，使得字元線底下的蝕刻后的導(dǎo)體塊的寬度比字元線的寬度寬，因此可藉此提升記憶胞的電流，進(jìn)而降低字元線的阻值。
2、因?yàn)殚g隙壁的原因，可不顧微影制程的限制來(lái)縮減導(dǎo)體塊之間的距離。因此，不需額外空間即可達(dá)到提升記憶胞電流并降低字元線阻值，進(jìn)而增加元件操作速度的功效。
3、由于本發(fā)明的制造方法能結(jié)合現(xiàn)有制程，譬如圖3A至圖3D利用lift-off制程，所以可輕易制得字元線阻值較低的記憶體元件。
雖然本發(fā)明已以較佳實(shí)施例揭露如上，然其并非用以限定本發(fā)明，任何熟習(xí)此技藝者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍當(dāng)視后附的申請(qǐng)專利范圍所界定者為準(zhǔn)。
權(quán)利要求
1.一種記憶體元件，其特征在于其包括一基底；多數(shù)條隔離結(jié)構(gòu)，沿一第一方向設(shè)置于該基底上；多數(shù)條字元線，沿一第二方向橫跨于該些隔離結(jié)構(gòu)上；多數(shù)個(gè)間隙壁，位于該些字元線的側(cè)壁；多數(shù)個(gè)導(dǎo)體塊，位于該基底與該些字元線及該些間隙壁之間，且該些導(dǎo)體塊是位于該些隔離結(jié)構(gòu)之間；一閘氧化層，位于該基底與各該導(dǎo)體塊之間；以及多數(shù)條埋入式位元線，位于該些隔離結(jié)構(gòu)底下的該基底內(nèi)。
2.根據(jù)權(quán)利要求1所述的記憶體元件，其特征在于其中該些隔離結(jié)構(gòu)包括高密度電漿氧化層。
3.根據(jù)權(quán)利要求1所述的記憶體元件，其特征在于其中該些字元線包括多晶硅層。
4.根據(jù)權(quán)利要求1所述的記憶體元件，其特征在于其中該些間隙壁的材質(zhì)包括介電質(zhì)。
5.根據(jù)權(quán)利要求1所述的記憶體元件，其特征在于其中該些導(dǎo)體塊包括多晶硅層。
6.根據(jù)權(quán)利要求1所述的記憶體元件，其特征在于其更包括一硬罩幕，位于各該字元線的頂面。
7.根據(jù)權(quán)利要求1所述的記憶體元件，其特征在于其中該些導(dǎo)體塊的頂面低于該些隔離結(jié)構(gòu)的頂面。
8.一種記憶體元件的制造方法，其特征在于其包括以下步驟提供一基底，該基底上形成有沿一第一方向交替排列的多數(shù)條隔離結(jié)構(gòu)與多數(shù)條第一導(dǎo)體層，而在該些第一導(dǎo)體層與該基底之間形成有一閘氧化層，且在該些隔離結(jié)構(gòu)底下的該基底內(nèi)具有多數(shù)條埋入式位元線；在該基底上形成一第二導(dǎo)體層覆蓋該些隔離結(jié)構(gòu)與該些第一導(dǎo)體層；在該第二導(dǎo)體層上形成沿一第二方向排列的多數(shù)條硬罩幕；利用該些硬罩幕作為蝕刻罩幕，去除該第二導(dǎo)體層，以形成多數(shù)條字元線；在該些字元線的側(cè)壁形成多數(shù)個(gè)間隙壁；以及利用該些硬罩幕與該間隙壁作為蝕刻罩幕，去除該些第一導(dǎo)體層，以形成多數(shù)個(gè)導(dǎo)體塊。
9.根據(jù)權(quán)利要求8所述的記憶體元件的制造方法，其特征在于其中提供該基底的步驟包括在該基底上形成該閘氧化層；在該閘氧化層上形成一多晶硅層；在該多晶硅層上形成以該第一方向排列的多數(shù)條氮化硅層；以該些氮化硅層作為蝕刻罩幕，去除該多晶硅層直到暴露出該基底，以形成該些第一導(dǎo)體層；以該些氮化硅層作為罩幕，對(duì)該基底進(jìn)行一離子植入制程，以在該基底內(nèi)形成該些埋入式位元線；在該基底上形成一高密度電漿氧化層，以覆蓋該些埋入式位元線、該些氮化硅層與該些第一導(dǎo)體層；等向性蝕刻該高密度電漿氧化層，直到暴露出該些氮化硅層的頂邊；以及去除該些氮化硅層，而留下的該高密度電漿氧化層即為該些隔離結(jié)構(gòu)。
10.根據(jù)權(quán)利要求8所述的記憶體元件的制造方法，其特征在于其中在該第二導(dǎo)體層上形成沿該第二方向排列的該些硬罩幕的步驟包括在該第二導(dǎo)體層上形成一氮化硅層；在該氮化硅層上形成一圖案化光阻層；以及利用該圖案化光阻層作為蝕刻罩幕，去除該氮化硅層，以形成該些硬罩幕。
11.根據(jù)權(quán)利要求10所述的記憶體元件的制造方法，其特征在于其中在該第二導(dǎo)體層上形成沿該第二方向排列的該些硬罩幕的步驟后更包括移除該圖案化光阻層。
12.根據(jù)權(quán)利要求10所述的記憶體元件的制造方法，其特征在于其中形成該些字元線的步驟后更包括移除該圖案化光阻層。
13.根據(jù)權(quán)利要求8所述的記憶體元件的制造方法，其特征在于其中形成該些字元線的步驟包括利用該些隔離結(jié)構(gòu)作為蝕刻終止層。
14.根據(jù)權(quán)利要求8所述的記憶體元件的制造方法，其特征在于其中在該些字元線的側(cè)壁形成該些間隙壁的步驟包括在該基底上形成一介電層覆蓋該些字元線與該些第一導(dǎo)體層；以及回蝕刻該介電層，直到暴露出該些第一導(dǎo)體層。
15.根據(jù)權(quán)利要求8所述的記憶體元件的制造方法，其特征在于其中所述的第二導(dǎo)體層包括多晶硅層。
全文摘要
一種記憶體元件，是由一基底、隔離結(jié)構(gòu)、字元線、埋入式位元線、間隙壁、導(dǎo)體塊與閘氧化層所構(gòu)成。其中，隔離結(jié)構(gòu)沿一第一方向設(shè)置于基底上，字元線則沿一第二方向橫跨于隔離結(jié)構(gòu)上。再者，有數(shù)個(gè)間隙壁位于字元線的側(cè)壁，而導(dǎo)體塊則位于基底與字元線及間隙壁之間，且導(dǎo)體塊還位于隔離結(jié)構(gòu)之間。此外，閘氧化層是位于基底與各導(dǎo)體塊之間，埋入式位元線則位于隔離結(jié)構(gòu)底下的基底內(nèi)。由于可藉由字元線及其側(cè)壁上的間隙壁使導(dǎo)體塊的寬度增加，同時(shí)縮減兩兩導(dǎo)體塊之間的距離，因此可藉此提升記憶胞的電流，進(jìn)而降低字元線的阻值。
文檔編號(hào)H01L21/8239GK1862816SQ200510069230
公開(kāi)日2006年11月15日 申請(qǐng)日期2005年5月12日 優(yōu)先權(quán)日2005年5月12日
發(fā)明者賴二琨, 謝光宇, 何家驊, 施彥豪, 呂函庭 申請(qǐng)人:旺宏電子股份有限公司