專利名稱：在半導體裝置的多柵極晶體管上形成柵極電極的方法
技術(shù)領域：
本發(fā)明是有關(guān)于半導體裝置及制造方法，特別是有關(guān)于多柵極晶體管裝置，以及用以在上述裝置上形成柵極電極的方法。
背景技術(shù)：
金屬氧化物半導體場效晶體管技術(shù)(MOSFET)是為制造超大型集成(ULSI)電路的主流技術(shù)。隨著MOSFET尺寸的縮小，裝置的速度、效能、電路密度和每單位功能的成本都大為改善。隨著傳統(tǒng)MOSFET的柵極長度縮小，源極、漏極區(qū)域和溝道的互動增加，因此也影響了溝道的電位。柵極長度較短的晶體管也由于柵極電極無法有效控制溝道的開關(guān)狀態(tài)而受到影響。上述現(xiàn)象即稱之為短溝道效應。通常使用體摻雜濃度增加、柵極氧化厚度減少、以及超淺源極、漏極接面等方法來抑制短溝道效應的發(fā)生。然而，就傳統(tǒng)的以體硅元件而言，當裝置尺寸在50nm以下時，很難達到其需要的體摻雜濃度、柵極氧化厚度、以及源極/漏極摻雜分布。
當制程進步到30nm以下時，使用多柵極晶體管能夠有效控制短溝道效應。圖1顯示傳統(tǒng)多柵極晶體管的示意圖。參見圖1，多柵極晶體管包含形成于基底上的絕緣體4上的半導體鰭片2。柵極電極8跨置于鰭片2之上，且柵極介電質(zhì)(圖未顯示)設置于鰭片2和柵極電極之間。晶體管主動區(qū)域(源極、漏極、和溝道)是形成于鰭片2中。多柵極晶體管包括雙柵極晶體管、三柵極晶體管、Ω場效晶體管、及環(huán)柵極晶體管等。一般認為，多柵極晶體管結(jié)構(gòu)能夠使CMOS的尺寸限制超過體MOSFET的限制，而實現(xiàn)硅MOSFET的最終限制。在多柵極晶體管中引入額外的柵極，能夠改善柵極和溝道之間的電容耦合、加強柵極對溝道電位的控制、抑制短溝道效應以及進一步縮小MOS晶體管尺寸。
美國專利第6413802號揭露一種雙柵極晶體管，其是為一種最簡單的多柵極晶體管。圖2A顯示雙柵極晶體管的橫截面圖，其中柵極電極8跨置于鰭片2之上，且柵極介電質(zhì)設置于鰭片2和柵極電極之間。鰭片2具有鰭片高18和鰭片寬6。鰭片2的2片側(cè)壁12處各有一個柵極，而柵極介電質(zhì)14則沿著該側(cè)壁設置。美國專利第6413802所揭露的形成晶體管溝道的半導體鰭片為薄的硅鰭片，其是借由蝕刻掩膜定義之，且形成于類似如絕緣體4的絕緣層上，其是為形成于硅基底10的氧化硅層。在移除蝕刻掩膜16之前先執(zhí)行柵極氧化制程，在執(zhí)行柵極氧化制程之后，再執(zhí)行柵極物質(zhì)沉積與圖案化制程，形成跨置于鰭片2的柵極電極8，以形成覆于鰭片2的頂部(蝕刻掩膜16)及側(cè)壁12的雙柵極結(jié)構(gòu)。源極到漏極方向、和柵極到柵極方向都是沿著基底表面為之。
圖2B顯示三柵極晶體管的示意圖。此種三柵極晶體管的平面圖是如圖1所示。三柵極晶體管的柵極電極形成三個柵極，其一覆蓋于鰭片2的頂面20，另外兩個則設置于鰭片2的側(cè)壁12處(如圖2A中所示的雙柵極結(jié)構(gòu))。柵極介電質(zhì)14沿著側(cè)壁12和頂面20設置。
圖2C顯示傳統(tǒng)Ω場效晶體管的橫截面圖。Ω場效晶體管是為三柵極晶體管的一種變化型。由于絕緣體4上表面的凹陷，而使得切口24延伸至鰭片2下方，且柵極電極8在切口28處切入鰭片2。Ω場效晶體管和環(huán)柵式(gate-all-around，GAA)晶體管類似，其提供極佳的延展性，且其是借由和雙柵極或三柵極晶體管相類似的制程步驟制造之。由于柵極延伸切入鰭片，Ω場效晶體管的柵極幾乎環(huán)繞包圍整個鰭片。柵極電極8在鰭片2下方的切口28，使得能夠作為溝道對漏極電力線的屏蔽，并且增進柵極對溝道的控制性，進而減緩邊際電場效應(fringing field-induced drain barrier lowering)，并改善短溝道效應。
上述多柵極晶體管(也就是雙柵極晶體管、三柵極晶體管、以及Ω場效晶體管)具有一個共同特征，亦即鰭片的側(cè)壁表面是用以傳導源極到漏極電流?；旧希鄸艠O晶體管的有效柵極寬度是為鰭片高度的函數(shù)。在雙柵極晶體管中，柵極寬度為鰭片高度的兩倍；在三柵極晶體管中，柵極寬度為兩倍的鰭片高度加上鰭片寬度。如此一來，當鰭片高度增加時，該裝置所傳遞的電流也相對增加。為了傳遞最大量的電流，就應該盡量增加鰭片高度。然而，當鰭片高度增加時，柵極電極也越難形成。這種影響也同樣見于前述的柵極晶體管中。
上述每一種多柵極晶體管都具有半導體鰭片，其設置于基底表面上，并形成主動區(qū)域。要形成跨置于該半導體鰭片上的柵極電極，必須在鰭片上沉積形狀與之相同的柵極材質(zhì)，并使用類似如微影及蝕刻等制程技術(shù)來定義并形成該柵極電極。在階差相當大的鰭片上形成柵極電極是相當困難的。在進行沉積的時候，和鰭片形狀相似的柵極材質(zhì)，在其跨越鰭片的部分，會呈現(xiàn)明顯的階差和不平坦的表面。如圖3A所示，柵極材質(zhì)8的表面34是不平坦的，因此造成圖案化制程的困難。
圖3B顯示覆蓋于圖3A所示結(jié)構(gòu)上的掩膜物質(zhì)38。掩膜物質(zhì)38可以是光致抗蝕劑或其它光敏感物質(zhì)，其通常借由旋轉(zhuǎn)涂布制程覆蓋至上表面40。由圖中可以看出，受到鰭片2的影響，掩膜物質(zhì)的厚度差異很大，從較大厚度區(qū)域44到覆蓋在臺階52上的較小厚度區(qū)域42都有。此種厚度差異使得很難將微影掩膜板46上的圖案正確轉(zhuǎn)移到掩膜物質(zhì)38上。該圖案可以如圖中所示，掩膜板的透明區(qū)域50上有不透明區(qū)域48構(gòu)成的圖案。不透明區(qū)域48具有一致的線寬。光致抗蝕劑物質(zhì)38在較小厚度區(qū)域42比較大厚度區(qū)域44要薄，其曝光程度和其它區(qū)域不同。如圖3C所示，在曝光和顯影之后，圖案化的光致抗蝕劑物質(zhì)54呈現(xiàn)寬窄不一的線寬。如圖3C所示，圖案化的光致抗蝕劑物質(zhì)54在臺階52上的較窄部分56明顯較其它位置的線寬要窄。當柵極材質(zhì)8的未遮蔽部分58被蝕刻掉，而暴露出絕緣體4時(如圖3D所示)，蝕刻而形成的柵極電極62便具有不一致的柵極寬度，亦即較窄部分64較蝕刻后柵極電極62其它部分的寬度為小。如第3E圖所示，圖案化的柵極電極62中，較窄部分64的柵極寬度65，而其它部分的柵極寬度為67。由圖中可以看出，具有相等線寬的不透明區(qū)域48構(gòu)成的圖案，轉(zhuǎn)移后形成了較寬的柵極寬度67和較窄的柵極寬度65。如圖3D和圖3E中所示，垂直部分63的柵極寬度可以是介于較寬的柵極寬度67的區(qū)域66和較窄的柵極寬度65之間的任何寬度。不一致又難以控制的柵極寬度是吾人所不樂見的，且這種現(xiàn)象也是傳統(tǒng)多柵極晶體管技術(shù)的一項缺點。
傳統(tǒng)多柵極晶體管技術(shù)的另一項缺點是，柵極電極的摻雜制程是借由和源極/漏極區(qū)域相同的摻雜制程為之。在傳統(tǒng)的晶體管中，柵極電極和源極/漏極一樣，是平面的。然而，在多柵極晶體管或鰭式半導體裝置中，柵極晶體管和源極/漏極區(qū)域基本上是三維空間的立體結(jié)構(gòu)。柵極電極和源極/漏極在空間配置和濃度上有不同的摻雜制程需求，因此，需要以不同的制程處理來分別引入源極/漏極區(qū)域和柵極電極的摻雜物。
美國專利第6413802號(Hu et al.)和6432829號(Muller etal)專利揭露了用以制造多柵極晶體管的方法。然而兩者皆未揭露在進行柵極電極的微影圖案化制程之前，先執(zhí)行平坦化制程的方法。美國專利第6492212號則揭露了一種用以形成雙柵極晶體管的方法，其使用數(shù)個平坦化步驟來形成多柵極晶體管的柵極電極。然而，上述專利所使用的數(shù)個平坦化步驟，使得制造成本增加。再者，上述專利并未揭露執(zhí)行柵極電極和源極/漏極區(qū)域摻雜制程的方法。

發(fā)明內(nèi)容
本發(fā)明是有關(guān)于半導體裝置及制造方法，特別是有關(guān)于多柵極晶體管裝置，以及用以在上述裝置上形成柵極電極的方法。本發(fā)明方法可以適用于雙柵極晶體管、三柵極晶體管及Ω場效晶體管。本發(fā)明方法能夠在半導體鰭片上，形成表面平坦、具摻雜的柵極材質(zhì)。上述表面平坦的柵極材質(zhì)有助于后續(xù)的圖案化制程的進行，使得其能夠產(chǎn)生均一寬度的柵極電極橫跨該半導體鰭片，進而提供具有均一柵極長度的多柵極晶體管。在柵極電極形成之后，再借由不同于該柵極電極的摻雜步驟，于該半導體鰭片中形成源極和漏極。
本發(fā)明另提供一種在半導體裝置的多柵極晶體管上形成柵極電極的方法。該方法首先提供基底，其包含設于絕緣層上的半導體鰭片，及該半導體鰭片上形成的柵極介電質(zhì)。并于該柵極介電質(zhì)及該半導體鰭片上形成柵極材質(zhì)，其形成的上表面不平坦。再將摻雜物注入該柵極材質(zhì)中，并執(zhí)行退火制程以活化該柵極材質(zhì)的摻雜物。繼之，執(zhí)行平坦化制程使得該上表面平坦化。
本發(fā)明所述的在半導體裝置的多柵極晶體管上形成柵極電極的方法，摻雜物注入及退火制程是于平坦化制程之前執(zhí)行，或平坦化制程是于摻雜物注入及退火制程之前執(zhí)行。
本發(fā)明所述的在半導體裝置的多柵極晶體管上形成柵極電極的方法，進一步將該柵極材質(zhì)圖案化，以產(chǎn)生包含該平坦化上表面且橫跨該半導體鰭片的柵極電極。
本發(fā)明所述的在半導體裝置的多柵極晶體管上形成柵極電極的方法，進一步于該半導體鰭片跨于該柵極電極兩邊的兩端分別形成源極與漏極區(qū)域。
本發(fā)明所述的在半導體裝置的多柵極晶體管上形成柵極電極的方法，進一步于該柵極電極的兩側(cè)形成間隔層，并于該柵極電極、該源極區(qū)域、及該漏極區(qū)域其中至少一個形成金屬硅化層(silicide)。
本發(fā)明所述的在半導體裝置的多柵極晶體管上形成柵極電極的方法，進一步包含于該柵極電極的側(cè)邊形成間隔層；于該半導體鰭片暴露出的部分形成選擇性外延；以及于該半導體鰭片跨于該柵極電極兩邊的兩端分別形成源極與漏極區(qū)域。
本發(fā)明所述的在半導體裝置的多柵極晶體管上形成柵極電極的方法，該圖案化步驟于該柵極材質(zhì)上形成圖案化的掩膜層，并將該柵極材質(zhì)未被該圖案化掩膜層遮蔽的部分施以蝕刻處理。
本發(fā)明所述的在半導體裝置的多柵極晶體管上形成柵極電極的方法，進一步將摻雜物注入該半導體鰭片中，使得于該圖案化掩膜層移除之前，于該半導體鰭片中形成源極和漏極。
本發(fā)明所述的在半導體裝置的多柵極晶體管上形成柵極電極的方法，形成柵極材質(zhì)的步驟包含形成順應性的膜。
本發(fā)明所述的在半導體裝置的多柵極晶體管上形成柵極電極的方法，該半導體鰭片是延伸于該絕緣層上，且其高度大于其寬度。
本發(fā)明所述的在半導體裝置的多柵極晶體管上形成柵極電極的方法，該基底包含形成于該半導體鰭片上表面的掩膜層，且該柵極材質(zhì)更形成于該掩膜層上。
本發(fā)明所述的在半導體裝置的多柵極晶體管上形成柵極電極的方法，該柵極材質(zhì)是覆蓋該半導體鰭片的側(cè)壁及頂部。
本發(fā)明所述的在半導體裝置的多柵極晶體管上形成柵極電極的方法，該絕緣層具有凹陷部，其切入該半導體鰭片并造成一切口，且該柵極材質(zhì)是填充于該切口中。
本發(fā)明所述的在半導體裝置的多柵極晶體管上形成柵極電極的方法，該柵極材質(zhì)經(jīng)過該平坦化制程處理后，其高度大致上高于該半導體鰭片高度。


圖1顯示傳統(tǒng)多柵極晶體管的示意圖；圖2A至圖2C顯示傳統(tǒng)多柵極晶體管的橫截面圖；圖3A至圖3E顯示傳統(tǒng)多柵極晶體管的立體透視圖；圖4顯示依據(jù)本發(fā)明第一實施例形成柵極電極的方法的流程圖；圖5A至圖5G顯示依據(jù)本發(fā)明第一實施例形成柵極電極的各階段結(jié)構(gòu)的橫截面圖；圖6A至圖6F顯示依據(jù)本發(fā)明第一實施例形成柵極電極的各階段結(jié)構(gòu)的立體透視圖；圖7顯示依據(jù)本發(fā)明第二實施例形成柵極電極的方法的流程圖；圖8A至圖8G顯示依據(jù)本發(fā)明第二實施例形成柵極電極的各階段結(jié)構(gòu)的橫截面圖。
具體實施例方式
本發(fā)明是有關(guān)于半導體裝置及制造方法，特別是有關(guān)于多柵極晶體管裝置，以及用以在上述裝置上形成柵極電極的方法。本發(fā)明方法可以適用于雙柵極晶體管、三柵極晶體管、及Ω場效晶體管。本發(fā)明方法能夠在半導體鰭片上，形成表面平坦、具摻雜的柵極材質(zhì)。上述表面平坦的柵極材質(zhì)有助于后續(xù)的圖案化制程的進行，使得其能夠產(chǎn)生均一寬度的柵極電極橫跨該半導體鰭片，進而提供具有均一柵極長度的多柵極晶體管。在柵極電極形成之后，再借由不同于該柵極電極的摻雜步驟，于該半導體鰭片中形成源極和漏極。
為了讓本發(fā)明的目的、特征及優(yōu)點能更明顯易懂，下文特以三柵極晶體管為例，并配合所附圖示圖4至圖8G，做詳細的說明。本發(fā)明說明書提供不同的實施例來說明本發(fā)明不同實施方式的技術(shù)特征。其中，實施例中的各元件的配置是為說明之用，并非用以限制本發(fā)明。且實施例中附圖標記的部分重復，是為了簡化說明，并非意指不同實施例之間的關(guān)聯(lián)性。
圖4顯示依據(jù)本發(fā)明實施例形成柵極電極的方法的流程圖，其顯示摻雜物注入(步驟S409)及退火制程(步驟S411)是于平坦化制程(步驟S413)之前執(zhí)行。圖5A至圖5G及圖6A至圖6F則分別顯示圖4中各部分結(jié)構(gòu)的橫截面圖與立體透視圖。
步驟S401提供絕緣硅(SOI)基底。參見圖5A，半導體層102是形成于絕緣層104上，而絕緣層104則形成于基底106上。半導體層102可以是類似硅的元素半導體、類似如硅鍺的合金半導體、或類似如砷化鎵或磷化銦的化合物半導體。其亦可以使用其它適用的半導體物質(zhì)。半導體層102可以經(jīng)過處理而形成半導體鰭片，其用以形成多柵極晶體管的主動區(qū)(例如源極/漏極、及溝道)。半導體層102的厚度可以介于200埃到5000埃之間，或其它合適的厚度。絕緣層104可以為任何適用的介電質(zhì)或絕緣物質(zhì)，其可以為氧化硅或氮化硅。絕緣層104的厚度可以介于100埃到2000埃之間，或其它合適的厚度?；?06可以為類似如硅晶圓等任何半導體制造業(yè)所使用的基底。
步驟S403形成半導體鰭片。參見圖5B，將圖5A中所示的半導體層102施以圖案化制程處理，以形成半導體鰭片108。該圖案化制程可以借由于半導體層102上形成類似如光致抗蝕劑或氧化硅掩膜層，再于該掩膜層上形成圖案，并使用一般的方法蝕刻而為之。依照此種方法，可以同時在絕緣層104上形成多個半導體鰭片108。半導體鰭片108具有鰭片寬度112、鰭片高度114、上表面116及側(cè)壁110。鰭片高度114可以介于200埃到5000埃之間，其中尤其以較靠近下限200埃為佳(例如500埃)。如圖5B所示，是以三柵晶體管為例的移除掩膜層之后的橫截面圖。若是雙柵晶體管，在后續(xù)形成柵極介電質(zhì)時，會有無機掩膜物質(zhì)留置于上表面116。若是三柵晶體管，電流在上表面116和側(cè)壁110傳遞的方向為與圖5B面垂直的方向。
步驟S405形成柵極介電質(zhì)層。繼之，如圖5C所示，在半導體鰭片108上形成柵極介電質(zhì)層120。柵極介電質(zhì)層120的形成可以借由熱氧化、化學氣相沉積、濺鍍等制程方法為之。柵極介電質(zhì)層120具有大致上均勻的厚度其可以為3埃到100埃之間。在上表面116處和側(cè)壁110處的柵極介電質(zhì)層120的厚度可以不一樣。上述柵極介電質(zhì)層120厚度的差異和該差異的大小，是依據(jù)形成柵極介電質(zhì)層120的制程方法而異。上表面116處的柵極介電質(zhì)層120厚度可以小于20埃。柵極介電質(zhì)層120可以由下列物質(zhì)構(gòu)成氧化硅、氮氧化硅、高介電物質(zhì)(例如氧化鑭(La2O3)、氧化鋁、氮氧硅鉿(HfSiON)、氧化鉿(HfO2)及氧化鋯(ZrO2)等)，柵極介電質(zhì)層120也可以由其它具有大于5的介電系數(shù)的物質(zhì)所構(gòu)成。
步驟S407形成柵極材質(zhì)。如圖5D所示，在圖5C所示的結(jié)構(gòu)上形成柵極材質(zhì)124。其可以是多晶硅、多晶硅鍺、或其它導體或半導體物質(zhì)。柵極材質(zhì)124在沉積時，可以未經(jīng)摻雜、或是含有微量摻雜，其是可以借由化學氣相沉積(CVD)或其它合適的方法為之。其厚度122可以介于500埃到5000埃之間，或是其它適合的厚度。柵極材質(zhì)124可以是未經(jīng)摻雜的多晶硅，其厚度約為2000埃。厚度122的數(shù)值，最好明顯大于鰭片高度114。柵極材質(zhì)124大致上是呈均勻覆蓋，因此其也具有不平的上表面128，其包含峰部130和谷部132。峰部130是分別覆蓋對應的半導體鰭片108。不平的上表面128具有階高134，其與鰭片高度114大致相等。在傳統(tǒng)的制程中，階高134可能會造成制程中圖案轉(zhuǎn)移的失真。而這正是本發(fā)明欲解決的技術(shù)問題之一。
步驟S409將摻雜物注入柵極材質(zhì)，步驟S411執(zhí)行退火制程步驟。該摻雜物注入制程是可以使用離子布植為之，如圖5E中箭頭138所示。其亦可以借由等離子浸沒制程為之。利用離子布植制程將摻雜物注入，使得摻雜物濃度峰值位于低于不平的上表面128的注入深度146。圖中以虛線標示峰值位置140，其具有和不平的上表面128順應性的輪廓，亦即，注入深度大致上為定值。摻雜物濃度的峰值位置140是配合其后續(xù)的退火制程來決定之，以使得摻雜物濃度能夠在柵極材質(zhì)124和柵極介電質(zhì)120之間形成的介面達到較佳的最大值，進而能夠降低會影響裝置效能的柵極空乏效應。上介面148處過量的摻雜物，可能會使得摻雜物滲透到柵極介電質(zhì)120，并擴散到半導體鰭片108。這將會使得臨界電壓偏移，并降低對于短溝道效應的控制。依據(jù)圖5E所示，A點與A’點之間的距離約略等于B點到B’點之間的距離。因此，在適當?shù)臒嵬嘶鹬瞥讨?，摻雜物由A點擴散到A’點的時間大致上與摻雜物由B點擴散到B’點的時間相同。如此一來，摻雜物滲透的可能性便得以降低。以傳統(tǒng)的離子布植及等離子浸沒制程而言，摻雜物的濃度至少為1×1015cm-2，其也可能是其它濃度。在本實施例中，離子布植的能量可以依實際需要設定，其也可能使用其它數(shù)值的能量。N型摻雜物或P型摻雜物都可以使用，其是依據(jù)所使用的技術(shù)而定。摻雜物是為例如硼或銦的P型摻雜物，或為例如磷、砷、銻的N型摻雜物。其也可以使用其它種類的摻雜物。
參見圖5F，其顯示圖5E中結(jié)構(gòu)經(jīng)過適當?shù)臒嵬嘶鸩襟E之后的橫截面圖。摻雜的柵極材質(zhì)154于A’點及B’處的摻雜物濃度大致相同。如此一來，柵極電極中，形成和柵極介電質(zhì)之間介面的所有區(qū)域所具有的摻雜物濃度大致相同?；罨瘬诫s物并促進其擴散的退火制程，是可以于攝氏500到800度之間進行，其亦可以在其它溫度中進行。
步驟S413將摻雜的柵極材質(zhì)154的不平的上表面128施以平坦化制程，如圖5G中所示。柵極材質(zhì)154是為具有摻雜的、且已退火/活化的柵極材質(zhì)。
依據(jù)圖5G，柵極材質(zhì)154具有平坦的上表面156。該平坦化制程是可以化學機械研磨制程為之，以移除圖中以虛線界定出的區(qū)塊158，進而形成具有高度155的柵極材質(zhì)154，其中高度155可以介于500到4000埃之間，其是配合鰭片高度114決定之。依據(jù)本實施例，上表面156的均方根(root mean square，RMS)平坦度可以在100埃以下。高度155則可以設定成明顯較鰭片高度114為高。
參見圖6A，其顯示在圖5G的結(jié)構(gòu)的立體透視圖。摻雜的柵極材質(zhì)154于A’點及B’處的摻雜物濃度大致相同。
參見圖6B，其顯示在柵極材質(zhì)154(已經(jīng)過摻雜及退火處理)的平坦化的上表面156上的掩膜物質(zhì)160。掩膜物質(zhì)160可以是單一光致抗蝕劑層，或是包含類似如氮化硅、氮氧化硅、氧化硅或其它物質(zhì)及覆蓋于其上的光致抗蝕劑層的多層。由于掩膜物質(zhì)160是形成于平坦的上表面156之上，因此其厚度大致上為一致。掩膜物質(zhì)160具有大致上為平坦的上表面150，以及大體上均勻一致的厚度166。就因為如此，可以將預先定義的掩膜板圖案轉(zhuǎn)移到掩膜物質(zhì)160上。
步驟S415定義柵極電極。參見圖6C，其顯示在平坦的上表面156上形成的圖案化掩膜物質(zhì)162。圖案化掩膜物質(zhì)162可以借由一般的光學微影(photolithographic)制程形成之。圖案化掩膜物質(zhì)162的光學微影制程是可以使用如圖3B所示的光罩46進行之，其具有寬度均勻一致呈直線狀的不透明區(qū)48。依據(jù)本發(fā)明實施例，由具有寬度均勻一致呈直線狀的不透明區(qū)48的掩膜板所形成的圖案化掩膜物質(zhì)162的寬度164大體上為均勻一致的，即使在跨越半導體鰭片108上的部分也不會有寬度不一致的現(xiàn)象發(fā)生。亦即，因為有平坦的上表面156，預定的圖案可以真實無誤地轉(zhuǎn)移到掩膜物質(zhì)160上，以形成圖案化掩膜物質(zhì)162。
繼之，借由蝕刻制程(最好是干式等離子蝕刻制程)，將上述圖案轉(zhuǎn)移到柵極材質(zhì)上，以形成圖6D所示的柵極電極168。用以移除摻雜的柵極材質(zhì)中未被遮蔽部分的蝕刻制程，也會移除部分或全部的柵極介電質(zhì)120。若在蝕刻制程處理之后，部分或全部的柵極介電質(zhì)120殘留在半導體鰭片108上，則可以再用等離子蝕刻制程來完整移除柵極介電質(zhì)120，以使形成源極/漏極區(qū)域的半導體鰭片108露出。參見圖6D，柵極電極168以90度垂直角度交叉跨越半導體鰭片108。柵極電極168包括頂面174和均勻?qū)挾?72。用于移除所有未被遮蔽的柵極材質(zhì)的蝕刻制程的處理，使得半導體鰭片108和絕緣層104得以暴露出來。柵極電極168和半導體鰭片108也可以其它的方式配置。
步驟S417于該半導體鰭片中形成源極和漏極。在半導體鰭片108位于柵極電極168交叉處兩端的區(qū)域178和180處，分別形成源極/漏極，其可以包含數(shù)個步驟。在鄰近于溝道區(qū)的區(qū)域178和180處，以離子布植制程進行摻雜。依據(jù)本發(fā)明實施例，該離子布植制程可以緊接于柵極材質(zhì)和柵極介電質(zhì)蝕刻制程之后，并在圖案化掩膜物質(zhì)162移除之前執(zhí)行。亦即，該離子布植制程執(zhí)行時，圖案化掩膜物質(zhì)162仍未移除，使得柵極電極不會被該制程摻雜。依據(jù)本發(fā)明另一實施例，該離子布植制程，是在圖6D中所示圖案化掩膜物質(zhì)162已經(jīng)移除的階段執(zhí)行。該離子布植制程是于源極/漏極區(qū)域178及180提供大體上均勻一致的摻雜分布。此可以借由各種不同的注入制程為之。
參見圖6E，于柵極電極168的側(cè)壁182處，形成間隔層176。間隔層176的形成，是先沉積絕緣襯墊層，再施以非等向性蝕刻而為之。該間隔層物質(zhì)可以是氮化硅或介電物質(zhì)堆棧(包括氮化硅層和氧化硅層)。將形成于柵極電極168及半導體鰭片108上的襯墊物質(zhì)施以等向性蝕刻制程時，間隔層沿著兩者的側(cè)壁形成之。柵極電極168的高度155較半導體鰭片108的高度114為高，因此，沿著半導體鰭片108形成的間隔層會縮減，并比沿著柵極電極168形成的間隔層176早被移除?？梢砸罁?jù)實際狀況設定柵極電極168的高度155和半導體鰭片108的高度114，使得當半導體鰭片108的間隔層大致上被移除時，柵極電極168的間隔層176大體上能保持完整無損，如同圖6E所示。依據(jù)其它實施例，半導體鰭片108的間隔層被移除，而柵極電極168的側(cè)壁182處所殘留的間隔層較圖中所示的間隔層176明顯為小，且沒有延伸到柵極電極168的上表面174。依據(jù)另一實施例，間隔層176延伸至柵極電極168的上表面174，且半導體鰭片108側(cè)壁處也還殘留著較小的間隔層。
間隔層形成之后，繼之執(zhí)行選擇性外延成長制程，以使得半導體鰭片108的源極/漏極區(qū)域178和180得以增加。寬度112和高度114得以增加。選擇性外延成長制程可以執(zhí)行于暴露出來的半導體鰭片108的源極/漏極區(qū)域178和180，亦即，其執(zhí)行于上表面180和沒有被上述間隔層遮蔽的側(cè)壁110。選擇性外延成長制程可以借由CVD制程為之，使得于半導體鰭片108的源極/漏極區(qū)域178和180、以與柵極電極168的上表面174造成外延成長，以分別形成外延層184和186，參見圖6F。該外延生長制程也可以用來將摻雜物整合于源極/漏極區(qū)域中。尤其是當其在外延生長制程中未被整合時，也可以執(zhí)行離子布植制程，以額外對源極/漏極區(qū)域178和180進行摻雜?？梢允褂脗鹘y(tǒng)的低能量離子布植制程，對源極/漏極區(qū)域進行淺注入深度的摻雜物注入。也可以執(zhí)行金屬硅化制程，使得于半導體鰭片108的源極/漏極區(qū)域178和180、以與柵極電極168的上表面174上形成金屬硅化層。傳統(tǒng)的圖案化制程可用于在進行NMOS晶體管布植時，遮蔽PMOS晶體管，或是在進行PMOS晶體管布植時，遮蔽NMOS晶體管。并以后續(xù)的傳統(tǒng)制程方法，來制作多柵極晶體管和其它裝置的連線，以形成有功能的半導體裝置。
圖7顯示依據(jù)本發(fā)明另一實施例形成柵極電極的方法的流程圖。圖7所示的方法中的操作步驟和圖4相同，但其執(zhí)行順序不同，亦即，平坦化制程(步驟S413)在摻雜物注入(步驟S409)及退火制程(步驟S411)之前執(zhí)行。整個方法中各步驟執(zhí)行的順序是如圖7所示，該方法可以適用于雙柵極晶體管、三柵極晶體管及Ω場效晶體管。圖8A至圖8G則顯示圖7中各部分結(jié)構(gòu)的橫截面圖。
步驟401提供絕緣硅(SOI)基底。參見圖8A，半導體層102是形成于絕緣層104上，而絕緣層104則形成于基底106上。
步驟403形成半導體鰭片。參見圖8B，將圖8A中所示的半導體層102施以圖案化制程處理，以形成半導體鰭片108。
步驟405形成柵極介電質(zhì)層。繼之，如圖8C所示，在半導體鰭片108上形成柵極介電質(zhì)層120。
步驟407形成柵極材質(zhì)。如圖8D所示，在圖8C所示的結(jié)構(gòu)上形成柵極材質(zhì)124。
繼之，步驟413執(zhí)行平坦化制程，如圖8E中所示，此舉可以使得柵極介電質(zhì)120較不會遭到摻雜物滲透。若柵極介電質(zhì)含有含氮層的時候，其對于摻雜物滲透也會較有抗力。依據(jù)本實施例，柵極介電質(zhì)120可以包含氮化硅層或氮氧化硅層。依據(jù)實施例，柵極介電質(zhì)120可以為設于氧化硅層上的氮化硅層。若在柵極介電質(zhì)120形成時，其并未包含氮，則可以另外對圖8C所示的結(jié)構(gòu)執(zhí)行氮化制程，以增進其對于摻雜物滲透的抗力。該氮化制程可以是在一含氮環(huán)境中進行的退火制程。
該平坦化制程是可以化學機械研磨制程為之。參見圖8E，其包含平坦的表面192和高度155。圖8E中顯示留下的未經(jīng)摻雜的柵極材質(zhì)124，并以虛線表示出被移除的部分。
步驟409將摻雜物注入柵極材質(zhì)，步驟411執(zhí)行退火制程步驟。該摻雜物注入制程是可以使用離子布植為之，如圖8F中箭頭138所示。其亦可以借由等離子浸沒制程為之。依據(jù)實際狀況設定注入能量及離子布植的其它制程參數(shù)，以產(chǎn)生注入深度198，并使得摻雜物濃度峰值的位置200位于半導體鰭片之上。如此一來，峰值位置200和柵極材質(zhì)/柵極介電質(zhì)的介面202之間的距離，較其和柵極材質(zhì)/柵極介電質(zhì)的介面204之間的距離為短。因此，含氮的柵極介電質(zhì)120在介面202處，對于摻雜物滲透的抗力較大。
依據(jù)圖8G，經(jīng)過退火制程處理之后，摻雜的柵極材質(zhì)154具有平坦的上表面156。繼之，步驟415定義柵極電極，步驟417于該半導體鰭片中形成源極和漏極。其對應的說明文字及圖式參見圖6A至圖6F。
以上所述僅為本發(fā)明較佳實施例，然其并非用以限定本發(fā)明的范圍，任何熟悉本項技術(shù)的人員，在不脫離本發(fā)明的精神和范圍內(nèi)，可在此基礎上做進一步的改進和變化，因此本發(fā)明的保護范圍當以本申請的權(quán)利要求書所界定的范圍為準。
附圖中符號的簡單說明如下2鰭片4絕緣體6鰭片寬8柵極電極10基底12側(cè)壁14柵極介電質(zhì)16蝕刻掩膜18鰭片高20頂面24切口28切口34表面38掩膜物質(zhì)40上表面42較小厚度區(qū)域44較大厚度區(qū)域46掩膜板48不透明區(qū)域50透明區(qū)域52臺階54光致抗蝕劑物質(zhì)56較窄部分58未遮蔽部分62柵極電極63垂直部分
64較窄部分65柵極寬度66區(qū)域67柵極寬度102半導體層104絕緣層106基底108半導體鰭片110側(cè)壁112鰭片寬度114鰭片高度116上表面120柵極介電質(zhì)層122厚度124柵極材質(zhì)128上表面130峰部132谷部134階高138離子布植方向140峰值位置146注入深度148上介面150上表面154摻雜的柵極材質(zhì)155高度156上表面
158區(qū)塊160掩膜物質(zhì)162圖案化掩膜物質(zhì)164寬度166厚度168柵極電極172寬度174頂面176間隔層178區(qū)域180區(qū)域182側(cè)壁184外延層186外延層192表面198注入深度200峰值位置202介面204介面
權(quán)利要求
1.一種在半導體裝置的多柵極晶體管上形成柵極電極的方法，其特征在于所述在半導體裝置的多柵極晶體管上形成柵極電極的方法包括提供基底，其包含設于絕緣層上的半導體鰭片，及該半導體鰭片上形成的柵極介電質(zhì)；于該柵極介電質(zhì)及該半導體鰭片上形成柵極材質(zhì)，其形成的上表面不平坦；將摻雜物注入該柵極材質(zhì)中；摻雜物注入之后，執(zhí)行退火制程以活化該柵極材質(zhì)的摻雜物；以及執(zhí)行平坦化制程使得該上表面平坦化。
2.根據(jù)權(quán)利要求1所述的在半導體裝置的多柵極晶體管上形成柵極電極的方法，其特征在于該平坦化制程是接續(xù)于注入和退火制程之后執(zhí)行。
3.根據(jù)權(quán)利要求1所述的在半導體裝置的多柵極晶體管上形成柵極電極的方法，其特征在于該平坦化制程是于注入和退火制程之前執(zhí)行。
4.根據(jù)權(quán)利要求1所述的在半導體裝置的多柵極晶體管上形成柵極電極的方法，其特征在于進一步將該柵極材質(zhì)圖案化，以產(chǎn)生包含該平坦化上表面且橫跨該半導體鰭片的柵極電極。
5.根據(jù)權(quán)利要求4所述的在半導體裝置的多柵極晶體管上形成柵極電極的方法，其特征在于進一步于該半導體鰭片跨于該柵極電極兩邊的兩端分別形成源極與漏極區(qū)域。
6.根據(jù)權(quán)利要求5所述的在半導體裝置的多柵極晶體管上形成柵極電極的方法，其特征在于進一步于該柵極電極的兩側(cè)形成間隔層，并于該柵極電極、該源極區(qū)域、及該漏極區(qū)域其中至少一個形成金屬硅化層。
7.根據(jù)權(quán)利要求4所述的在半導體裝置的多柵極晶體管上形成柵極電極的方法，其特征在于進一步包含于該柵極電極的側(cè)邊形成間隔層；于該半導體鰭片暴露出的部分形成選擇性外延；以及于該半導體鰭片跨于該柵極電極兩邊的兩端分別形成源極與漏極區(qū)域。
8.根據(jù)權(quán)利要求4所述的在半導體裝置的多柵極晶體管上形成柵極電極的方法，其特征在于該圖案化步驟于該柵極材質(zhì)上形成圖案化的掩膜層，并將該柵極材質(zhì)未被該圖案化掩膜層遮蔽的部分施以蝕刻處理。
9.根據(jù)權(quán)利要求8所述的在半導體裝置的多柵極晶體管上形成柵極電極的方法，其特征在于進一步將摻雜物注入該半導體鰭片中，使得于該圖案化掩膜層移除之前，于該半導體鰭片中形成源極和漏極。
10.根據(jù)權(quán)利要求1所述的在半導體裝置的多柵極晶體管上形成柵極電極的方法，其特征在于形成柵極材質(zhì)的步驟包含形成順應性的膜。
11.根據(jù)權(quán)利要求1所述的在半導體裝置的多柵極晶體管上形成柵極電極的方法，其特征在于該半導體鰭片是延伸于該絕緣層上，且其高度大于其寬度。
12.根據(jù)權(quán)利要求1所述的在半導體裝置的多柵極晶體管上形成柵極電極的方法，其特征在于該基底包含形成于該半導體鰭片上表面的掩膜層，且該柵極材質(zhì)更形成于該掩膜層上。
13.根據(jù)權(quán)利要求1所述的在半導體裝置的多柵極晶體管上形成柵極電極的方法，其特征在于該柵極材質(zhì)是覆蓋該半導體鰭片的側(cè)壁及頂部。
14.根據(jù)權(quán)利要求1所述的在半導體裝置的多柵極晶體管上形成柵極電極的方法，其特征在于該絕緣層具有凹陷部，其切入該半導體鰭片并造成一切口，且該柵極材質(zhì)是填充于該切口中。
15.根據(jù)權(quán)利要求1所述的在半導體裝置的多柵極晶體管上形成柵極電極的方法，其特征在于該柵極材質(zhì)經(jīng)過該平坦化制程處理后，其高度高于該半導體鰭片高度。
全文摘要
本發(fā)明涉及一種在半導體裝置的多柵極晶體管上形成柵極電極的方法。該方法首先提供基底，其包含設于絕緣層上的半導體鰭片，及該半導體鰭片上形成的柵極介電質(zhì)。并于該柵極介電質(zhì)及該半導體鰭片上形成柵極材質(zhì)，其形成的上表面不平坦。再將摻雜物注入該柵極材質(zhì)中，并執(zhí)行退火制程以活化該柵極材質(zhì)的摻雜物。繼之，執(zhí)行平坦化制程使得該上表面平坦化。
文檔編號H01L21/84GK1716542SQ20051006443
公開日2006年1月4日 申請日期2005年4月15日 優(yōu)先權(quán)日2004年4月16日
發(fā)明者楊育佳, 陳豪育, 楊富量, 胡正明 申請人:臺灣積體電路制造股份有限公司