專利名稱：半導(dǎo)體裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體裝置及其制造方法，特別是涉及在MOSFET內(nèi)裝肖特基勢(shì)壘二極管的半導(dǎo)體裝置及其制造方法。
背景技術(shù)：
圖14中以n溝道型為例說明現(xiàn)有的MOSFET的結(jié)構(gòu)。
MOSFET200由半導(dǎo)體襯底130、溝道層133、源極區(qū)域134、柵極氧化膜135、柵極電極136構(gòu)成。
半導(dǎo)體襯底130是在n+型硅半導(dǎo)體襯底131上層積n-型外延層132等而構(gòu)成，n-型外延層132構(gòu)成漏極區(qū)域。
溝道層133是在場(chǎng)部的半導(dǎo)體襯底表面以劑量1.0×1013～1.0×1014cm-2注入p+型離子而設(shè)置的雜質(zhì)擴(kuò)散區(qū)域。
源極區(qū)域134是在溝道層133表面離子注入磷或砷而設(shè)置的n+型雜質(zhì)擴(kuò)散區(qū)域，其和在整個(gè)面上噴濺鋁或鋁合金而設(shè)置的源極電極139接觸。
另外，設(shè)置用于抑制寄生雙極晶體管的動(dòng)作，提高針對(duì)雪崩擊穿的強(qiáng)度的體(ボディ)區(qū)域140。
柵極氧化膜135是設(shè)于半導(dǎo)體襯底表面的熱氧化膜，對(duì)應(yīng)驅(qū)動(dòng)電壓有數(shù)百的厚度。
柵極電極136在相鄰的溝道層133表面的源極區(qū)域134間介由柵極氧化膜135而設(shè)置。向多晶硅內(nèi)導(dǎo)入雜質(zhì)，謀求低阻抗化，構(gòu)成柵極電極136，覆蓋周圍的源極電極139利用氧化膜137等絕緣(例如參照專利文獻(xiàn)1)。
專利文獻(xiàn)1特開2000-40818號(hào)公報(bào)圖15(A)是所述MOSFET的電路圖。
MOSFET200在源極-漏極間具有寄生pn結(jié)二極管Dpn，圖中示意性地顯示了MOSFET的寄生二極管。
通常，電橋電路的附加為L成分時(shí)，寄生pn結(jié)二極管Dpn作為快速恢復(fù)二極管(Fast Recovery Diode)(FRD)使用，例如，在電機(jī)驅(qū)動(dòng)用途等中使用。
但是，寄生pn結(jié)二極管Dpn正向的閾值電壓VF很高，為0.6V左右，成為阻礙高速開關(guān)動(dòng)作或低消耗電力的主要原因。另外，在pn結(jié)二極管的情況下，在施加正向電壓時(shí)(導(dǎo)通狀態(tài))，從p型區(qū)域向n型區(qū)域注入載流子(空穴)。而且，在施加反向電壓時(shí)，首先進(jìn)行蓄積于n型區(qū)域的載流子的流出或再結(jié)合，然后，耗盡層開始擴(kuò)散。即，在構(gòu)成斷開狀態(tài)之前產(chǎn)生用于該載流子的流出或再結(jié)合的時(shí)間(反向恢復(fù)時(shí)間Trr)，該時(shí)間也構(gòu)成阻礙高速動(dòng)作的主要原因。
即，關(guān)于不太要求電機(jī)驅(qū)動(dòng)用途等高速開關(guān)動(dòng)作的裝置，作為FRD可使用寄生pn結(jié)二極管Dpn，但在要求高速動(dòng)作時(shí)不適用。
因此，往往外置使用肖特基勢(shì)壘二極管，圖15(B)是其電路圖。
由此，在MOSFET200的源極-漏極間并聯(lián)連接寄生pn結(jié)二極管Dpn和外置的肖特基勢(shì)壘二極管Dsbd。
pn結(jié)二極管的正向閾值電壓VF為0.6V左右，肖特基勢(shì)壘二極管的正向閾值電壓VF為0.4V左右。即，如圖所示，即使將兩者并聯(lián)連接，先動(dòng)作的也是肖特基勢(shì)壘二極管Dsbd。
即，通過外置肖特基勢(shì)壘二極管Dsbd，可降低MOSFET200的正向電壓VF。另外，由于不會(huì)蓄積載流子，故具有可降低反向恢復(fù)時(shí)間Trr的優(yōu)點(diǎn)。
但是，當(dāng)外置使用肖特基勢(shì)壘二極管Dsbd時(shí)，部件數(shù)量增加，對(duì)低成本及小型化有限制。
另外，在MOSFET200中將源極區(qū)域134和體區(qū)域140短路使用，但體區(qū)域140的電阻高，實(shí)際上在源極-體間產(chǎn)生了該電阻造成的電位差。當(dāng)該電位差為0.6V以上時(shí)，存在源極-體-漏極間產(chǎn)生寄生雙極動(dòng)作，電流值急劇增大，直至擊穿的問題。

發(fā)明內(nèi)容
本發(fā)明是鑒于所述課題而開發(fā)的，本發(fā)明的第一方面提供一種半導(dǎo)體裝置，其包括一導(dǎo)電型半導(dǎo)體襯底；反向?qū)щ娦蜏系缹樱湓O(shè)于該襯底表面；柵極電極，其介由絕緣膜與所述一導(dǎo)電型襯底相接；一導(dǎo)電型源極區(qū)域，其設(shè)于所述襯底表面，且介由絕緣膜與所述柵極電極相鄰；槽，其設(shè)置在所述源極區(qū)域間的所述半導(dǎo)體襯底上，貫通所述溝道層；第一金屬層，其至少和在所述溝道層的下方的所述槽露出的所述一導(dǎo)電型半導(dǎo)體襯底形成肖特基結(jié)；第二金屬層，其和所述第一金屬層、所述溝道層、所述源極區(qū)域連接。
本發(fā)明的第二方面提供一種半導(dǎo)體裝置，其包括一導(dǎo)電型半導(dǎo)體襯底；反向?qū)щ娦蜏系缹?，其設(shè)于所述襯底表面；多個(gè)第一槽，其設(shè)于所述襯底上，且貫通所述溝道層；第二槽，其在所述襯底上和所述第一槽交替配置，且貫通所述溝道層；柵極電極，其介由所述絕緣膜埋設(shè)在所述第一槽內(nèi)；一導(dǎo)電型源極區(qū)域，其在所述襯底表面介由所述絕緣膜和所述柵極電機(jī)相鄰；第一金屬層，其至少和在所述溝道層的下方的所述槽露出的所述一導(dǎo)電型半導(dǎo)體襯底形成肖特基結(jié)；第二金屬層，其和所述第一金屬層、所述溝道層、所述源極區(qū)域連接。
另外，所述第一金屬層和所述源極區(qū)域及所述溝道層的一部分相接，所述第二金屬層介由所述第一金屬層和所述源極區(qū)域及所述溝道層連接。
本發(fā)明的第三方面提供一種半導(dǎo)體裝置的制造方法，其包括形成介由絕緣膜與一導(dǎo)電型半導(dǎo)體襯底表面相接的柵極電極的工序；在所述一導(dǎo)電型半導(dǎo)體襯底上形成反向?qū)щ娦蜏系缹?，并在該溝道層表面形成一?dǎo)電型雜質(zhì)區(qū)域的工序；在所述柵極電極間的所述半導(dǎo)體襯底上形成貫通所述溝道層的槽，形成源極區(qū)域的工序；形成至少和在所述溝道層的下方的所述槽露出的所述一導(dǎo)電型半導(dǎo)體襯底形成肖特基結(jié)的第一金屬層的工序；形成和所述第一金屬層、所述溝道層、所述源極區(qū)域連接的第二金屬層的工序、本發(fā)明的第四方面提供一種半導(dǎo)體裝置的制造方法，其包括在一導(dǎo)電型半導(dǎo)體襯底表面形成反向?qū)щ娦蜏系缹拥墓ば?；在一?dǎo)電型半導(dǎo)體襯底上形成貫通所述溝道層的多個(gè)第一槽的工序；在所述第一槽內(nèi)形成絕緣膜，形成柵極電極的工序；在所述溝道層表面形成一導(dǎo)電型雜質(zhì)區(qū)域的工序；形成與該第一槽交替配置的第二槽，形成源極區(qū)域的工序；形成至少和在所述溝道層的下方的所述第二槽露出的所述一導(dǎo)電型半導(dǎo)體襯底形成肖特基結(jié)的第一金屬層的工序；形成和所述第一金屬層、所述溝道層、所述源極區(qū)域連接的第二金屬層的工序、另外，所述源極區(qū)域利用槽分割所述一導(dǎo)電型雜質(zhì)區(qū)域而形成。
所述第一金屬層形成在整個(gè)面上，并在整個(gè)面上形成第二金屬層。
根據(jù)本實(shí)施例，可在MOSFET的擴(kuò)散區(qū)域內(nèi)內(nèi)裝肖特基勢(shì)壘二極管。只要是肖特基勢(shì)壘二極管，就沒有導(dǎo)通動(dòng)作時(shí)的載流子注入，故在斷開動(dòng)作開始時(shí)沒有載流子的流出及再結(jié)合，可降低反向恢復(fù)時(shí)間Trr。
另外，與pn結(jié)二極管比較，也可將正向閾值電壓降低，故可提供高效率的MOSFET。
由于可將目前外置的肖特基勢(shì)壘二極管內(nèi)裝在MOSFET內(nèi)，故可通過消減部件數(shù)量降低成本并實(shí)現(xiàn)裝置小型化。
通過將第一金屬層及/或第二金屬層沿槽側(cè)壁設(shè)置在溝道的深度方向，降低體電阻。因此，即使不設(shè)置體區(qū)域，也可以抑制寄生雙極晶體管的動(dòng)作，提高針對(duì)雪崩擊穿的強(qiáng)度。


圖1是本發(fā)明半導(dǎo)體裝置的剖面圖；圖2是說明本發(fā)明半導(dǎo)體裝置的制造方法的剖面圖；圖3是說明本發(fā)明半導(dǎo)體裝置的制造方法的剖面圖；圖4(A)、(B)是說明本發(fā)明半導(dǎo)體裝置的制造方法的剖面圖；圖5是說明本發(fā)明半導(dǎo)體裝置的制造方法的剖面圖；圖6(A)～(C)是說明本發(fā)明半導(dǎo)體裝置的制造方法的剖面圖；圖7是本發(fā)明半導(dǎo)體裝置的剖面圖；圖8是說明本發(fā)明半導(dǎo)體裝置的制造方法的剖面圖；圖9是說明本發(fā)明半導(dǎo)體裝置的制造方法的剖面圖；圖10是說明本發(fā)明半導(dǎo)體裝置的制造方法的剖面圖；圖11(A)、(B)是說明本發(fā)明半導(dǎo)體裝置的制造方法的剖面圖；圖12是說明本發(fā)明半導(dǎo)體裝置的制造方法的剖面圖；圖13是說明本發(fā)明半導(dǎo)體裝置的制造方法的剖面圖；圖14是現(xiàn)有的半導(dǎo)體裝置的剖面圖；圖15是現(xiàn)有的半導(dǎo)體裝置的電路圖。
符號(hào)說明10襯底11n+型硅半導(dǎo)體襯底12n-型半導(dǎo)體層13溝道層14n+型雜質(zhì)區(qū)域
15柵極氧化膜16柵極電極17層間絕緣膜19槽20源極區(qū)域21肖特基金屬層23金屬電極層50襯底51n+型硅半導(dǎo)體襯底52n-型半導(dǎo)體層53溝道層54第一槽55柵極氧化膜56柵極電極57n+型雜質(zhì)區(qū)域58層間絕緣膜59第二槽60源極區(qū)域61肖特基金屬層62金屬電極層100MOSFET200MOSFET具體實(shí)施方式
參照?qǐng)D1～圖13以n溝道型MOSFET為例詳細(xì)說明本發(fā)明實(shí)施例。
首先，參照?qǐng)D1～圖5說明第一實(shí)施例。圖1是顯示MOSFET結(jié)構(gòu)的剖面圖。
MOSFET100由一導(dǎo)電型半導(dǎo)體襯底10、溝道層13、絕緣膜15、柵極電極16、源極區(qū)域20、槽19、第一金屬層21、第二金屬層23構(gòu)成。
一導(dǎo)電型半導(dǎo)體襯底10是通過外延生長法等在n+型硅半導(dǎo)體襯底11上層積了n-型半導(dǎo)體層12的襯底，n-型半導(dǎo)體層12構(gòu)成漏極區(qū)域。
溝道層13是設(shè)于n-型半導(dǎo)體層12表面上的p+型雜質(zhì)擴(kuò)散區(qū)域，在溝道層13表面設(shè)置將磷或砷離子注入后擴(kuò)散的源極區(qū)域20。
在相鄰的源極區(qū)域20間的襯底10表面對(duì)應(yīng)驅(qū)動(dòng)電壓設(shè)置由數(shù)百膜厚的熱氧化膜構(gòu)成的柵極氧化膜15，并在其上設(shè)置柵極電極16。柵極電極16是將含有雜質(zhì)的多晶硅等半導(dǎo)體層(或?qū)щ婓w層)構(gòu)圖成規(guī)定形狀的電極，介由柵極絕緣膜15和襯底10表面相接，構(gòu)成MOS結(jié)構(gòu)。在襯底10表面在介由柵極絕緣膜15和柵極電極16相鄰的位置配置源極區(qū)域20。
柵極電極16的周圍(側(cè)面及上面)利用PSG(Phospho Silicate Glass)膜等層間絕緣膜17覆蓋。
槽19設(shè)置在源極區(qū)域20間的半導(dǎo)體襯底上，貫通溝道層13，到達(dá)n-型半導(dǎo)體層12。在槽19的側(cè)壁露出源極區(qū)域20及溝道層13的端部，在溝道層13的下方的槽19底部露出n-型半導(dǎo)體層12。根據(jù)耐壓系列，槽19是開口部為0.2μm～5μm程度、深度為1～10μm程度的槽。
第一金屬層21是例如Mo等的肖特基金屬層，其和覆蓋槽19的內(nèi)壁、在溝道層13的下方的槽19露出的n-型半導(dǎo)體層12形成肖特基結(jié)。由此，利用溝道層13下方的第一金屬層21及與第一金屬層21接觸的n-型半導(dǎo)體層12在槽19底部形成肖特基勢(shì)壘二極管40。此外，肖特基金屬層21也可以是Ti、W、Ni、Al等。
圖中，第一金屬層21在整個(gè)面上設(shè)置，但不限于此，即，只要至少設(shè)置在陰影線部分的槽19內(nèi)壁，以至少和在溝道層13的下方的槽19露出的n-型半導(dǎo)體層12形成肖特基結(jié)即可。另外，槽19也可以利用肖特基金屬層21埋設(shè)。
第二金屬層23是構(gòu)成源極電極的Al等的金屬電極層，其設(shè)于整個(gè)面上，且介由肖特基金屬層21和溝道層13、源極區(qū)域20連接。金屬層23構(gòu)成肖特基勢(shì)壘二極管40的陽極電極。
另外，如上所述，如僅在槽19底部設(shè)置肖特基金屬層21，則源極區(qū)域20及溝道層13就和金屬電極層23直接連接。另外，在利用肖特基金屬層21埋設(shè)槽19時(shí)，金屬電極層23設(shè)置在襯底10的表面，和肖特基金屬層21接觸。
由此，構(gòu)成在MOSFET100內(nèi)裝肖特基勢(shì)壘二極管40的結(jié)構(gòu)。MOSFET100還內(nèi)裝源極-漏極間的寄生pn結(jié)二極管，但由于肖特基勢(shì)壘二極管40正向的閾值電壓低，故在MOSFET100動(dòng)作時(shí)，肖特基勢(shì)壘二極管動(dòng)作。這一點(diǎn)和所述的外置肖特基勢(shì)壘二極管的情況相同(參照?qǐng)D15(B))。
但是，在本實(shí)施例中，由于可在MOSFET的擴(kuò)散區(qū)域內(nèi)內(nèi)裝肖特基勢(shì)壘二極管，故可通過消減部件數(shù)量降低成本并實(shí)現(xiàn)小型化。另外，通過設(shè)置肖特基勢(shì)壘二極管，可抑制反向恢復(fù)時(shí)間Trr的增加引起的損失，可高效率、高頻率化。
另外，通過將肖特基金屬層21及/或金屬電極層23沿槽19側(cè)壁設(shè)置在溝道層13的深度方向(與襯底10垂直的方向)降低體電阻。由此，即使不設(shè)置體區(qū)域，也可以抑制寄生雙極二極管的動(dòng)作，提高針對(duì)雪崩擊穿的強(qiáng)度。
其次，參照?qǐng)D2～圖5以n溝道型為例說明本發(fā)明的MOSFET的制造方法。
第一工序(圖2)形成介由絕緣膜與一導(dǎo)電型半導(dǎo)體襯底表面表面相接的柵極電極的工序。
首先，準(zhǔn)備在n+型硅半導(dǎo)體襯底11上通過外延生長法等層積了n-型半導(dǎo)體層12的n型半導(dǎo)體襯底10。n-型半導(dǎo)體層12構(gòu)成MOSFET的漏極區(qū)域。
將襯底10表面以800℃程度氧化，利用驅(qū)動(dòng)電壓形成數(shù)百程度的柵極氧化膜15。
在柵極氧化膜15上的整個(gè)面上淀積例如多晶硅，設(shè)置半導(dǎo)體層(或?qū)щ婓w層)16。為實(shí)現(xiàn)低電阻化，向半導(dǎo)體層16導(dǎo)入雜質(zhì)。然后，將半導(dǎo)體層16及柵極氧化膜15構(gòu)圖成規(guī)定的形狀，形成由半導(dǎo)體層構(gòu)成的柵極電極16。
另外，半導(dǎo)體層16也可以是利用SPE(Solid-phase Epitaxy固相外延生長)將非晶形的硅單晶化的層，或利用MBE(Molecular beam Epitaxy分子線外延)淀積硅分子形成硅單晶層的層。
第二工序(圖3)在一導(dǎo)電型半導(dǎo)體襯底上形成反向?qū)щ娦蜏系缹樱跍系缹颖砻嫘纬梢粚?dǎo)電型雜質(zhì)區(qū)域的工序。
以柵極電極為掩模，在n-型半導(dǎo)體層12表面以例如劑量為1.0×1013～1.0×1014cm-2注入p型離子，然后，使其擴(kuò)散，形成溝道層13。
另外，在溝道層13表面注入例如磷或砷等n型雜質(zhì)，使其擴(kuò)散，形成n+型雜質(zhì)區(qū)域14。即，n+型雜質(zhì)區(qū)域14設(shè)置在兩個(gè)柵極電極15間的溝道層13表面。
第三工序(圖4)在柵極電極間的半導(dǎo)體襯底上形成貫通溝道層的槽，形成源極區(qū)域的工序。
在整個(gè)面上形成PSG膜等絕緣膜17，進(jìn)行構(gòu)圖，并利用層間絕緣膜17覆蓋柵極電極16的側(cè)面及上面。構(gòu)圖層間絕緣膜17，使其一部分在n型雜質(zhì)區(qū)域14表面延伸。這樣，通過進(jìn)行構(gòu)圖，可確保掩膜錯(cuò)位的界限，防止柵極氧化膜15被蝕刻(圖4(A))。
然后，設(shè)置抗蝕劑構(gòu)成的掩膜，使柵極電極16間的襯底10表面露出，各向異性蝕刻襯底10，形成貫通溝道層13、到達(dá)n-型半導(dǎo)體層12的槽19。例如，根據(jù)耐壓系列，槽19是開口部為0.2μm～5μm程度、深度為1～10μm程度的槽。
與此同時(shí)，利用槽19分割n+型雜質(zhì)區(qū)域14，形成源極區(qū)域20。在槽19內(nèi)壁露出源極區(qū)域20和溝道層13的一部分，在溝道層13的下方的槽19底部露出n-型半導(dǎo)體層12。
這樣，設(shè)置抗蝕膜在覆蓋柵極電極16側(cè)壁的層間絕緣膜17的內(nèi)側(cè)設(shè)置槽19。由此，源極區(qū)域20在襯底10表面和槽19內(nèi)壁露出，和之后工序中形成的源極電極接觸(圖4(B))。
第四工序(圖5)形成至少和在溝道層的下方的槽露出的一導(dǎo)電型半導(dǎo)體襯底形成肖特基結(jié)的第一金屬層的工序。
在整個(gè)面上形成例如Mo等的肖特基金屬層21。在此，肖特基金屬層21覆蓋層間絕緣膜17、源極區(qū)域20表面及槽19內(nèi)壁而設(shè)置。而且，和在溝道層13的下方露出的n-型半導(dǎo)體層12形成肖特基結(jié)。
由此，利用溝道層13下方的肖特基金屬層21及與肖特基金屬層21接觸的n-型半導(dǎo)體層12在槽19底部形成肖特基勢(shì)壘二極管40。另外，在本實(shí)施例中，是在整個(gè)面上形成肖特基金屬層21，但只要設(shè)置掩膜等，在槽19內(nèi)壁的至少溝道層13的下方附著肖特基金屬層21，以和n-型半導(dǎo)體層12形成肖特基結(jié)，則也可以不在整個(gè)面上設(shè)置。另外，肖特基金屬層19不僅是內(nèi)壁，也可以埋設(shè)在槽19內(nèi)。
第五工序(參照?qǐng)D1)形成和第一金屬層、溝道層、源極區(qū)域連接的第二金屬層的工序。
在整個(gè)面上噴濺包含硅的Al等，形成構(gòu)成源極電極的金屬層23。源極電極23和肖特基金屬層21的整個(gè)面接觸，并和源極區(qū)域20及溝道層13接觸。另外，構(gòu)成肖特基勢(shì)壘二極管40的陽極電極。由此，得到圖1所示的最終結(jié)構(gòu)。
參照?qǐng)D6說明第二實(shí)施例。
在第一實(shí)施例中，如圖1所示，在層間絕緣膜17的內(nèi)側(cè)的襯底10表面設(shè)置槽19，但在第二實(shí)施例中，如圖6(A)所示，設(shè)置槽19，使層間絕緣膜17側(cè)面和槽19側(cè)壁構(gòu)成同一面。
由于源極區(qū)域20僅在槽19側(cè)壁與源極電極23接觸，故和第一實(shí)施例相比，源極接觸電阻稍微增大，但此時(shí)，只要將源極區(qū)域20較深地形成即可。
在第二實(shí)施例中，形成覆蓋柵極電極16側(cè)壁的層間絕緣膜17端部和槽19側(cè)壁構(gòu)成同一面的槽19，由于槽19的底部擴(kuò)大，故肖特基勢(shì)壘二極管40的肖特基結(jié)面積增大。
參照?qǐng)D6(B)及圖6(C)說明第二實(shí)施例的制造方法。另外，和第一實(shí)施例不同的僅是第三工序，其它工序相同，故省略說明。
首先，進(jìn)行和第一實(shí)施例相同的第一工序及第二工序。
第三工序在柵極電極間的半導(dǎo)體襯底上形成貫通溝道層的槽，形成源極區(qū)域的工序。
在整個(gè)面上形成PSG膜等絕緣膜17，利用所希望圖案的抗蝕膜構(gòu)圖絕緣膜17，同時(shí)，蝕刻襯底表面。由此，柵極電極16的側(cè)面及上面由層間絕緣膜17覆蓋，同時(shí)，形成覆蓋柵極電極16側(cè)壁的層間絕緣膜17端部和槽19側(cè)壁為同一面的槽19。
例如，槽19的開口部為0.5μm～5μm程度、槽的深度為1～10μm程度。這樣，在本實(shí)施例中不需要用于形成槽19的抗蝕膜的形成工序，在之后的工序中形成肖特基金屬層時(shí)，肖特基結(jié)的面積增大。
此時(shí)，n+型雜質(zhì)區(qū)域14同時(shí)被槽19分割，形成源極區(qū)域20。在槽19內(nèi)壁露出源極區(qū)域20和溝道層13的一部分，在溝道層13的下方的槽19底部露出n-型半導(dǎo)體層12。
然后，和第一實(shí)施例的第四工序相同，如圖6(C)所示，形成肖特基金屬層21，形成肖特基勢(shì)壘二極管40。進(jìn)一步經(jīng)由第五工序得到圖6(A)所示的最終結(jié)構(gòu)。
其次，參照?qǐng)D7～圖13說明第三實(shí)施例。第三實(shí)施例是本發(fā)明適用于溝道結(jié)構(gòu)的MOSFET的實(shí)施例。
圖7表示第三實(shí)施例的溝道型MOSFET。
襯底50是利用外延生長法等在n+型硅半導(dǎo)體襯底51之上層積了n-型半導(dǎo)體層52的襯底，n-型半導(dǎo)體層52構(gòu)成MOSFET的漏極區(qū)域。
設(shè)置其表面上擴(kuò)散了p型雜質(zhì)的溝道層53。第一槽54和第二槽59都貫通溝道層53，到達(dá)漏極區(qū)域52。第一槽54的內(nèi)壁利用柵極氧化膜55被覆，埋設(shè)多晶硅等導(dǎo)電材料，構(gòu)成柵極電極56。另外，在襯底50表面設(shè)置介由絕緣膜55和柵極電極56相鄰的n+型源極區(qū)域60。
第二槽59和第一槽54交替地設(shè)置。在第二槽59的側(cè)壁露出源極區(qū)域60、溝道層53的一部分。通過至少和在溝道層53的下方的第二槽59露出的n-型半導(dǎo)體層52形成肖特基結(jié)的肖特基金屬層61，第二槽59底部構(gòu)成肖特基勢(shì)壘二極管40。肖特基金屬層61與在第二槽59側(cè)壁露出的源極區(qū)域60及溝道層53相接。
源極電極62在整個(gè)面上設(shè)置由Al等構(gòu)成的金屬電極層而構(gòu)成，介由肖特基金屬層61和溝道層53、源極區(qū)域60連接。
通過形成溝道結(jié)構(gòu)的MOSFET，可提高單元密度，降低導(dǎo)通電阻。
圖8～圖13表示所述的MOSFET的制造方法。
第一工序(圖8)在一導(dǎo)電型半導(dǎo)體襯底表面形成反向?qū)щ娦蜏系缹拥墓ば颉?br> 首先，準(zhǔn)備在n+型硅半導(dǎo)體襯底51上層積n-型外延層等而形成漏極區(qū)域52的襯底50。在襯底50表面形成氧化膜(未圖示)后，蝕刻予定的溝道層53的部分的氧化膜。以該氧化膜為掩膜，在整個(gè)面上以劑量1.0×1013cm-2注入例如B(硼)后，使其擴(kuò)散，形成p型溝道層53。
第二工序(圖9)在一導(dǎo)電型半導(dǎo)體襯底上形成貫通溝道層的多個(gè)第一槽的工序。
在整個(gè)面上利用CVD法生成NSG(Non-doped Silicate Glass)的CVD氧化膜(未圖示)，在除去構(gòu)成第一槽的部分外的區(qū)域設(shè)置以抗蝕膜構(gòu)成的掩膜，干蝕刻CVD氧化膜，將其部分地除去，形成露出溝道層53的開口部。
另外，以CVD氧化膜為掩膜，利用CF系及HBr系氣體干蝕刻開口部的硅半導(dǎo)體襯底，形成貫通溝道層53、到達(dá)漏極區(qū)域52的多個(gè)第一槽54。
第三工序(圖10)在第一槽上形成氧化膜，形成柵極電極的工序。
進(jìn)行偽氧化，在第一槽54內(nèi)壁和溝道層53表面形成偽氧化膜(未圖示)，除去干式蝕刻時(shí)的蝕刻損傷。將由該偽氧化形成的偽氧化膜和作為掩膜的CVD氧化膜同時(shí)利用氟酸等氧化膜蝕刻劑除去。由此，在之后的工序中，可穩(wěn)定地形成柵極氧化膜。另外，通過以高溫進(jìn)行熱氧化，在第一槽54的開口部形成圓弧，也具有避免槽54開口部的電場(chǎng)集中的效果。
然后，形成柵極氧化膜55。即，進(jìn)行熱氧化，在第一槽54內(nèi)及溝道層53表面對(duì)應(yīng)閾值形成厚度約數(shù)百的柵極氧化膜55。
另外，在第一槽54內(nèi)埋設(shè)多晶硅等導(dǎo)電材料，形成柵極電極56。向多晶硅內(nèi)導(dǎo)入雜質(zhì)，謀求低電阻化。
第四工序(圖11)在溝道層表面形成一導(dǎo)電型雜質(zhì)區(qū)域的工序。
在整個(gè)面上以劑量1015cm-2程度離子注入As等n型雜質(zhì)，然后進(jìn)行擴(kuò)散，在溝道層53表面形成n+型雜質(zhì)區(qū)域57(圖11(A))。
然后，淀積形成層間絕緣膜的CVD氧化膜等絕緣膜58，并使其回流。由此，將n+型雜質(zhì)區(qū)域57擴(kuò)散到規(guī)定的深度(圖11(B))。
第五工序(圖12)形成與第一槽交替配置的第二槽，并形成源極區(qū)域的工序。
設(shè)置抗蝕膜PR，使相鄰的第一槽54間露出，蝕刻絕緣膜58及襯底50，形成和第一槽54交替配置的第二槽59。該開口寬度為例如0.5～2μm程度，深度貫通溝道層53即可，2μm左右就足夠了。
另外，通過形成第二槽59，將n+型雜質(zhì)區(qū)域57分割，形成源極區(qū)域60。在第二槽59內(nèi)壁露出源極區(qū)域60的一部分和溝道層53的一部分。
第六工序(圖13)形成至少和在溝道層的下方的第二槽露出的一導(dǎo)電型半導(dǎo)體襯底形成肖特基結(jié)的第一金屬層的工序。
然后，在整個(gè)面上堆積肖特基金屬層61。肖特基金屬層61和在第二槽59露出的n-型半導(dǎo)體層52形成肖特基結(jié)。由此，陰影線部分構(gòu)成肖特基勢(shì)壘二極管40。
另外，在圖中，肖特基金屬層61埋設(shè)在第二槽59內(nèi)，但在可利用掩膜等選擇性地形成肖特基金屬層61時(shí)，也可以以至少和在溝道層的下方的第二槽59露出的n-型半導(dǎo)體層52形成肖特基結(jié)的方式形成肖特基金屬層61。
在第二槽59側(cè)壁露出的源極區(qū)域60及溝道層53和肖特基金屬層61接觸。
第七工序(圖7)形成和第一金屬層、所述溝道層、所述源極區(qū)域連接的第二金屬層的工序。
在整個(gè)面上形成構(gòu)成源極電極的Al等的金屬電極層62。金屬電極層62介由肖特基金屬層61和源極區(qū)域60、溝道層53連接。金屬電極層構(gòu)成源極電極62，構(gòu)成肖特基勢(shì)壘二極管40的陽極電極。
權(quán)利要求
1.一種半導(dǎo)體裝置，其特征在于，包括一導(dǎo)電型半導(dǎo)體襯底；反向?qū)щ娦蜏系缹樱湓O(shè)于該襯底表面；柵極電極，其介由絕緣膜與所述一導(dǎo)電型襯底相接；一導(dǎo)電型源極區(qū)域，其設(shè)于所述襯底表面，且介由絕緣膜與所述柵極電極相鄰；槽，其設(shè)于所述源極區(qū)域間的所述半導(dǎo)體襯底上，貫通所述溝道層；第一金屬層，其至少和在所述溝道層的下方的所述槽露出的所述一導(dǎo)電型半導(dǎo)體襯底形成肖特基結(jié)；第二金屬層，其和所述第一金屬層、所述溝道層、所述源極區(qū)域連接。
2.一種半導(dǎo)體裝置，其特征在于，包括一導(dǎo)電型半導(dǎo)體襯底；反向?qū)щ娦蜏系缹樱湓O(shè)于所述襯底表面；多個(gè)第一槽，其設(shè)于所述襯底上，且貫通所述溝道層；第二槽，其在所述襯底上和所述第一槽交替配置，且貫通所述溝道層；柵極電極，其介由絕緣膜埋設(shè)在所述第一槽內(nèi)；一導(dǎo)電型源極區(qū)域，其在所述襯底表面介由所述絕緣膜和所述柵極電機(jī)相鄰；第一金屬層，其至少和在所述溝道層的下方的所述槽露出的所述一導(dǎo)電型半導(dǎo)體襯底形成肖特基結(jié)；第二金屬層，其和所述第一金屬層、所述溝道層、所述源極區(qū)域連接。
3.如權(quán)利要求1或2所述的半導(dǎo)體裝置，其特征在于，所述第一金屬層和所述源極區(qū)域及所述溝道層的一部分相接，所述第二金屬層介由所述第一金屬層和所述源極區(qū)域及所述溝道層連接。
4.一種半導(dǎo)體裝置的制造方法，其特征在于，包括形成介由絕緣膜與一導(dǎo)電型半導(dǎo)體襯底表面相接的柵極電極的工序；在所述一導(dǎo)電型半導(dǎo)體襯底上形成反向?qū)щ娦蜏系缹?，并在該溝道層表面形成一?dǎo)電型雜質(zhì)區(qū)域的工序；在所述柵極電極間的所述半導(dǎo)體襯底上形成貫通所述溝道層的槽，形成源極區(qū)域的工序；形成至少和在所述溝道層的下方的所述槽露出的所述一導(dǎo)電型半導(dǎo)體襯底形成肖特基結(jié)的第一金屬層的工序；形成和所述第一金屬層、所述溝道層、所述源極區(qū)域連接的第二金屬層的工序、
5.一種半導(dǎo)體裝置的制造方法，其特征在于，包括在一導(dǎo)電型半導(dǎo)體襯底表面形成反向?qū)щ娦蜏系缹拥墓ば?；在一?dǎo)電型半導(dǎo)體襯底上形成貫通所述溝道層的多個(gè)第一槽的工序；在所述第一槽內(nèi)形成絕緣膜，形成柵極電極的工序；在所述溝道層表面形成一導(dǎo)電型雜質(zhì)區(qū)域的工序；形成與該第一槽交替配置的第二槽，并形成源極區(qū)域的工序；形成至少和在所述溝道層的下方的所述第二槽露出的所述一導(dǎo)電型半導(dǎo)體襯底形成肖特基結(jié)的第一金屬層的工序；形成和所述第一金屬層、所述溝道層、所述源極區(qū)域連接的第二金屬層的工序、
6.如權(quán)利要求4或5所述的半導(dǎo)體裝置的制造方法，其特征在于，所述源極區(qū)域利用槽分割所述一導(dǎo)電型雜質(zhì)區(qū)域而形成。
7.如權(quán)利要求4或5所述的半導(dǎo)體裝置的制造方法，其特征在于，所述第一金屬層形成在整個(gè)面上，并在整個(gè)面上形成第二金屬層。
全文摘要
一種半導(dǎo)體裝置及其制造方法，MOSFET在源極－漏極間具有寄生pn二極管，其作為Fast Recovery Diode(FRD)使用。但是，由于pn結(jié)二極管構(gòu)成妨礙高速開關(guān)動(dòng)作及低消耗電力化的主要原因，故此時(shí)要外置肖特基勢(shì)壘二極管，使裝置增大或部件數(shù)量增多。設(shè)置貫通MOSFET的相鄰柵極電極間的溝道層的槽，并在槽內(nèi)設(shè)置肖特基金屬層。由此，槽底部構(gòu)成肖特基勢(shì)壘二極管，故可在MOSFET的擴(kuò)散區(qū)域內(nèi)裝肖特基勢(shì)壘二極管。由此，可實(shí)現(xiàn)裝置的小型化和部件數(shù)量的消減。
文檔編號(hào)H01L29/78GK1677687SQ200510059260
公開日2005年10月5日 申請(qǐng)日期2005年3月25日 優(yōu)先權(quán)日2004年3月29日
發(fā)明者岡田哲也, 船越明彥 申請(qǐng)人:三洋電機(jī)株式會(huì)社