專利名稱：具有深槽電荷補償區(qū)的半導(dǎo)體器件及方法
技術(shù)領(lǐng)域：
本發(fā)明一般地涉及半導(dǎo)體器件，更具體地講，涉及功率開關(guān)器件及其制造方法。
背景技術(shù)：
金屬-氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFETS)是功率開關(guān)器件的一種常用類型。一個MOSFET器件包括一個源區(qū)，一個漏區(qū)，一個在源和漏區(qū)之間延伸的溝道區(qū)，以及在溝道區(qū)鄰近提供的一個柵結(jié)構(gòu)，該柵結(jié)構(gòu)包括一個導(dǎo)電的柵電極層，它被安置在該溝道區(qū)鄰近但又被一層薄的電介質(zhì)層和溝道區(qū)隔開。
當(dāng)一個MOSFET器件處于導(dǎo)通狀態(tài)時，一個電壓被加至柵結(jié)構(gòu)以在源和漏區(qū)之間形成一個導(dǎo)電溝道區(qū)，從而允許電流流過該器件。在斷狀態(tài)下，加到柵結(jié)構(gòu)上的任何電壓是足夠小，以致不能形成一導(dǎo)電溝道，從而不能產(chǎn)生電流流動。在斷狀態(tài)時，該器件必須承受在源和漏區(qū)之間的一個高的電壓。
當(dāng)前的高電壓功率開關(guān)市場被兩個主要參數(shù)驅(qū)動擊穿電壓(BVdss)和通態(tài)電阻(Rdson)。對于一個具體的應(yīng)用，需要一個最小的擊穿電壓，而在實踐中，設(shè)計人員通常能夠滿足一個擊穿電壓的規(guī)格。然而，這經(jīng)常要以通態(tài)電阻的增大為代價。這種性能上的二者兼顧是對于高壓功率開關(guān)器件的制造商和使用者的一個主要的設(shè)計上的挑戰(zhàn)。
最近，超結(jié)器件(superjunction deVices)已經(jīng)得到廣泛使用以改進在擊穿電壓和通態(tài)電阻之間不易兼顧的情況。在一個帶規(guī)的n-溝道超結(jié)器件中，用多個高摻雜擴散n型和p型區(qū)來代替一個抵摻雜n型外延區(qū)。在通狀態(tài)下，電流流過高摻雜n型區(qū)，它使Rdson變小。而在斷狀態(tài)下，該高摻雜n型和p型區(qū)耗盡或互相補償以提供一個高的BVdss。雖然超結(jié)器件顯得很有希望，但在制造上仍存在重大的挑戰(zhàn)。
目前高電壓功率開關(guān)產(chǎn)品的另一個問題是，它們通常需要一個大的輸入(例如，柵或控制電極)電荷以從一個態(tài)轉(zhuǎn)化為另一態(tài)。這個要求，除了其它效果以外，還對外部控制電路加上一個額外的負(fù)擔(dān)。
因而，就需要這樣的高電壓功率開關(guān)器件結(jié)構(gòu)及其制造方法，這能提供低的Rdson，高的BVdss，以及小的輸入電荷。


圖1給出按照本發(fā)明的開關(guān)器件的一張放大的部分截面圖；圖2到圖7給出圖1的開關(guān)器件在不同的制造階段上的放大的部分截面圖；圖8是顯示圖1開關(guān)器件擊穿電壓特性的曲線圖；圖9是顯示圖1開關(guān)器件通態(tài)電阻特性的曲線圖；圖10給出一種單元結(jié)構(gòu)的一張放大的部分頂視圖，此結(jié)構(gòu)適用于按照本發(fā)明的開關(guān)器件。
圖11給出按照本發(fā)明的一個開關(guān)器件及邊緣終端結(jié)構(gòu)的一張放大的部分截面圖。
圖12給出按照本發(fā)明的另一種槽隔離結(jié)構(gòu)的一張放大的部分頂視圖。
圖13給出圖12的槽隔離結(jié)構(gòu)，在制造的早期階段，沿著參照線13-13的一張放大的部分截面圖。
圖14給出圖13的結(jié)構(gòu)在進一步加工以后的一張放大的部分截面圖；以及圖15給出按照本發(fā)明的另一個槽隔離結(jié)構(gòu)的一張放大的部分截面圖。
具體實施例方式
為了容易理解，圖中的元件不一定畫成按比例，而在各個圖中，只要合適，就用相同的元件號。雖然如下討論描述了一個n-溝道的器件，但本發(fā)明也適合于p-溝道器件，這種器件可以用把所述各層和各個區(qū)域的導(dǎo)電類型都反過來而形成。
另外，本發(fā)明的器件可以體現(xiàn)為蜂窩狀設(shè)計(其中體區(qū)是多個蜂窩狀區(qū))，或單體設(shè)計(其中體區(qū)是包含一單個的區(qū)域，該區(qū)以一個伸長的形狀，典型地以一種蜿蜒的圖案形成)。然而，在整個敘述中，為容易理解起見，本發(fā)明的器件將被描述為一種蜂窩狀的設(shè)計。應(yīng)當(dāng)理解，我們要求本發(fā)明既包括網(wǎng)狀設(shè)計，也包括單個基的設(shè)計。
圖1給出按照本發(fā)明的一個絕緣柵場效應(yīng)晶體管(IGFET)，MOSFET，超結(jié)器件，或開關(guān)器件，或蜂窩狀設(shè)計單元10的一張放大的部分截面圖。作為舉例，器件10是作為許多這種器件的一種，這種器件作為功率集成電路的一部分與邏輯電路和/或其它元件一起集成進一半導(dǎo)體芯片。器件10也可以是許多這種器件的一種，這種器件集成在一起以形成一個分立的晶體管器件。
器件10包括半導(dǎo)體材料11，它包含，例如，n型硅基片12，其電阻率在約0.001到約0.005歐姆-厘米范圍內(nèi)，以及它可以摻以砷。在所示的實施方案中，基片12提供一個漏接觸。在基片12內(nèi)或在基片12上形成一半導(dǎo)體層14，而按照本發(fā)明，它被輕摻以n-型或p-型雜質(zhì)，或包含可以忽略的雜質(zhì)量(也即，它是本征的)。在一個示例性的實施方案中，層14是用常規(guī)的外延生長技術(shù)形成的。在一個適用于750從器件的示例性實施方案中，層14是p-型，其摻雜濃度在約1.0×1013原子/cm3到約5.0×1013原子/cm3。而厚度約為40μm。層14的厚度依賴于器件10的所要求的BVdss等級而增加或減小。當(dāng)然，其它材料，包括硅-鍺，硅-鍺-碳，摻硅碳，或其它等也可以用于半導(dǎo)體材料體11或作為其一部分。
器件10也包括一層n-型區(qū)或覆蓋層17，它在半導(dǎo)體材料11上表面或主表面內(nèi)或其鄰近形成。N型區(qū)17對于器件10提供了一低電阻電流通道，這將在下面更詳盡地加以敘述。在一個示例性實施方案中，n-型區(qū)17具有約6.0×1016原子/cm3的最大濃度，以及約0.4微米的深度。也可以在主表面18內(nèi)或鄰近主表面18再形成一個P-型區(qū)或覆蓋層19，它位于n-型區(qū)17下面或鄰近。P型區(qū)19提供對在n型區(qū)17和半導(dǎo)體層14之間的pn結(jié)更好的控制，并在完全耗盡的條件下提供對n-型區(qū)17的電荷補償。在一個示例性的實施方案中，p-型區(qū)19有約5.0×1015原子/cm3的表面濃度，以及約0.8微米的深度。
按照本發(fā)明器件10還包括填充槽，半導(dǎo)體材料填充槽，外延填充區(qū)或槽，電荷補償槽區(qū)，深槽電荷補償區(qū)，電荷補償填充槽或電荷補償區(qū)22。電荷補償填充槽22包括多個層或多個半導(dǎo)體材料層，包括相反導(dǎo)電類型的層，其間最好被一個或n個本征或緩沖半導(dǎo)體層所隔開。該本征層，除了起其它作用外，起著防止相反導(dǎo)電類型層(也即，該兩個電荷層)的內(nèi)部混雜的作用，而這種內(nèi)部混雜將對在導(dǎo)通狀態(tài)下器件10的導(dǎo)電效率起負(fù)面影響。
在一個示例性的實施方案中，填充槽22包括用外延生長技術(shù)形成的半導(dǎo)體材料的多個層或疊層。例如，填充槽22包括一個n型層23，它在槽壁或鄰近半導(dǎo)體材料體11的表面上，或在其鄰近形成。而一本征半導(dǎo)體或緩沖層24在n-型層23上，或在其鄰近形成，一個p-型層26在本征半導(dǎo)體層24上，或在其鄰近形成，以及一本征半導(dǎo)體或緩沖層27在p-型層26上，或在其鄰近形成。本征層24，除了起其它作用外，起著防止層23和26相互混雜的作用，而這，如前所述，改進了器件10的導(dǎo)電效率。本征層27，除了起其它作用外，起填充槽剩余空間的作用。對于一個n-溝道器件，以及按照本發(fā)明，n-型層23提供了在器件10處于通狀態(tài)時，從溝道到漏的一個主要的垂直低電阻電流通道。當(dāng)器件10處于斷狀態(tài)時，按照本發(fā)明，n-型層23和p-型層26互相補償，以提供一個提高的BVdss特性。當(dāng)然還可以用附加n-型和p-型層，以及它們最好被附加的本征或緩沖層隔開。
作為舉例，n-型層23和p-型層26分別有約2.0×1016到約4.0×1016原子/cm3的摻雜濃度，分別有約0.1μm到約0.3μm的厚度。在一個示例性的實施方案中，本征半導(dǎo)體或緩沖層24和27，是非摻雜或很輕p型摻雜的，其摻雜濃度小于約2.0×1014原子/cm3，并分別有約0.5μm到約1.0μm的厚度。層27的厚度被調(diào)整到，例如，用以填充槽的剩余部分。
在半導(dǎo)體層14內(nèi)，在填充槽22之間并在其鄰近處形成一個體或摻雜區(qū)31，并從主表面18向下延伸。在一個示例性實施方案中，體區(qū)31具有p-型導(dǎo)電性，并如下所述具有這樣的摻雜濃度，它適合于形成一個作為器件10的導(dǎo)電溝道45的反型層。體區(qū)31從主表面18向下延伸至約1.0到約5.0μm的深度。在體區(qū)31內(nèi)形成一個n-型源區(qū)33，它從主表面18向下延伸至約0.2到約0.5μm的深度。在體區(qū)31內(nèi)也形成一個p-型體接觸或接觸區(qū)36，它提供在主表面18上對于體區(qū)31的一個低接觸電阻。另外接觸區(qū)36降低了在源區(qū)33之下的體區(qū)31的薄層電阻，這就抑制了寄生雙極效應(yīng)。
在一部分主表面18上面或其鄰近形層一第一電介質(zhì)層41。在一個示例性實施方案中，電介質(zhì)層41包含一層熱氧化層，其厚度約為0.1μm到約0.2μm。在電介質(zhì)層41上形成一第二電介質(zhì)層42。在一個示例性實施方案中，第二電介質(zhì)層包含氮化硅，并有約0.1μm的厚度。
在鄰近體區(qū)31的另一部分主表面18上或其鄰近形成柵電介質(zhì)層43。在一個示例性實施方案中，柵電介質(zhì)層43包含二氧化硅，其厚度約0.05μm到約0.1μm。在另一個實施方案中，柵電介質(zhì)層43包含氮化硅，五氧化鉭，二氧化鈦，鈦酸鉬鍶，或其組合，包括與二氧化硅的組合或其它等。
按照本發(fā)明的一個實施方案，在電介質(zhì)層41和42上形成一層摻雜多晶半導(dǎo)體層，導(dǎo)電層，或接地平面層46，它通過在電介質(zhì)層41和42上形成的開口與p-型層26相接觸。在一個示例性實施方案中，導(dǎo)電層46包含一多晶硅層，有約0.1μm的厚度，以及對于一個n-溝道器件具有p-型導(dǎo)電性，當(dāng)熱處理時，p型雜質(zhì)從導(dǎo)電層46擴散進填充槽22以形成p-型摻雜區(qū)52，這就加強了對于p-型層26的歐姆接觸。在另一個實施方案中，導(dǎo)電層46包含非晶硅，一種金屬，一種硅化物或其組合，包括與多晶硅的組合。如果一種金屬被用于導(dǎo)電層46，則先把p-型雜質(zhì)通過開口47植入或淀積以形成p-型摻雜區(qū)52，從而增強對于p-型層26的歐姆接觸。導(dǎo)電層46最好直接或間接地連接或耦合至一個導(dǎo)電接觸或如圖1所示的源接觸層63。
按照本發(fā)明，導(dǎo)電層46除了其它作用外，起著一個接地平面的作用，從而為少數(shù)載流子更快和更有效地被從器件掃出提供一個通道，從而降低了把開關(guān)器件10從一個狀態(tài)轉(zhuǎn)向另一狀態(tài)所需要的輸入電荷，以及提高了開關(guān)速度。另外，如同將在后面更詳盡解釋的那樣，按照本發(fā)明，導(dǎo)電層46還被用作邊緣終端結(jié)構(gòu)的一部分。
在導(dǎo)電層46上面形成一第三電介質(zhì)層48，而在第三電介質(zhì)層上面形成一第四電介質(zhì)層51。在一個示例性實施方案中，電介質(zhì)層48包含氮化硅(例如，約0.05μm的厚度)，以及電介質(zhì)層51包含一淀積二氧化硅(例如約0.7μm的厚度)。在電介質(zhì)層51上面形成一導(dǎo)電層53，它包含，例如，n-型多晶硅(例如，0.3μm的厚度)。
在柵電介質(zhì)層43上形成導(dǎo)電間隔器柵區(qū)域，垂直間隔器柵區(qū)域，或間隔器限定的柵區(qū)域57，它們被電介質(zhì)間隔器59與導(dǎo)電層46隔開。導(dǎo)電間隔器柵區(qū)域57和柵電介質(zhì)形成一個控制電極或柵結(jié)構(gòu)58。導(dǎo)電間隔器柵區(qū)域57包含，例如，n-型多晶硅，并約有0.8μm厚。在一個示例性實施方案中，電介質(zhì)間隔器59包含氮化硅，并約有0.1μm厚。間隔器柵區(qū)域57被耦合至導(dǎo)電層53，以提供一個導(dǎo)電柵結(jié)構(gòu)，它控制溝道45的形成以及在器件10中的電流的傳導(dǎo)。在如圖所示的實施方案中，一個導(dǎo)電連接區(qū)77把間隔器柵區(qū)57耦合至導(dǎo)電層53。導(dǎo)電連接區(qū)77包含，例如，n-型多晶硅。一個間隔器柵區(qū)是指以淀積在一個表面上的柵材料形成的一個控制電極來控制在另一個垂直表面上形成的溝道。在器件10的情況下，溝道45是在表面18處形成的，這個表面被認(rèn)為是一個水平表面。用來形成間隔器柵區(qū)57的控制電極薄膜是沿著垂直表面68淀積的，此表面是和表面18相垂直的。
按照本發(fā)明的導(dǎo)電間隔器柵區(qū)57，比起常規(guī)器件提供一個最小的柵到漏的重迭，從而顯著地減小柵電荷。另外，在器件10中，對于柵的電學(xué)路徑是由導(dǎo)電層53提供的，而它抬起在主表面18之上，從而進一步減小了柵電荷。另外，導(dǎo)電層46，除了起著其它作用以外，起著插在柵和漏區(qū)之間的一個接地平面的作用，從而進一步減小柵到漏的電容。本發(fā)明的這些特征提供提高了的開關(guān)速率以及減小了輸入電荷要求。
在器件10的各部分上面形成一第五電介質(zhì)層61，它包含，例如，厚度約為0.5μm的氮化硅。在器件10的各部分上形成一層間電介質(zhì)(ILD)層62，它包含，例如，厚度約0.8μm的淀積二氧化硅。在各層電介質(zhì)層內(nèi)為源接觸層63形成一個開口，以提供對器件10的一個接觸。如圖所示，主表面18的一部分被腐蝕以使源接觸層63既與源區(qū)33又和體區(qū)36接觸。在一個示例性實施方案中，源接觸層63包含一種鋁硅合金或其它等。一個漏接觸層66在半導(dǎo)體材料11的相對面上形成，它包含，例如，一種可焊接金屬結(jié)構(gòu)，諸如鈦-鎳-銀，鉻-鎳-金，或其它等。
器件10的工作按如下進行。假定源端63被加上零伏的電勢Vs。而間隔器柵區(qū)57接收到一個控制電壓VG＝5.0伏，該電壓大于器件10的導(dǎo)通閾值，而漏端66被加上一個漏電勢VD＝5.0伏。VG和Vs的數(shù)值引起體區(qū)31在間隔器柵區(qū)57下部反型以形成溝道45，它把源區(qū)33電連接到層17。一個器件電流Is從源端63流出，經(jīng)過源區(qū)33，溝道45，層17，n-型層23，流至漏端66。因而電流Is通過n-型層23垂直流動，以產(chǎn)生一個小的導(dǎo)通電阻。在一個實施方案中，Is＝1.0安培。為了把器件10轉(zhuǎn)向斷開狀態(tài)，它把一個小于器件導(dǎo)通閾值的控制電壓VG加到間隔器柵57(例如，VG＜5.0V)。這就使溝道消失，Is不再流過器件10，而導(dǎo)電層46把少數(shù)載流子從器件中掃出。在斷狀態(tài)下，n型層23和p-型層26作為來自主阻擋結(jié)擴散的耗盡區(qū)互相補償，從而提高了BVdss。在一個實施方案中，主阻擋結(jié)是由體區(qū)31和半導(dǎo)體層14形成的，其中層14是n-型。在另一個實施方案中，主阻擋結(jié)是由半導(dǎo)體層14和基片12形成的，其中層14是p型。
現(xiàn)在轉(zhuǎn)向圖2-7，其中描述了按照本發(fā)明的器件10的形成過程。圖2給出在制造的早期階段，器件10的一張放大的部分截面圖。在一個早期步驟中，在主表面18上形成一層電介質(zhì)層40，以及通過電介質(zhì)層40一個選用的p-型區(qū)19被離子植入進半導(dǎo)體層14。在一個示例性實施方案中，硼被植入，其劑量約為5.0×1011原子/cm2，而植入能量為600keV，以形成p-型層19。接著，通過電介質(zhì)層40，n型層17被離子植入半導(dǎo)體層14。在一個示例性實施方案中，磷被植入，其劑量約為2.0×1012原子/cm2，植入能量為600keV，以形成n-型層17。
接著在主表面18上形成掩蔽層71，并構(gòu)圖以形成開口72。然后用常規(guī)的方法來腐蝕電介質(zhì)層40，以把部分半導(dǎo)體材料體11通過開口72暴露出來。作為例子，開口72的寬度74有約3.0μm到約5.0μm的量級。接著通過層17，19和14，腐蝕出槽122。在一個示例性實施方案中，槽122至少延伸進基片12的一部分。槽122的深度由半導(dǎo)體層14的厚度來決定，而這厚度又是BVdss的一個函數(shù)。在一個示例性的實施方案中，用一種基于氟或氯化學(xué)試劑來進行深度反應(yīng)離子腐蝕(DRIE)，以形成槽122。對DRIE腐蝕可以用幾種工藝，包括低溫，高密度等離子體，或Bosch DRIE腐蝕工藝。在一個示例性實施方案中，槽122有基本垂直的側(cè)壁。在另一個實施方案中，槽122有一個椎形的輪廓，其中在槽下表面槽的寬度比寬度74要小。在形成槽122以后，用常規(guī)的腐蝕方法把掩蔽層71除去。雖然在圖中把槽122畫成兩個，但應(yīng)當(dāng)注意到，槽122也可以是單個的連續(xù)槽或者是相互連接的槽的陣列(例如，諸如圖10中所示并將在后面描述的那樣的槽)。槽122也可以是多個具有閉合端頭的獨立的槽，它們被半導(dǎo)體材料體11的各個部分所分開。
圖3給出了器件10在制造的下一個階段上的一張放大的部分截面圖。在這個階段上，作為形成填充槽122的第一階段，各個半導(dǎo)體材料層在槽122內(nèi)被形成，生長，或淀積。在一個示例性實施方案中，用了半導(dǎo)體外延生長技術(shù)來填充槽122。
在第一步中，在槽122的側(cè)壁上形成一薄層熱氧化物，以去除由DRIE步驟所引起的表面損傷。接著用常規(guī)的各向同性腐蝕方法把該薄層熱氧化物除去。之后，把半導(dǎo)體材料體11放進一個外延生長反應(yīng)器并把預(yù)清洗作為該外延生長過程的第一步。當(dāng)硅是對于填充層(例如，層23，24，26，和27)所選的半導(dǎo)體材料時，諸如SiHCl3，SiH2Cl2，SiH4或Si2H6這種硅源氣體是適應(yīng)于形成這些層的。在所示的實施方案中，生長的是覆蓋層(也即該層不僅生長在槽122表面上，還生長在整個主表面18上)。在另一個實施方案中，用選擇性外延生長技術(shù)來形成層23，24，26和27，以使這些層沒有在電介質(zhì)層40上形成。
N-型層23首先沿著槽122的表面上生長，而以砷作為一種合適的摻雜源。在一個示例性實施方案中，n型層23有約2.0×1016到約4.0×1016原子/cm3的摻雜濃度，以及約0.1μm到約0.3μm的厚度。
接著，在n型層23上生長本征或緩沖層24，該層或者是不摻雜的(除了在硅源材料中通過存在的微量雜質(zhì)和/或在以前的生長步驟之后在反應(yīng)室中保留的殘余摻雜氣體)，或者是非常輕的p-型摻雜，其摻雜濃度小于約2.0×1014原子/cm3。層24有約0.5μm到約1.0μm的厚度。接著在層24上生長p-型層26，它適應(yīng)用硼摻雜源。在一個示例性實施方案中，p-型層26有約2.0×1016到約4.0×1016原子/cm3的摻雜濃度和約0.1μm到約0.3μm的厚度。接著在p-型層26上生長本征或緩沖層27，它或者是不摻雜的(除了在硅源材料中通常存在的微量雜質(zhì)和/或以前生長步驟后在反應(yīng)室中保留的殘余摻雜氣體)，或者是非常輕的p-型摻雜，其摻雜濃度小于約2.0×1014原子/cm3。層27有約0.5μm到約1.0μm的厚度?？梢岳斫猓瑢?3，24，26和27的厚度按照槽122的寬度來調(diào)整。在一個示例性的實施方案中，這些層的厚度使所得到的各外延層把槽122填滿。當(dāng)用覆蓋式外延生長方法時，層27，26，24和23之后用化學(xué)機械拋光技術(shù)，內(nèi)腐蝕(etch-back)技術(shù)，其組合，等等來平面化。在平面化過程中，外延層27，26，24，23被向下平面化至，或回到主表面18，以形成填充槽122。在一個示例性實施方案中，該平面化過程也把電介質(zhì)層40除去。還可以用一個附加的腐蝕步驟來進一步除去任何從層40殘留的電介質(zhì)材料。如果選擇性外延生長或選擇性內(nèi)腐蝕技術(shù)被持用，那么電介質(zhì)層40可以保留，它將取代層41，如下所述。
圖4給出在進一步處理后，器件10的一張放大了的部分截面圖。首先，在主表面18上形成一第一電介質(zhì)層41，它包含，例如，一層約0.1μm到約0.2μm厚的二氧化硅。在約750℃下的熱氧化生長是合適的。在一個可選用的步驟中，用濺射腐蝕步驟來平滑第一電介質(zhì)層41的上部或暴露的表面。接著在第一電介質(zhì)層41上形成第二電介質(zhì)層42，它包含，例如，約0.1μm的氮化硅。接著采用光刻和腐蝕步驟以形成通過第二電介質(zhì)層42和第一電介質(zhì)層41的開口47。從而把在填充槽22上部的主表面18的一部分暴露出來，如圖4所示。在一個示例性的實施方案中，開口47的寬度49有約0.5μm到約1.0μm。
接著在第二電介質(zhì)層42上形成導(dǎo)電層46，它通過開口47，與填充槽22接觸或耦合。在一個示例性實施方案中，導(dǎo)電層46包含約0.1μm的多晶硅，它也可以是摻雜淀積，也可以是非摻雜淀積。如果導(dǎo)電層46一開始是非摻雜淀積，那么導(dǎo)電層46之后要用，例如，離子植入技術(shù)來摻雜。在這個示例性的實施方案中，導(dǎo)電層46被摻以硼，以提供一個對于p-型層26的接觸。一個具有植入能量約60keV，約5.0×1015到約1.0×1016原子/cm2的硼離子植入劑量對于摻雜導(dǎo)電層26是充夠的。在之后的加熱處理步驟中，雜質(zhì)從導(dǎo)電層46擴散進填充槽22中去以形成p-型區(qū)52。
接著在導(dǎo)電層46上形成第三電介質(zhì)層48，而在第三電介質(zhì)層48上形成第四電介質(zhì)層51。第三電介質(zhì)48包含，例如，氮化硅(例如約0.05μm厚度)，而電介質(zhì)層51包含一淀積氧化物(例如，約0.7μm厚)。接著在第四電介質(zhì)層51上形成導(dǎo)電層53，它包含，例如，n型多晶硅(例如，約0.3μm厚度)。在導(dǎo)電層53上面形成一層保護層54，它包含，例如，約0.15μm的氮化硅。
用光刻和腐蝕的步驟來腐蝕穿層54，53，51，48，46和42的部分區(qū)域以提供開口70。這同時也形成了臺階堆層結(jié)構(gòu)56，它包含層42，46，48，51，53和54的各個部分的區(qū)域。在一個示例性的實施方案中，開口70的寬度73在約5.0μm到約8.0μm之間。
圖5給出在經(jīng)過形成電介質(zhì)間隔器59這又一個處理步驟以后，器件10的放大了的部分截面圖。在一個示例性實施方案中，在臺階堆層結(jié)構(gòu)56和第一電介質(zhì)層41上面淀積一層氮化硅薄膜。作為舉例，用化學(xué)蒸汽淀積工藝淀積一層約0.1μm厚的氮化硅薄層。接著，用常規(guī)的各向異性內(nèi)腐蝕步驟來除去在臺階堆層結(jié)構(gòu)56上和第一電介層41上的部分氮化硅層，同時保留了在臺階堆層結(jié)構(gòu)56的側(cè)壁上或垂直表面68上的那部分氮化硅層，以形成電介質(zhì)間隔器59。
接著用氧化硅濕腐蝕方法來除去在開口70內(nèi)的那部分電介質(zhì)層41。作為舉例，用烯的氫氟酸(例如，50∶1)來腐蝕電介質(zhì)層41。在一個示例性的實施方案中，該腐蝕時間是被推長了(例如，8到15分)以從電介質(zhì)間隔器59的下部底切或除去電介質(zhì)層41的材料，以形成凹入部分74。以這樣方式的凹入的電介質(zhì)層41保證在體區(qū)31中形成的溝道45(如圖1所示)延伸進層17，以使溝道電流更有效地流動。在一個示例性實施方案中，在電介質(zhì)間隔器59之下，區(qū)74凹入距離約0.1μm。接著在開口70內(nèi)的主表面上生長一層(厚度約0.08μm)熱氧化硅，以形成柵電介質(zhì)層43。
圖6給出在進一步處理以后器件10的一個放大的部分截面圖。一共形半導(dǎo)體材料層被淀積在器件10上，其厚度約為0.1μm到約0.15μm。接著通過開口70和共形半導(dǎo)體材料層把硼雜質(zhì)引入主表面18，以對體區(qū)31提供p-型雜質(zhì)。在一個示例性實施方案中，共形半導(dǎo)體材料層包含非摻雜多晶硅，而硼是通過非摻雜多晶硅植入層17的。一個約1.0×1013原子/cm2的離子植入劑量和約160keV的植入能量對于650伏器件是合適的。在植入步驟以后，用一個清洗或腐蝕過程來清潔共形半導(dǎo)體材料層的表面。
接著在第一共形層上淀積一第二共形半導(dǎo)體材料層，并腐蝕這兩層以提供間隔柵57。在一個示例性實施方案中，第二共形半導(dǎo)體材料層包含約0.8μm的n-型多晶硅，它可以在淀積過程中摻雜或以后用離子植入或其它摻雜技術(shù)來摻雜。在間隔器柵57形成后，再在間隔器柵57的表面和柵氧化物43的暴露區(qū)上加上一層0.015μm的柵電介質(zhì)(例如二氧化硅)。
在一個示例性實施方案中，該腐蝕步驟將電介質(zhì)層54和電介質(zhì)間隔器59的上部暴露出來。接著腐蝕電介質(zhì)層54和電介質(zhì)間隔器59的上部，保護層54被除去，在間隔器柵57和導(dǎo)電層53之間電介質(zhì)間隔器59的上部破除去。
在下一步驟中，諸如多晶硅這樣的導(dǎo)電材料被淀積以提供連接性導(dǎo)電區(qū)77。連接性導(dǎo)電區(qū)77把間隔器柵57耦合至或電連接至導(dǎo)電層53。然后進行n-型摻雜步驟以對連接性導(dǎo)電區(qū)77摻雜，并對源區(qū)33提供摻雜劑。在一個示例性實施方案中，一種劑量為3.0×1015原子/cm2，植入能量為80keV的砷植入被用于該摻雜步驟。
圖7給出在后面的制造步驟以后，器件10的一張放大的部分截面圖。第五層電介質(zhì)層61被淀積，它包含，例如，約0.05μm的氮化硅。接著在第五層電介質(zhì)層61上淀積ILD層62。在一個示例性實施方案中，ILD層62包含一厚度約為0.8μm淀積二氧化硅層。一種可選的ILD錐形腐蝕被用于ILD層62的錐形區(qū)62a。這有助于對以后形成的層的階梯覆蓋。
接著，一種常規(guī)的光刻和腐蝕步驟被用來形成接觸開口81，它使一部分主表面18暴露出來。接著通過開口81用一個p-型離子植入步驟來形成接觸區(qū)36。作為舉例，用了3.0×1014原子/cm2的硼離子植入劑量和80keV的植入能量。接著一層共形間隔器層被淀積和腐蝕以形成間隔器82。在一個示例性實施方案中，一層0.3μm的氮化硅層被淀積和腐蝕以形成間隔器82。在這時用一個快速退火步驟以激活和擴散各種離子植入。例如，器件10被暴露于約1030攝氏度的溫度約45秒鐘。
接著用一個腐蝕步驟來除去一部分主表面18以形成凹入?yún)^(qū)域84。這就允許源接觸層63既能接觸源區(qū)33又能接觸接觸區(qū)36，從而把這兩個區(qū)短路在一起。接著把間隔器82除去。在以后的處理中，源接觸層63被淀積及形成圖形，接著基片12可選地被減薄，以及淀積漏接觸層66以提供如圖1所示的結(jié)構(gòu)。雖然在圖2-7中沒有顯出，在所述的制造階段中，用了光刻和腐蝕步驟，例如，在圖4-6中，把部分導(dǎo)電層46暴露出來以提供開口，而在開口處源接觸區(qū)63耦合至導(dǎo)電層46，如圖1所示?？梢岳斫猓诘矸e源接觸層63以前，可以形成其它導(dǎo)電層，諸如硅化物層。
圖8是描述按照本發(fā)明，并按照這里給出的工藝參數(shù)的器件10的擊穿電壓(BVdss)特性的一張曲線圖。如圖8所示，器件10顯示約750V的從漏到源的標(biāo)稱擊穿電壓，另外如圖8所示，器件還顯示在擊穿以下的低的漏電。
圖9是描述按照本發(fā)明，并按照這里給出的工藝參數(shù)的器件10的通態(tài)電阻(Rdson)特性。器件10比起具有相同BVdss的常規(guī)的超結(jié)器件顯示優(yōu)越的Rdson特性，而后者典型的Rdson值是約36毫歐姆cm2。
圖10給出按照本發(fā)明，對器件10適宜的一種蜂窩結(jié)構(gòu)300的一張放大的部分截面圖。圖中給出按照本發(fā)明的一個實施方案的蜂窩結(jié)構(gòu)，它有一種填充槽322，它包圍著許多個半導(dǎo)體層14的多邊形區(qū)，而有源器件或單元在此形成。顯然多邊形區(qū)域可以有圓角，以及其它形狀，包括圓的、正方的、長方的或其它等也是適合的。蜂窩結(jié)構(gòu)300的一個特征是它提供了一個高的堆積密度，從而改進了Rdson和電流攜帶能力。按照本發(fā)明，填充槽322包括n-型層23，本征層24和27，以及p-型層26。
圖11是器件10另一部分的一張放大截面圖，它給出按照本發(fā)明的一種可選用的邊緣終端結(jié)構(gòu)100。終端結(jié)構(gòu)100的一個特征是它合并了器件10的基本部件，從而節(jié)省了處理成本。終端結(jié)構(gòu)100包括一個導(dǎo)電接觸層或?qū)щ妼?46，導(dǎo)電接觸層或?qū)щ妼?46在主表面18上并鄰近于主表面處形成。在一個示例性實施方案中，導(dǎo)電接觸層146和導(dǎo)電層46包含相同的材料并在同一時間形成。例如，導(dǎo)電接觸層146包含p-型多晶硅。在一次熱處理后，p-型雜質(zhì)將從導(dǎo)電接觸層146擴散而形成p-型摻雜層152，該層是對n-型層17反摻雜的結(jié)果，它耦合至可選用的p-型層19。圖11還顯示導(dǎo)電接觸層146通過開口91耦合至源接觸層63。
在器件10的外圍形成一個隔離槽103，這包含，例如，一個腐蝕出的槽106，其中填充以一種電介質(zhì)材料108?？蛇x地，先形成一層熱氧化層110以墊襯隔離槽103的側(cè)壁和/或下表面。
在另一個實施方案中并如圖11所示，隔離槽113還包括半導(dǎo)體材料層，它與填充槽22同時形成。作為舉例，該半導(dǎo)體材料層包括n-型層23，本征或緩沖層24，p-型層26，和本征或緩沖層27，如結(jié)合圖1所示已經(jīng)描述的那樣，如果沒有包括這些半導(dǎo)體材料層，那么在制造過程中，槽106是和填充槽22分別形成的。
在一個示例性實施方案中，電介質(zhì)材料108包含用SOG(旋涂玻璃，spin-on glass)BPSG，PSG，和/或TEOS淀積技術(shù)形成的二氧化硅。在形成氧化物以后，用內(nèi)腐蝕或化學(xué)機械平面化技術(shù)，其組合，或其它技術(shù)，把電介質(zhì)區(qū)的上表面平面化。在一個示例性實施方案中，槽106具約30μm到約100μm的寬度，并用類似于結(jié)合圖2所敘述的形成槽122所用的方法。槽106的側(cè)壁可以是基本垂直的，或者是有錐度的以使在槽106的底處的寬度小于槽106頂處的寬度。作為舉例，電介質(zhì)材料108和/或電介質(zhì)層110延伸到半導(dǎo)體層14之下的一個深度或距離，如圖11中所示。
在層23，24，26，27被包括在隔離槽103中的另選的實施方案中，在基片12內(nèi)在槽106的下方被插入一個n-型區(qū)109，以減小與單元片(die)分離相聯(lián)系的任何漏電流問題。
按照本發(fā)明，當(dāng)半導(dǎo)體層14具有p-型導(dǎo)電性，對于BVdss的主要的方法是由半導(dǎo)體層14和n-型基片12所形成的pn結(jié)114。這個特征簡化了邊緣終端結(jié)構(gòu)100，并節(jié)省了空間。例如，常規(guī)器件要求外延層厚度的1到3倍的距離用于終端結(jié)構(gòu)。而在本發(fā)明中，該距離減小到外延層厚度的約1/2倍。
在該實施方案中，結(jié)114比起常規(guī)器件中的結(jié)要更加平，因為結(jié)從基片12向上耗盡，而不是向下和從體區(qū)31跨越耗盡。另外，因為導(dǎo)電接觸層146通過摻雜區(qū)152和19被耦合至半導(dǎo)體層14，因而結(jié)114橫向延伸至器件10的邊緣。以這樣的方式，一個具有優(yōu)化BVdss的優(yōu)化平面結(jié)得以實現(xiàn)。隔離槽103，除了起其它作用外，起了使結(jié)114鈍化的作用。
圖12給出按照本發(fā)明一個備選的隔離槽203的一張放大的頂視圖，區(qū)域131表示器件10的這樣的一個區(qū)，它用于結(jié)合著圖11所敘述的終端結(jié)構(gòu)，而區(qū)域132表示器件10的這樣的一個區(qū)，它用作如在圖1中所描述的有源結(jié)構(gòu)。隔離槽203包括多個柱或形狀117的陣列，它們在隔離槽被腐蝕時形成。在一個示例性實施方案中，形狀117的相鄰的行如圖12所示那樣互相偏移以使形狀117相互基本上是等距離。在一個示例性的實施方案中柱117互相間隔約5μm到約15μm。
作為舉例，形狀117是半導(dǎo)體材料11的各個部分的柱或區(qū)域。在一個示例性實施方案中，形狀117包含基片12，半導(dǎo)體層14，p-型層19，n-型層17和電介質(zhì)層41，并具有約0.8μm到約1.0μm的寬度或直徑。這在圖13中被更清楚地顯示出來，該圖是圖12沿著參照線13-13所取的一部分隔離槽203的一張放大的截面圖。圖13給出在電介質(zhì)材料208形成之前的隔離槽203。常規(guī)的光刻和腐蝕技術(shù)被用來形成槽206和形狀117。例如，用基于氟或氯的化學(xué)試劑的DRIE。
在槽206和形狀117被形成以后，電介質(zhì)層210被形成，如圖14所示。作為舉例，電介質(zhì)層210包含一種熱生長二氧化硅。接著淀積電介質(zhì)層208并使之平面化。在一個示例性實施方案中，電介質(zhì)層208包含一旋涂玻璃。按照本發(fā)明，形狀117減小了當(dāng)電介質(zhì)層208被淀積時的中凹效應(yīng)，它提供一個更加平的表面，更好的鈍化，以及一更加可靠的器件。形狀117可以是圓的，正方的，長方的，多邊形的，梯形的，橢圓的，三角形的，其組合或其它等，該形狀還可以包括圓角。
圖15給出相鄰的或多個隔離槽203a和203b的一張放大部分截面圖，它被畫成被一劃痕網(wǎng)格或區(qū)461分開的兩個器件的相應(yīng)部分。在這個實施方案中，在一片半導(dǎo)體晶片上的相鄰器件10包括劃痕網(wǎng)格461，它包含半導(dǎo)體材料11，而不是電介質(zhì)材料208和210在相鄰單元片之間是連續(xù)的。這就允許一種單元片分割裝置，諸如一個切割鋸，沿著中心線463來把單元片分開，從而能牢固地進行單元片分割。
總之，已經(jīng)描述了具有深槽電荷補償?shù)囊环N新的開關(guān)器件，包括一種制造方法。另外，已經(jīng)描述了一種接地平面結(jié)構(gòu)，它適合于本發(fā)明的器件，也適合于其它半導(dǎo)體器件。另外，已經(jīng)敘述了適合于本發(fā)明的器件以及其它半導(dǎo)體器件的邊緣終端結(jié)構(gòu)。
雖然本發(fā)明已經(jīng)參照本發(fā)明的具體的實施方案予以敘述和說明，但本發(fā)明并不限于這些說明性的實施方案。本領(lǐng)域的技術(shù)人員可以認(rèn)識到，在不偏離本發(fā)明的精神下，可以作修改和變動。因而希望本發(fā)明把所有這種變動和修改都包括進所附權(quán)利要求的范圍。
權(quán)利要求
1.一種半導(dǎo)體器件，包括一半導(dǎo)體材料體；以及一電荷補償區(qū)，包括一個在該半導(dǎo)體材料體中形成的槽，其中該槽被填以相反導(dǎo)電類型的半導(dǎo)體層。
2.權(quán)利要求1的器件，其中該電荷補償區(qū)包括一個腐蝕出的槽，該槽被填以相反導(dǎo)電類型的外延半導(dǎo)體層。
3.權(quán)利要求1的器件，其中半導(dǎo)體材料體包括一具有第一導(dǎo)電類型的半導(dǎo)體基片；以及在半導(dǎo)體基片上形成的一外延層，該層有一個上表面。
4.權(quán)利要求3的器件，其中該外延層具有第二導(dǎo)電類型。
5.一種半導(dǎo)體器件，包括一具有第一和第二相反主表面的半導(dǎo)體材料體；一第一摻雜區(qū)，在半導(dǎo)體材料體中鄰近第一主表面形成，并具有第一導(dǎo)電類型；一第二摻雜區(qū)，在第一摻雜區(qū)中形成，并具有第二導(dǎo)電類型；在半導(dǎo)體材料體中鄰近第一摻雜區(qū)形成的電荷補償槽區(qū)，其中該電荷補償槽區(qū)包括一個槽，該槽被填以與槽的表面相連形成的具有第二導(dǎo)電類型的第一半導(dǎo)體層，和鄰近第一半導(dǎo)體層形成的具有第一導(dǎo)電類。的第二半導(dǎo)體層；以及鄰近第一和第二摻雜區(qū)形成的一控制電極。
6.權(quán)利要求5的器件，還包括耦合至該電荷補償槽區(qū)的一導(dǎo)電層。
7.權(quán)利要求5的器件，其中該控制電極包括一間隔器柵結(jié)構(gòu)。
8.形成一種半導(dǎo)體器件的方法，包括如下步驟提供具有第一和第二相反主表面的一半導(dǎo)體材料體；在半導(dǎo)體材料體中形成一個槽；形成與槽的表面相連的具有第一導(dǎo)電類型的一第一半導(dǎo)體層；鄰近第一半導(dǎo)體層形成具有第二導(dǎo)電類型的一第二半導(dǎo)體層，以形成一電荷補償槽區(qū)；在半導(dǎo)體材料體中鄰近電荷補償槽區(qū)形成一第一摻雜區(qū)，其中第一摻雜區(qū)具有第二導(dǎo)電類型；在第一摻雜區(qū)中形成一第二摻雜區(qū)，它具有第一導(dǎo)電類型；以及鄰近第一和第二摻雜區(qū)形成一控制電極。
9.權(quán)利要求8的方法，還包括形成耦合至電荷補償槽區(qū)的一個導(dǎo)電層的步驟。
10.權(quán)利要求8的方法，其中形成該控制電極的步驟包括形成一間隔器柵結(jié)構(gòu)。
全文摘要
在一個實施方案中，一半導(dǎo)體器件形成在半導(dǎo)體材料體中。該半導(dǎo)體器件包括一電荷補償槽，該電荷補償槽形成在鄰近該器件的有源部分。電荷補償槽包括一個槽，該槽被填以相反導(dǎo)電類型的層的各種半導(dǎo)體層。
文檔編號H01L21/336GK1822389SQ200510022820
公開日2006年8月23日 申請日期2005年12月8日 優(yōu)先權(quán)日2005年2月15日
發(fā)明者加里·H·萊厄切爾特, 彼得·J·茲德貝爾, 戈登·M·格里芙娜 申請人:半導(dǎo)體元件工業(yè)有限責(zé)任公司