專利名稱：微電子電容器結構的制作方法
技術領域：
本發(fā)明涉及一種微電子產品領域的電容器結構，特別是涉及一種靈活制作在微電子產品中的微電子電容器結構。
背景技術：
電容器通常是制作在微電子產品中，藉以提供包括訊號處理功能以及資料儲存功能。雖然，電容器在許多微電子產品中是不可或缺的，但是在可用基材面積中，仍無法輕易制作出具有最理想與所需的電容，或者以最佳空間方式設置在微電子產品內的可用區(qū)域中。
由此可見，上述現有的電容器在結構與使用上，顯然仍存在有不便與缺陷，而亟待加以進一步改進。為了解決電容器存在的問題，相關廠商莫不費盡心思來謀求解決之道，但長久以來一直未見適用的設計被發(fā)展完成，而一般產品又沒有適切的結構能夠解決上述問題，此顯然是相關業(yè)者急欲解決的問題。
有鑒于上述現有的電容器存在的缺陷，本發(fā)明人基于從事此類產品設計制造多年豐富的實務經驗及專業(yè)知識，并配合學理的運用，積極加以研究創(chuàng)新，以期創(chuàng)設一種新型結構的微電子電容器結構，能夠改進一般現有的電容器，使其更具有實用性。經過不斷的研究、設計，并經反復試作樣品及改進后，終于創(chuàng)設出確具實用價值的本發(fā)明。

發(fā)明內容
本發(fā)明的目的在于，克服現有的電容器存在的缺陷，而提供一種新型結構的微電子電容器結構，所要解決的技術問題是使其提供一種具有電容器的微電子產品，從而更加適于實用。
本發(fā)明的另一目的在于，提供一種微電子電容器結構，所要解決的技術問題是使其提供依照本發(fā)明第一目的的一種微電子產品，其中電容器可靈活地設置在微電子產品中，從而更加適于實用。
本發(fā)明的目的及解決其技術問題是采用以下技術方案來實現的。依據本發(fā)明提出的一種微電子電容器結構，其至少包括一基材，該基材中形成有一接觸區(qū)；一第一圖案化介電層形成在該基材上，其中該第一圖案化介電層具有一導體柱層穿過該第一圖案化介電層，并與該接觸區(qū)接觸；一第二圖案化介電層形成在該第一圖案化介電層上，其中該第二圖案化介電層具有一導體內連線層穿過該第二圖案化介電層，并與該導體柱層接觸；一第一電容器電極板層形成在該導體內連線層上；一電容器介電層形成在該第一電容器電極板層上；以及一第二電容器電極板層形成在該電容器介電層上。
本發(fā)明的目的及解決其技術問題還可采用以下技術措施進一步實現。
前述的微電子電容器結構，其中所述的接觸區(qū)是一導體接觸區(qū)。
前述的微電子電容器結構，其中所述的接觸區(qū)是一半導體接觸區(qū)。
前述的微電子電容器結構，其中所述的導體柱層的厚度介于實質1000至實質8000之間。
前述的微電子電容器結構，其中所述的導體內連線層的厚度介于實質1000至實質5000之間。
前述的微電子電容器結構，其中所述的電容器介電層的厚度介于實質20至實質200之間。
前述的微電子電容器結構，更至少包括至少一第三圖案化介電層介于該第二圖案化介電層與該第一電容器電極板層之間，其中該第三圖案化介電層具有一連續(xù)導體內連線與導體柱層穿過該第三圖案化介電層，并與該導體內連線層以及該第一電容器電極板層接觸。
前述的微電子電容器結構，其中所述的連續(xù)導體內連線與導體柱層的厚度介于實質5000至實質20000之間。
本發(fā)明的目的及解決其技術問題還采用以下的技術方案來實現。依據本發(fā)明提出的一種半導體產品，其至少包括一半導體基材，其中該半導體基材具有一邏輯區(qū)以及一記憶體區(qū)，且該邏輯區(qū)中形成有一第一接觸區(qū)，而該記憶體區(qū)形成有一第二接觸區(qū)；一第一圖案化介電層形成在該半導體基材上，其中該第一圖案化介電層具有穿過該第一圖案化介電層的一第一導體柱層以及一第二導體柱層，且該第一導體柱層與該第一接觸區(qū)接觸，該第二導體柱層與該第二接觸區(qū)接觸；一第二圖案化介電層形成在該第一圖案化介電層上，其中該第二圖案化介電層具有穿過該第二圖案化介電層的一第一導體內連線層以及一第二導體內連線層，且該第一導體內連線層與該第一導體柱層接觸，該第二導體內連線層與該第二導體柱層接觸；以及至少一第三圖案化介電層形成在該第二圖案化介電層上，其中該第三圖案化介電層具有穿過該第三圖案化介電層的一第一連續(xù)導體內連線與導體柱層以及一電容器結構，且該第一連續(xù)導體內連線與導體柱層與該第一導體內連線層接觸，該電容器結構與該第二導體內連線層接觸。
本發(fā)明的目的及解決其技術問題還可采用以下技術措施進一步實現。
前述的半導體產品，更至少包括一第二連續(xù)導體內連線與導體柱層介于該第二導體內連線層與該電容器結構之間。
經上述可知，本發(fā)明是有關于一種微電子電容器結構，其中此電容器結構與基材中的接觸區(qū)之間由導體柱層與形成在導體柱層上的內連線層所隔開。連續(xù)導體內連線與導體柱層可進一步隔開內連線層與電容器結構。內連線層與連續(xù)導體內連線與導體柱層的應用，提供電容器結構在微電子產品內更彈性的配置。
本發(fā)明提供一種具有電容器的微電子產品，其中此電容器可彈性地制作在微電子產品中。本發(fā)明藉由形成與導體內連線層接觸的電容器，來實現上述的目的，其中前述的導體內連線層進一步與微電子產品內的導體柱層接觸。導體內連線層有利于提供微電子產品內的電容器結構一個彈性的空間。
綜上所述，本發(fā)明特殊結構的微電子電容器結構，提供一種具有電容器的微電子產品。本發(fā)明特殊結構的微電子電容器結構，提供依照本發(fā)明第一目的的一種微電子產品，其中電容器可靈活地設置在微電子產品中。其具有上述諸多的優(yōu)點及實用價值，并在同類產品中未見有類似的結構設計公開發(fā)表或使用而確屬創(chuàng)新，其不論在產品結構或功能上皆有較大的改進，在技術上有較大的進步，并產生了好用及實用的效果，且較現有的電容器具有增進的多項功效，從而更加適于實用，而具有產業(yè)的廣泛利用價值，誠為一新穎、進步、實用的新設計。
上述說明僅是本發(fā)明技術方案的概述，為了能夠更清楚了解本發(fā)明的技術手段，而可依照說明書的內容予以實施，并且為了讓本發(fā)明的上述和其他目的、特征和優(yōu)點能夠更明顯易懂，以下特舉較佳實施例，并配合附圖，詳細說明如下。


圖1至圖5是依照本發(fā)明第一較佳實施例的一種制作微電子產品時各階段的結果的剖面圖。
圖6是依照本發(fā)明第二較佳實施例的一種制作微電子產品的結果的剖面圖。
圖7是依照本發(fā)明第三較佳實施例的一種制作微電子產品的結果的剖面圖。
10半導體基材 10’基材12隔離區(qū) 14閘極電極堆疊16源極/汲極區(qū) 18第一介電層20導體柱層 22第二介電層24內連線層 26第三介電層
28第四介電層32電容器結構34第五介電層36第六介電層40第七介電層42第八介電層30第一圖案化導體內連線與導體柱層38第二圖案化導體內連線與導體柱層44第三圖案化導體內連線與導體柱層RL邏輯區(qū)RM記憶體區(qū)具體實施方式
為更進一步闡述本發(fā)明為達成預定發(fā)明目的所采取的技術手段及功效，以下結合附圖及較佳實施例，對依據本發(fā)明提出的微電子電容器結構其具體實施方式
、結構、特征及其功效，詳細說明如后。
本發(fā)明揭露一種具有電容器的微電子產品，其中此電容器可彈性地制作在微電子產品中。本發(fā)明藉由形成與導體內連線層接觸的電容器，來實現上述的目的，其中前述的導體內連線層進一步與微電子產品內的導體柱層接觸。導體內連線層有助于提供微電子產品內的電容器一個彈性的空間。
圖1至圖5是依照本發(fā)明第一較佳實施例的一種制作微電子產品時各階段的結果的剖面圖。其中，圖1是微電子產品在其制作初期時的剖面示意圖。
圖1顯示出半導體基材10，其中此半導體基材10區(qū)分成邏輯區(qū)RL與記憶體區(qū)RM。于半導體基材10中形成一對隔離區(qū)12，藉以分隔半導體基材10的一連串的主動區(qū)。
半導體基材10可利用傳統(tǒng)的半導體產品制作技術中，數種材料成分、摻質濃度以及結晶方向的任一種配分來加以制作。上述的材料成分可包括塊半導體(Bulk Semiconductor)材料成分(例如塊硅、塊鍺以及塊硅鍺合金半導體材料成分)、以及絕緣體上有半導體(Semiconductor-on-insulator)的半導體材料成分。半導體基材10一般是為塊硅半導體基材。本發(fā)明亦可利用陶瓷基材等基材材料。
隔離區(qū)12可形成為淺溝渠隔離區(qū)、深溝渠隔離區(qū)或硅隔離區(qū)的區(qū)域氧化，如同其他經常使用在半導體產品制造的傳統(tǒng)技術。一般而言，這一系列的隔離區(qū)12以淺溝渠隔離區(qū)形式加以制作。
形成一系列的閘極電極堆疊14于隔離區(qū)12所分隔的主動區(qū)、以及隔離區(qū)12本身上。形成在主動區(qū)上的閘極電極堆疊14供制作場效電晶體，而形成在隔離區(qū)12上的閘極電極堆疊14則供制作內連線結構。閘極電極堆疊14包括形成在半導體基材10的主動區(qū)上的閘極介電層、對準閘極介電層并形成在其上的閘極電極、以及形成在相對側邊且鄰近于側邊的間隙壁層。制作閘極介電層、閘極電極以及間隙壁層時，均可利用如同其他傳統(tǒng)半導體產品制作技術中所使用的方法與材料。閘極介電層一般為氧化硅材料，且厚度介于約10至約200之間。閘極電極一般是由多晶硅或復晶硅化物(Polycide)(多晶硅/金屬硅化物堆疊)所構成，且厚度介于約1500至約3000之間。間隙壁層一般是利用非等向性蝕刻方式來加以制作。一系列的源極/汲極區(qū)16形成至半導體基材10的主動區(qū)中，其中這些源極/汲極區(qū)16的位置為閘極電極堆疊14所隔開。制作這些源極/汲極區(qū)16時，亦利用如同傳統(tǒng)半導體產品制作技術中所使用的方法與材料。其中，這些方法通常為離子植入法。
最后，圖1顯示出一系列圖案化的第一介電層18，其中這些第一介電層18通常覆蓋在閘極電極堆疊14上，并通過一系列的第一孔洞來提供源極/汲極區(qū)16通道。這些圖案化的第一介電層18可由如圖1所建議的氧化物介電材料所構成。在替代實施例中，圖案化的第一介電層18的材料亦可采用其他如同傳統(tǒng)半導體產品制作技術中所使用的介電材料。
圖2是一系列的導體柱層20形成于第一孔洞中。這些導體柱層20通常是由阻障材料層以及阻障材料層所包圍的核心材料層所構成，其中核心材料層是由銅、銅合金、鎢或鎢合金等核心材料所構成。一般而言，導體柱層20的厚度均介于約1000至約8000之間。
圖2亦顯示出一系列圖案化的第二介電層22形成在圖案化的第一介電層18上。一系列圖案化的內連線層24形成在這些圖案化的第二介電層22之間。
這些圖案化的第二介電層22以及后來的圖案化介電層通常設成層狀結構，此層狀結構包括一介電塊層形成在一介電終止層上。介電塊層的材質可類似、等同或完全相同于形成圖案化的第一介電層18所使用的介電材料。介電終止層通常是由氮化硅、碳化硅或氮氧化硅介電終止材料所構成。
圖案化的內連線層24通常是由套疊在阻障材料層內的銅或銅合金導體材料所構成。阻障材料可選自于，但不限于，由鈦、鉭、鎢阻障材料及上述材料的氮化物所組成的一族群。一般而言，圖案化的內連線層24的厚度介于約1000至約5000之間，較佳是介于約1500至約2500之間。
圖3顯示出加入圖案化的第三介電層26在圖2的半導體產品上。形成圖案化的第四介電層28在圖案化的第三介電層26上。制作圖案化的第三介電層26與圖案化的第四介電層28時所使用的方法與材料，可類似或等同于制作圖案化的第二介電層22時所使用的方法與材料。圖3亦顯示出第一圖案化導體內連線與導體柱層30，其中此第一圖案化導體內連線與導體柱層30是一連續(xù)導體內連線與導體柱層，且穿過圖案化的第四介電層28與圖案化的第三介電層26。制作第一圖案化導體內連線與導體柱層30時是利用雙重金屬鑲嵌法，而制作前述且位于第一圖案化導體內連線與導體柱層30下方的導體層是利用單金屬鑲嵌法。第一圖案化導體內連線與導體柱層30一般是由套疊于阻障材料層內的銅核心層所構成。一般而言，第一圖案化導體內連線與導體柱層30的厚度介于約5000至約20000之間，較佳是介于約8000至約15000之間。
圖4與圖5顯示出圖3的半導體產品經進一步程序后所獲得的一組不同實施例的結果。圖4與圖5均顯示出電容器結構32，其中此電容器結構32包括依序以層狀排列的下電容器電極板、電容器介電層以及上電容器電極板。電容器結構32可為金屬-絕緣體-金屬(MIM)電容器結構。一般而言，電容器介電層的厚度介于約20至約200之間。電容器結構32形成于一對第二孔洞中，這些第二孔洞可使電容器結構32與一對圖案化的內連線層24接觸。因此，電容器結構32與一對導體柱層20之間由一對圖案化的內連線層24所隔開。電容器結構32與一對導體柱層20之間的間隔可允許電容器結構32彈性地設置在圖4與圖5的半導體產品內。
圖4與圖5亦顯示出第五介電層34保護住電容器結構32。形成第六介電層36在第五介電層34上。形成一對第二圖案化導體內連線與導體柱層38穿越第六介電層36與第五介電層34。其中一個第二圖案化導體內連線與導體柱層38與電容器結構32中的上電容器電極板接觸，另一個第二圖案化導體內連線與導體柱層38則與半導體基材10的邏輯區(qū)中的第一圖案化導體內連線與導體柱層30接觸。圖4與圖5的差異在于是否有終止層存在于第四介電層28上與電容器結構32的下電容器電極板層下。
圖6是依照本發(fā)明第二較佳實施例的一種半導體產品的剖面圖。此半導體產品與本發(fā)明的第一較佳實施例的半導體產品相關，但此半導體產品的電容器結構受到一對額外加入的第一圖案化導體內連線與導體柱層30的影響，而與內連線層24更為分開。在圖6中，基材10’包括繪示于圖2中從基材10至導體柱層20的所有材料層。為容納此一增加空間，此半導體產品使用了第七介電層40與第八介電層42、以及一對第三圖案化導體內連線與導體柱層44。因此，本發(fā)明的第二較佳實施例的半導體產品提供了電容器結構在本發(fā)明的半導體產品中替代的間距與位置。
圖7是依照本發(fā)明第三較佳實施例的一種制作微電子產品的結果的剖面圖。與圖6的半導體產品相較之下，圖7的半導體產品提供較大的電容器結構32，其中此電容器結構32穿過四個介電層，而非二個介電層。
本發(fā)明的較佳實施例提供了一系列應用在微電子產品，且特別是應用在半導體產品的電容器結構。這些電容器結構可靈活地設置在半導體產品中，其中這些電容器結構藉由至少一單導體內連線層而與導體柱層分隔。
以上所述，僅是本發(fā)明的較佳實施例而已，并非對本發(fā)明作任何形式上的限制，雖然本發(fā)明已以較佳實施例揭露如上，然而并非用以限定本發(fā)明，任何熟悉本專業(yè)的技術人員，在不脫離本發(fā)明技術方案范圍內，當可利用上述揭示的技術內容作出些許更動或修飾為等同變化的等效實施例，但凡是未脫離本發(fā)明技術方案的內容，依據本發(fā)明的技術實質對以上實施例所作的任何簡單修改、等同變化與修飾，均仍屬于本發(fā)明技術方案的范圍內。
權利要求
1.一種微電子電容器結構，其特征在于其至少包括一基材，該基材中形成有一接觸區(qū)；一第一圖案化介電層形成在該基材上，其中該第一圖案化介電層具有一導體柱層穿過該第一圖案化介電層，并與該接觸區(qū)接觸；一第二圖案化介電層形成在該第一圖案化介電層上，其中該第二圖案化介電層具有一導體內連線層穿過該第二圖案化介電層，并與該導體柱層接觸；一第一電容器電極板層形成在該導體內連線層上；一電容器介電層形成在該第一電容器電極板層上；以及一第二電容器電極板層形成在該電容器介電層上。
2.根據權利要求1所述的微電子電容器結構，其特征在于其中所述的接觸區(qū)是一導體接觸區(qū)。
3.根據權利要求1所述的微電子電容器結構，其特征在于其中所述的接觸區(qū)是一半導體接觸區(qū)。
4.根據權利要求1所述的微電子電容器結構，其特征在于其中所述的導體柱層的厚度介于實質1000至實質8000之間。
5.根據權利要求1所述的微電子電容器結構，其特征在于其中所述的導體內連線層的厚度介于實質1000至實質5000之間。
6.根據權利要求1所述的微電子電容器結構，其特征在于其中所述的電容器介電層的厚度介于實質20至實質200之間。
7.根據權利要求1所述的微電子電容器結構，其特征在于更至少包括至少一第三圖案化介電層介于該第二圖案化介電層與該第一電容器電極板層之間，其中該第三圖案化介電層具有一連續(xù)導體內連線與導體柱層穿過該第三圖案化介電層，并與該導體內連線層以及該第一電容器電極板層接觸。
8.根據權利要求7所述的微電子電容器結構，其特征在于其中所述的連續(xù)導體內連線與導體柱層的厚度介于實質5000至實質20000之間。
9.一種半導體產品，其特征在于其至少包括一半導體基材，其中該半導體基材具有一邏輯區(qū)以及一記憶體區(qū)，且該邏輯區(qū)中形成有一第一接觸區(qū)，而該記憶體區(qū)形成有一第二接觸區(qū)；一第一圖案化介電層形成在該半導體基材上，其中該第一圖案化介電層具有穿過該第一圖案化介電層的一第一導體柱層以及一第二導體柱層，且該第一導體柱層與該第一接觸區(qū)接觸，該第二導體柱層與該第二接觸區(qū)接觸；一第二圖案化介電層形成在該第一圖案化介電層上，其中該第二圖案化介電層具有穿過該第二圖案化介電層的一第一導體內連線層以及一第二導體內連線層，且該第一導體內連線層與該第一導體柱層接觸，該第二導體內連線層與該第二導體柱層接觸；以及至少一第三圖案化介電層形成在該第二圖案化介電層上，其中該第三圖案化介電層具有穿過該第三圖案化介電層的一第一連續(xù)導體內連線與導體柱層以及一電容器結構，且該第一連續(xù)導體內連線與導體柱層與該第一導體內連線層接觸，該電容器結構與該第二導體內連線層接觸。
10.根據權利要求9所述的半導體產品，其特征在于更至少包括一第二連續(xù)導體內連線與導體柱層介于該第二導體內連線層與該電容器結構之間。
全文摘要
本發(fā)明是有關于一種微電子電容器結構，其中此電容器結構與基材中的接觸區(qū)之間由導體柱層與形成在導體柱層上的內連線層所隔開。連續(xù)導體內連線與導體柱層可進一步隔開內連線層與電容器結構。內連線層與連續(xù)導體內連線與導體柱層的應用，提供電容器結構在微電子產品內更彈性的配置。其中此電容器可彈性地制作在微電子產品中。本發(fā)明形成與導體內連線層接觸的電容器，其中前述的導體內連線層進一步與微電子產品內的導體柱層接觸。導體內連線層有利于提供微電子產品內的電容器結構一個彈性的空間。
文檔編號H01L21/8242GK1700468SQ20051000738
公開日2005年11月23日 申請日期2005年2月22日 優(yōu)先權日2004年5月21日
發(fā)明者涂國基 申請人:臺灣積體電路制造股份有限公司