專利名稱：三維半導(dǎo)體封裝,以及用于其中的間隔芯片的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種三維半導(dǎo)體封裝，稱為片上芯片(COC)型半導(dǎo)體封裝，其包含封裝板和在封裝板上一個(gè)層疊在另一個(gè)的頂部的至少兩個(gè)大規(guī)模集成(LSI)芯片。具體地，本發(fā)明可以有利地并順利地應(yīng)用于包含大容量存儲(chǔ)芯片的專用的或定做的三維半導(dǎo)體封裝。
背景技術(shù)：
常規(guī)地，諸如微處理單元芯片等的大規(guī)模集成(LSI)邏輯電路芯片，以及諸如動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)芯片等的大規(guī)模集成(LSI)存儲(chǔ)芯片已經(jīng)通過(guò)單獨(dú)的生產(chǎn)工藝被制造，并且邏輯電路芯片和存儲(chǔ)芯片布置在布線板上從而在邏輯電路芯片和存儲(chǔ)芯片之間建立電氣連接。但是，邏輯電路芯片和存儲(chǔ)芯片應(yīng)該用單獨(dú)的生產(chǎn)工藝制造沒有技術(shù)原因。因此，最近，片上系統(tǒng)(SOC)型半導(dǎo)體封裝已經(jīng)被開發(fā)出來(lái)以滿足對(duì)諸如移動(dòng)電話、數(shù)碼照相機(jī)(DSC)、數(shù)碼攝像機(jī)(DVC)、數(shù)字視頻光盤(DVD)、桌面視頻系統(tǒng)(DTV)、多點(diǎn)控制單元(MCU)等等的各種電子工具的更高性能、更小和更輕尺寸、更高速度的需求。也就是說(shuō)，在SOC型半導(dǎo)體封裝中，LSI邏輯電路芯片和LSI存儲(chǔ)芯片二者作為一個(gè)芯片制作，從而實(shí)現(xiàn)更高性能、更小和更輕尺寸、以及更高的速度的需求。
另一方面，由于LSI工藝技術(shù)的進(jìn)展和前進(jìn)，能夠制造具有128或256M位的大容量和幾百量級(jí)的多個(gè)引腳的存儲(chǔ)芯片。然而，由于當(dāng)具有大容量(128或256M位)的存儲(chǔ)器被包含在每個(gè)SOC型半導(dǎo)體封裝的芯片中時(shí)，SOC型半導(dǎo)體封裝的成品率相當(dāng)差，所以在SOC型半導(dǎo)體封裝的芯片中非常困難或不可能將要制作的存儲(chǔ)器的容量增加到128或256M位。注意，通常來(lái)說(shuō)，包含在SOC型半導(dǎo)體封裝的芯片中的存儲(chǔ)器的容量不會(huì)超過(guò)128M位。
在這些情況下，開發(fā)了系統(tǒng)封裝(SIP)型半導(dǎo)體封裝。在此SIP型半導(dǎo)體封裝中，由單獨(dú)的生產(chǎn)工藝制造的LSI邏輯電路芯片和LSI存儲(chǔ)芯片兩維或三維地提供在具有在其上形成的布線布局圖形的封裝板上，并且邏輯電路芯片和存儲(chǔ)芯片的每個(gè)都用多個(gè)結(jié)合線電氣地連接到封裝板的布線布局圖形上，以由此在邏輯電路芯片和存儲(chǔ)芯片之間建立電氣連接。此后，邏輯電路芯片和存儲(chǔ)芯片用合適的樹脂材料澆鑄并密封。
但是，在SIP型半導(dǎo)體封裝中，由于包括在布線布局圖形和結(jié)合線中的電容和電阻的增加，所以不能獲得如SOC型半導(dǎo)體封裝那樣的相同程度的性能。注意，在SIP型半導(dǎo)體封裝中，電容可以落在20pF到50pF的范圍內(nèi)。
因此，開發(fā)了片上芯片(COC)型三維半導(dǎo)體封裝，例如，如JP-A-H10-107202、JP-A-2000-260934和JP-A-2002-334967。COC三維型半導(dǎo)體封裝包含一個(gè)層疊在另一個(gè)上的至少兩個(gè)芯片。
例如，在JP-A-H10-107202中，兩個(gè)芯片之一被制作為具有形成在其上表面的多個(gè)電極焊盤以及結(jié)合在電極焊盤上的多個(gè)金屬凸點(diǎn)的倒置型LSI芯片。另一個(gè)LSI芯片的特征是比倒置型LSI芯片更大的尺寸，并且具有沿其上表面周邊形成的多個(gè)結(jié)合焊盤，和被周圍的結(jié)合焊盤包圍的上表面的中央?yún)^(qū)域上形成的多個(gè)電極焊盤。
倒置型LSI芯片被倒置并貼裝在較大的LSI芯片上，從而倒置型LSI芯片的金屬凸點(diǎn)被結(jié)合到較大的LSI芯片的電極焊盤上，從而制得包括一個(gè)層疊在另一個(gè)上的LSI芯片的半導(dǎo)體模塊。
在制得半導(dǎo)體模塊之后，其與引線框結(jié)合，并且較大的LSI芯片的周圍的結(jié)合焊盤的每一個(gè)都通過(guò)諸如金線等結(jié)合線電氣地連接到引線框的相應(yīng)的引腳上。此后，與引線框結(jié)合的半導(dǎo)體模塊被用合適的樹脂材料密封和澆鑄，從而完成了COC型半導(dǎo)體封裝的制作。
在該常規(guī)COC型半導(dǎo)體封裝中，由于兩個(gè)LSI芯片通過(guò)小金屬凸點(diǎn)的中介物電氣地和直接地彼此連接，包括在金屬凸點(diǎn)中的電容與上述SIP型半導(dǎo)體封裝相比變得相當(dāng)小。注意，通常，在COC型半導(dǎo)體封裝中，包括在金屬凸點(diǎn)中的電容在1pF量級(jí)。這樣，COC型半導(dǎo)體封裝可以有如上述SOC型半導(dǎo)體封裝那樣的高工作速度的特征。
但是，前述COC型半導(dǎo)體封裝受到限制，即倒置型LSI芯片必須比貼裝倒置LSI芯片的另一個(gè)LSI芯片小，因?yàn)榻Y(jié)合線的結(jié)合焊盤必需不被倒置型LSI芯片覆蓋。
發(fā)明內(nèi)容
因此，本發(fā)明的一個(gè)主要目標(biāo)是提供一種片上芯片型三維半導(dǎo)體封裝，其能夠構(gòu)造為基本上不受在其中使用的倒置型大規(guī)模集成芯片的尺寸的限制。
本發(fā)明的另一個(gè)目標(biāo)是提供一種包括在這樣的片上芯片型三維半導(dǎo)體封裝中的間隔芯片。
根據(jù)本發(fā)明的第一方面，提供一種三維半導(dǎo)體封裝，其包含第一半導(dǎo)體芯片，其具有在其上表面上形成的多個(gè)上電極引腳；間隔芯片，其貼裝在第一半導(dǎo)體芯片上并且具有形成在其下表面上的多個(gè)下電極引腳和形成在其上表面上并與其各下電極引腳電氣連接的多個(gè)上電極引腳，進(jìn)行在第一半導(dǎo)體芯片上貼裝間隔芯片從而使間隔芯片的下電極引腳結(jié)合到第一半導(dǎo)體芯片的上電極引腳，以由此在其間建立電氣連接；以及第二半導(dǎo)體芯片，其貼裝在間隔芯片上并且具有形成在其表面上的多個(gè)電極引腳，進(jìn)行在間隔芯片上貼裝第二半導(dǎo)體芯片從而使第二半導(dǎo)體芯片的電極引腳結(jié)合到間隔芯片的上電極引腳，以由此在其間建立電氣連接。
三維半導(dǎo)體封裝還包含在其上貼裝第一半導(dǎo)體芯片的布線板。在這種情況下，第一半導(dǎo)體芯片可以具有沿著其表面的周邊形成的多個(gè)周圍電極引腳，并且可以進(jìn)行在布線板上貼裝第一半導(dǎo)體芯片從而第一半導(dǎo)體芯片的周圍電極引腳通過(guò)電線被電氣連接到布線板的電極引腳。
在三維半導(dǎo)體封裝中，第二半導(dǎo)體芯片的尺寸可以大于間隔芯片的尺寸，并且由于在第一半導(dǎo)體芯片和第二半導(dǎo)體芯片之間插入間隔芯片，所以確保了在間隔芯片上貼裝第二半導(dǎo)體芯片而不會(huì)干擾電線。
三維半導(dǎo)體封裝可以還包含模制樹脂封，其包圍著第一半導(dǎo)體芯片、間隔芯片、第二半導(dǎo)體芯片以及第一和第二半導(dǎo)體芯片和間隔芯片的電極引腳。
間隔芯片可以具有形成在其中的多個(gè)通路栓(via plug)從而在間隔芯片的下和上表面上形成的下電極和上電極引腳之間建立各電氣連接。
間隔芯片的各下電極引腳可以被限定為結(jié)合在通路栓的下端面的下金屬凸點(diǎn)。而且，間隔芯片的各上電極引腳可以被限定為結(jié)合在通路栓的上端面的上金屬凸點(diǎn)。
間隔芯片的各下電極引腳可以被限定為通路栓的下端面。而且，間隔芯片的各上電極引腳可以被限定為通路栓的上端面。
通路栓可以布置為通路栓的下端面與第一半導(dǎo)體芯片的上電極引腳的排列具有鏡像關(guān)系，并且通路栓的上端面與第二半導(dǎo)體芯片的電極引腳的排列具有鏡像關(guān)系。
間隔芯片可以具有形成在其下表面上并且電氣連接到通路栓的下布線布局圖形。在這種情況下，間隔芯片的下電極引腳可以限定在下布線布局圖形上，從而間隔芯片的下電極引腳的排列和第一半導(dǎo)體芯片的電極引腳的排列之間具有鏡像關(guān)系?？蛇x的，間隔芯片的一部分下電極引腳可以限定在下布線布局圖形上，從而在間隔芯片的下電極引腳的排列和第一半導(dǎo)體芯片的電極引腳的排列之間具有鏡像關(guān)系。
間隔芯片可以具有形成在其上表面上并且電氣連接到通路栓的上布線布局圖形。在這種情況下，間隔芯片的上電極引腳可以限定在上布線布局圖形上，從而間隔芯片的上電極引腳的排列和第二半導(dǎo)體芯片的電極引腳的排列之間具有鏡像關(guān)系?？蛇x的，間隔芯片的一部分上電極引腳可以限定在上布線布局圖形上，從而在間隔芯片的上電極引腳的排列和第二半導(dǎo)體芯片的電極引腳的排列之間具有鏡像關(guān)系。
三維半導(dǎo)體封裝還可以包含貼裝第一半導(dǎo)體芯片的另一個(gè)半導(dǎo)體芯片。在這種情況下，第一半導(dǎo)體芯片具有形成在其下表面上的多個(gè)下電極引腳，并且另一個(gè)半導(dǎo)體芯片具有形成在其上表面上的多個(gè)上電極引腳。進(jìn)行在另一個(gè)半導(dǎo)體芯片上貼裝第一半導(dǎo)體芯片從而第一半導(dǎo)體芯片的各下電極引腳被結(jié)合到另一個(gè)半導(dǎo)體芯片的上電極引腳，以由此在其間建立電氣連接。
根據(jù)本發(fā)明的第二方面，在第一半導(dǎo)體芯片和第二半導(dǎo)體芯片之間插入間隔芯片以在其間建立電氣連接。間隔芯片包含襯底，該襯底具有形成在其下表面上的多個(gè)下電極引腳和形成在其上表面上并且電氣連接到其各下電極引腳的多個(gè)上電極引腳，以及形成在襯底中的多個(gè)通路栓，通路栓建立了形成在襯底的下和上表面上的下電極和上電極引腳之間的各電氣連接。間隔芯片的下電極引腳布置為與形成在第一半導(dǎo)體芯片上的電極引腳的排列具有鏡像關(guān)系，并且間隔芯片的上電極引腳布置為與形成在第二半導(dǎo)體芯片上的電極引腳的排列具有鏡像關(guān)系。
襯底的各下電極引腳可以限定為結(jié)合在通路栓的下端面的下金屬凸點(diǎn)，襯底的各上電極引腳可以限定為結(jié)合在通路栓的上端面的上金屬凸點(diǎn)。而且，襯底的各下電極引腳可以限定為通路栓的下端面，襯底的各上電極引腳可以限定為通路栓的上端面。
通路栓可以被布置為使得通路栓的下端面與第一半導(dǎo)體芯片的電極引腳的排列具有鏡像關(guān)系，通路栓的上端面與第二半導(dǎo)體芯片的電極引腳的排列具有鏡像關(guān)系。
襯底可以具有形成在其下表面上并電氣連接到通路栓的下布線布局圖形。在這種情況下，襯底的下電極引腳可以限定在下布線布局圖形上，使得襯底的電極引腳的排列和第一半導(dǎo)體芯片的電極引腳的排列之間是鏡像關(guān)系?？蛇x擇的，襯底的下電極引腳的一部分可以限定在下布線布局圖形上，使得襯底的下電極引腳的排列和第一半導(dǎo)體芯片的電極引腳的排列之間是鏡像關(guān)系。
襯底可以具有形成在其上表面上并且電氣連接到通路栓的上布線布局圖形。在這種情況下，襯底的上電極引腳可以限定在上布線布局圖形上，從而使間隔芯片的上電極引腳的排列和第二半導(dǎo)體芯片的電極引腳的排列之間是鏡像關(guān)系。可選擇的，襯底的上電極引腳的一部分可以限定在上布線布局圖形上，從而使間隔芯片的上電極引腳的排列和第二半導(dǎo)體芯片178C的電極引腳的排列之間是鏡像關(guān)系。
優(yōu)選地，襯底由與第一和第二半導(dǎo)體芯片相同的半導(dǎo)體材料構(gòu)成。
參考附圖，從下面進(jìn)行的說(shuō)明中將更清楚地理解上述目的和其他目的，其中圖1是典型的現(xiàn)有技術(shù)的片上芯片(COC)型三維半導(dǎo)體封裝結(jié)構(gòu)的局部剖面圖；圖2是現(xiàn)有技術(shù)的COC型三維半導(dǎo)體封裝的半組合的側(cè)視圖，包括封裝板、貼裝于其上的大規(guī)模集成(LSI)邏輯電路芯片、以及由于存儲(chǔ)芯片的尺寸大于邏輯電路芯片的尺寸而不能貼裝在邏輯電路芯片上大規(guī)模集成(LSI)存儲(chǔ)芯片；圖3是根據(jù)本發(fā)明的COC型三維半導(dǎo)體封裝的第一實(shí)施例的局部剖面圖；圖4是圖3所示的COC型半導(dǎo)體封裝的第一實(shí)施例的放大視圖；圖5是根據(jù)本發(fā)明的COC型三維半導(dǎo)體封裝的第二實(shí)施例的局部剖面圖；圖6是圖5所示的COC型半導(dǎo)體封裝的第二實(shí)施例的放大視圖；圖7是用在圖5和6所示的COC型三維半導(dǎo)體封裝中的LSI邏輯電路芯片的平面圖；圖8是用在圖5和6所示的COC型三維半導(dǎo)體封裝中的LSI存儲(chǔ)芯片的平面圖；圖9是用在圖5和6所示的COC型三維半導(dǎo)體封裝中的間隔芯片的上平面圖；圖10是圖9所示的間隔芯片的下平面圖；圖11是根據(jù)本發(fā)明的COC型三維半導(dǎo)體封裝的第三實(shí)施例的修改的局部剖面圖；圖12是根據(jù)本發(fā)明的COC型三維半導(dǎo)體封裝的第三實(shí)施例的局部剖面圖；圖13是根據(jù)本發(fā)明的COC型三維半導(dǎo)體封裝的第四實(shí)施例的局部剖面圖；圖14是圖13的局部放大圖；圖15根據(jù)本發(fā)明的COC型三維半導(dǎo)體封裝的第五實(shí)施例的局部剖面圖；圖16是圖15的局部放大圖；圖17根據(jù)本發(fā)明的COC型三維半導(dǎo)體封裝的第六實(shí)施例的局部剖面圖；圖18是圖17的局部放大圖；圖19A是硅片的局部剖面圖，示出了用于制造根據(jù)本發(fā)明的多個(gè)間隔芯片的制造方法的第一實(shí)施例的第一典型步驟；圖19B是局部剖面圖，與圖19A相似，示出了根據(jù)本發(fā)明的制造方法的第一實(shí)施例的第二典型步驟；圖19C是局部剖面圖，與圖19B相似，示出了根據(jù)本發(fā)明的制造方法的第一實(shí)施例的第三典型步驟；圖19D是局部剖面圖，與圖19C相似，示出了根據(jù)本發(fā)明的制造方法的第一實(shí)施例的第四典型步驟；圖19E是局部剖面圖，與圖19D相似，示出了根據(jù)本發(fā)明的制造方法的第一實(shí)施例的第五典型步驟；圖19F是局部剖面圖，與圖19E相似，示出了根據(jù)本發(fā)明的制造方法的第一實(shí)施例的第六典型步驟；圖19G是局部剖面圖，與圖19F相似，示出了根據(jù)本發(fā)明的制造方法的第一實(shí)施例的第七典型步驟；圖20A是局部剖面圖，與圖19D相似，示出了用于制造根據(jù)本發(fā)明的多個(gè)間隔芯片的制造方法的第二實(shí)施例的第五典型步驟；圖20B是局部剖面圖，與圖20A相似，示出了根據(jù)本發(fā)明的制造方法的第二實(shí)施例的第六典型步驟；圖20C是局部剖面圖，與圖20B相似，示出了根據(jù)本發(fā)明的制造方法的第二實(shí)施例的第七典型步驟；圖21A是局部剖面圖，與圖20B相似，示出了用于制造根據(jù)本發(fā)明的多個(gè)間隔芯片的制造方法的第三實(shí)施例的第七典型步驟；圖21B是局部剖面圖，與圖21A相似，示出了根據(jù)本發(fā)明的制造方法的第三實(shí)施例的第八典型步驟；圖21C是局部剖面圖，與圖21B相似，示出了根據(jù)本發(fā)明的制造方法的第三實(shí)施例的第九典型步驟；圖21D是局部剖面圖，與圖21C相似，示出了根據(jù)本發(fā)明的制造方法的第三實(shí)施例的第十典型步驟。
具體實(shí)施例方式
在說(shuō)明本發(fā)明的具體實(shí)施例之前，為了更好的理解本發(fā)明，將參考附圖1和2說(shuō)明典型的現(xiàn)有技術(shù)的片上芯片(COC)型三維半導(dǎo)體封裝。
COC型三維半導(dǎo)體封裝包括矩形布線板10，通常稱作插入板或封裝板。封裝板10具有穿過(guò)其中形成多個(gè)通路栓(不可見的)，和多個(gè)焊球12，每個(gè)焊球都結(jié)合在相應(yīng)的通路栓的下端面，每個(gè)通路栓的上端面限定了引腳焊盤。注意，在圖1和2中，封裝板10以側(cè)視圖示出。
COC型三維半導(dǎo)體封裝還包括貼裝在封裝板10上的矩形半導(dǎo)體芯片或大規(guī)模集成(LSI)邏輯電路芯片14，諸如專用集成電路/微處理器單元(ASIC/MPU)等。邏輯電路芯片14具有形成在其上表面的中央?yún)^(qū)域上的多個(gè)電極焊盤(未示出)，和沿其上表面的周邊形成的多個(gè)結(jié)合焊盤(未示出)。邏輯電路芯片14具有結(jié)合在其電極焊盤上的多個(gè)金屬凸點(diǎn)16。而且，使用絲焊機(jī)，將邏輯電路芯片14的各結(jié)合焊盤通過(guò)結(jié)合線18電氣地連接到封裝板10的通路栓的頂面。注意，在圖1和2中，邏輯電路芯片14以側(cè)視圖示出。
COC型三維半導(dǎo)體封裝還包括貼裝在邏輯電路芯片14上的另一個(gè)矩形半導(dǎo)體芯片或大規(guī)模集成(LSI)存儲(chǔ)芯片20，諸如具有例如128M位的大容量的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)芯片。特別地，存儲(chǔ)芯片20制成倒置(倒裝芯片)型存儲(chǔ)芯片，并且具有形成在其上表面的多個(gè)電極焊盤，這些電極焊盤的排列與邏輯電路芯片14的電極焊盤的排列具有鏡像關(guān)系。而且，存儲(chǔ)芯片20具有結(jié)合在其電極焊盤上的多個(gè)金屬凸點(diǎn)22。在圖1中，存儲(chǔ)芯片20以側(cè)視圖示出。
這樣，通過(guò)將存儲(chǔ)芯片20面向下放置，能夠進(jìn)行存儲(chǔ)芯片20的貼裝，從而通過(guò)使用例如超聲壓焊工藝或熱壓焊工藝，將存儲(chǔ)芯片20的金屬凸點(diǎn)22結(jié)合在邏輯電路芯片14的金屬凸點(diǎn)16上，以由此建立其間的電氣連接，如圖1所示。
在完成存儲(chǔ)芯片20的貼裝之后，通過(guò)使用例如傳遞模塑工藝，用合適的樹脂材料密封和澆鑄邏輯電路芯片14和存儲(chǔ)芯片20，以由此制造包圍了芯片14和20以及金屬凸點(diǎn)16和22的模制樹脂封24。這樣，完成了如圖1所示的COC型半導(dǎo)體封裝的制作。注意，在圖1中，模制樹脂封24剖面圖示出。
該COC型半導(dǎo)體封裝的特征是具有更高的工作速度，因?yàn)榘雽?dǎo)體芯片14和20通過(guò)小的金屬凸點(diǎn)16和22的中介物相互電氣連接起來(lái)，即，因?yàn)榘ㄔ诮饘偻裹c(diǎn)16和22中的電容和電阻相當(dāng)小。
但是，如圖2所示，具有例如256M位的大容量的LSI芯片20’不能貼裝在邏輯電路芯片14上，因?yàn)榇笕萘看鎯?chǔ)芯片20’具有比邏輯電路芯片14更大的尺寸。也就是說(shuō)，當(dāng)使用大容量存儲(chǔ)芯片20’時(shí)，不能夠使各結(jié)合線18結(jié)合到形成在邏輯電路芯片14上的結(jié)合焊盤上。注意，在圖2中，大容量存儲(chǔ)芯片20’以側(cè)視圖示出，并且標(biāo)號(hào)22’表示結(jié)合到存儲(chǔ)芯片20’的電極焊盤上的金屬凸點(diǎn)。
第一實(shí)施例參考圖3和圖4，現(xiàn)在說(shuō)明根據(jù)本發(fā)明的COC型三維半導(dǎo)體封裝的第一實(shí)施例。
為了制造圖3所示的COC型三維半導(dǎo)體封裝，首先，制備矩形布線板或封裝板26。此封裝板26包含由合適的絕緣材料構(gòu)成的板體28，絕緣材料諸如環(huán)氧基樹脂、聚酰亞胺基樹脂、聚酰胺基樹脂、玻璃纖維環(huán)氧樹脂、陶瓷等?？蛇x地，板體28可以由諸如環(huán)氧基樹脂、聚酰亞胺基樹脂、聚酰胺基樹脂等合適的樹脂材料構(gòu)成的絕緣帶制成。注意，在圖3和4中，封裝板26以剖面圖示出。
在本實(shí)施例中，封裝板26具有在其中央?yún)^(qū)域的板體28的上表面上形成的熱擴(kuò)散層30，并且熱擴(kuò)散層30由表現(xiàn)出優(yōu)良導(dǎo)熱性的諸如銅(Cu)、鋁(Al)等合適的金屬材料制成。
此外，封裝板26具有形成在板體28的中央?yún)^(qū)域中的多個(gè)熱沉栓32A，以及包圍著其中央?yún)^(qū)域的板體28的矩形周邊區(qū)域中形成的多個(gè)通路栓32B。熱沉栓32A和通路栓32B可以由表現(xiàn)出優(yōu)良導(dǎo)熱性的合適的金屬材料制成，諸如銅(Cu)、鋁(Al)等。每個(gè)熱沉栓32A在其上端面整體地連接到熱擴(kuò)散層30上。每個(gè)通路栓32B在其上端面暴露在外面，上端面作為電極引腳或焊盤。
如圖3和4所示，封裝板26具有在它們下端面結(jié)合到熱沉栓32A的多個(gè)金屬球34A和在它們的下端面結(jié)合到通路栓32B的多個(gè)金屬球34B。金屬球34A和34B彼此相同，并且由諸如金(Au)、銅(Cu)、鉛/錫合金(Pb/Sn)等合適的金屬材料制成。簡(jiǎn)而言之，形成封裝板26為在球柵陣列(BGR)型半導(dǎo)體封裝中使用。注意，在本實(shí)施例中，每個(gè)金屬球34A作為熱沉球。
在制備封裝板26之后，制備矩形半導(dǎo)體芯片36。在本第一實(shí)施例中，半導(dǎo)體芯片36包含LSI邏輯電路芯片，諸如ASIC/MPU等。邏輯電路芯片36可以具有落在在5mm2到8mm2范圍中的矩形面積，并且可以通過(guò)使用各種公知工藝從單晶硅片制得。與前述邏輯電路芯片14相似，邏輯電路芯片36具有沿其上表面的周邊形成的多個(gè)電極引腳或焊盤(未示出)，以及被周邊的電極焊盤所包圍的上表面的中央?yún)^(qū)域上形成的多個(gè)電極引腳或焊盤(未示出)。邏輯電路芯片36具有結(jié)合在其電極焊盤上的多個(gè)金屬凸點(diǎn)38，每個(gè)金屬凸點(diǎn)38作為電極引腳。每個(gè)金屬凸點(diǎn)38優(yōu)選地由金(Au)構(gòu)成，并且可以具有落在從20μm到30μm范圍內(nèi)的直徑。注意，在圖3和4中，邏輯電路芯片36以側(cè)視圖示出。
從圖3和4中可以明顯看出，邏輯電路芯片36貼裝于形成在封裝板26上的熱擴(kuò)散層30上。然后，使用絲焊機(jī)，將邏輯電路36的每個(gè)周邊電極焊盤通過(guò)電線或結(jié)合線40電氣連接到封裝板26的相應(yīng)通路栓32B的上端面，通路栓32B的每個(gè)上端面作為電極引腳。電線40可以是諸如金線、鋁線等合適的金屬線。注意，可以用包括多種導(dǎo)線的柔性布線帶代替電線40。
此后，制備另一個(gè)矩形半導(dǎo)體芯片42和矩形間隔芯片44，通過(guò)中介物間隔芯片44使半導(dǎo)體芯片42電氣連接到邏輯電路芯片36上，如圖3所示。注意，在圖3和4中，半導(dǎo)體芯片42以側(cè)視圖示出，間隔芯片44以剖面圖示出。
在本第一實(shí)施例中，通過(guò)使用各種公知工藝從單晶硅片制作半導(dǎo)體芯片42作為倒置(倒裝芯片)型的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)，并且其具有256M位的大容量。存儲(chǔ)芯片42可以具有落在從8mm2到10mm2范圍內(nèi)的矩形面積。也就是說(shuō)，從圖3和4中可以明顯看出，存儲(chǔ)芯片42的特征是具有比邏輯電路芯片36更大的尺寸。存儲(chǔ)芯片42具有形成在其上表面上的多個(gè)電極焊盤，這些電極焊盤的排列與邏輯電路36的電極焊盤的排列有鏡像關(guān)系。此外，存儲(chǔ)芯片42具有結(jié)合到其電極焊盤的多個(gè)金屬凸點(diǎn)46，并且每個(gè)金屬凸點(diǎn)46作為電極引腳。與邏輯電路芯片36的凸點(diǎn)38相似，每個(gè)金屬凸點(diǎn)46優(yōu)選地由金(Au)制成，并且具有落在從20μm到30μm范圍內(nèi)的直徑。
另一方面，間隔芯片44包括矩形單晶硅襯底48，其可以具有落在從100μm到130μm范圍內(nèi)的厚度，以及落在從4mm2到6mm2范圍內(nèi)的矩形面積。也就是說(shuō)，間隔芯片44具有比邏輯電路芯片36和存儲(chǔ)芯片42二者小的尺寸。間隔芯片44具有形成在硅襯底48中的多個(gè)通路栓50，并且具有結(jié)合在通路栓50的各下端面的多個(gè)下金屬凸點(diǎn)52，以及結(jié)合在通路栓50的各上端面的多個(gè)上金屬凸點(diǎn)54，每個(gè)上和下金屬凸點(diǎn)52和54作為電極引腳。每個(gè)通路栓50由諸如銅(Cu)等合適的金屬材料制成，并且具有在10μm量級(jí)的直徑。每個(gè)下和上金屬凸點(diǎn)52和54優(yōu)選地由金(Au)制成，并且可以具有落在20μm到30μm范圍內(nèi)的直徑。下金屬凸點(diǎn)52的排列與邏輯電路芯片36的金屬凸點(diǎn)38的排列具有鏡像關(guān)系，上金屬凸點(diǎn)54的排列與存儲(chǔ)芯片42的金屬凸點(diǎn)46的排列具有鏡像關(guān)系。注意，間隔芯片44可以象下文詳細(xì)陳述的那樣從單晶硅片制得。
這樣，如圖3顯示的最佳情況，間隔芯片44能夠被貼裝在邏輯電路芯片36上，從而間隔芯片44的各下金屬凸點(diǎn)52結(jié)合到邏輯電路芯片36的金屬凸點(diǎn)38上。此外，存儲(chǔ)芯片42可以被貼裝在間隔芯片44上，從而存儲(chǔ)芯片42的各金屬凸點(diǎn)46結(jié)合到間隔芯片44的上金屬凸點(diǎn)54上，而不妨礙電線或結(jié)合線40，這是由于在邏輯電路芯片36和存儲(chǔ)芯片42之間插入了間隔芯片44。
注意，金屬凸點(diǎn)52與金屬凸點(diǎn)38的結(jié)合和金屬凸點(diǎn)46與金屬凸點(diǎn)54的結(jié)合可以使用例如超聲波壓焊工藝或熱壓焊工藝進(jìn)行。
在完成存儲(chǔ)芯片42的貼裝之后，通過(guò)使用例如傳遞模塑工藝，用諸如環(huán)氧樹脂、聚氨酯樹脂、酚醛樹脂等合適的樹脂材料密封并澆鑄邏輯電路芯片36、間隔芯片44以及存儲(chǔ)芯片42，以由此制成包圍了芯片36、42和44以及金屬凸點(diǎn)38、46、52和54的模制樹脂封56。這樣，完成了如圖3所示的COC型半導(dǎo)體封裝的制作。注意，在圖3中，模制樹脂封56以剖面圖示出。
前述的第一實(shí)施例有利地應(yīng)用于邏輯電路和存儲(chǔ)芯片36和42的每一個(gè)都制成通用芯片的情況，因?yàn)檫壿嬰娐沸酒?6和存儲(chǔ)芯片42二者能預(yù)先設(shè)計(jì)從而在邏輯電路芯片36的金屬凸點(diǎn)38的排列和存儲(chǔ)芯片42的金屬凸點(diǎn)46的排列之間建立有鏡像關(guān)系。
第二實(shí)施例參考圖5至10，下面說(shuō)明根據(jù)本發(fā)明的COC型三維半導(dǎo)體封裝的第二實(shí)施例。
為制造圖5所示的COC型三維半導(dǎo)體封裝，首先，制備矩形布線板或封裝板58。此封裝板58與前述第一實(shí)施例中使用的封裝板26基本上相同。在圖5和6中，形成封裝板58的各種元件用與圖3和4中相同的標(biāo)號(hào)表示。也就是說(shuō)，封裝板58包括板體28、形成在板體28的其中央?yún)^(qū)域的上表面上的熱擴(kuò)散層30、形成在板體28的中央?yún)^(qū)域中的多個(gè)熱沉栓32A、以及形成在板體28的包圍著其中央?yún)^(qū)域的矩形周邊區(qū)域中的多個(gè)通路栓32B，每個(gè)熱沉栓32A在其上端面整體地連接到熱擴(kuò)散層30。此外，封裝板58具有在其下端面結(jié)合到熱沉栓32A的多個(gè)金屬凸點(diǎn)34A和在其下端面結(jié)合到通路栓32B的多個(gè)金屬球34B。注意，在圖5和6中，封裝板58以剖面圖示出。
在制備封裝板58之后，制備矩形半導(dǎo)體芯片60。與前述第一實(shí)施例相似，半導(dǎo)體芯片60包含諸如ASIC/MPU等的LSI邏輯電路芯片。此外，邏輯電路芯片60可以具有落在5mm2到8mm2范圍中的矩形面積，并且可以通過(guò)使用各種公知工藝從單晶硅片制得。注意，在圖5和6中，邏輯電路芯片60以側(cè)視圖示出。
參考圖7，邏輯電路芯片60以平面視圖示出。如此圖所示，邏輯電路芯片60具有沿其上表面的周邊形成的多個(gè)電極引腳或焊盤62，以及被周邊的電極焊盤62所包圍的上表面的中央?yún)^(qū)域上形成的多個(gè)電極引腳或焊盤(在圖7中不可見)。邏輯電路芯片60具有結(jié)合在其電極焊盤上的多個(gè)金屬凸點(diǎn)64，每個(gè)金屬凸點(diǎn)64作為電極引腳。與第一實(shí)施例相似，每個(gè)金屬凸點(diǎn)64優(yōu)選地由金(Au)構(gòu)成，并且可以具有落在從20μm到30μm范圍內(nèi)的直徑。
注意，在圖7所示的例子中，通常用標(biāo)號(hào)64A所表示的一組金屬凸點(diǎn)64作為數(shù)據(jù)總線、地址總線、控制總線等的引腳；通常用標(biāo)號(hào)64B表示的一組金屬凸點(diǎn)64作為電源和地的引腳；以及通常用標(biāo)號(hào)64C表示的一組金屬凸點(diǎn)64作為輸入/輸出接口的引腳。
從圖5和6中可以明顯看出，邏輯電路芯片60貼裝于形成在封裝板58上的熱擴(kuò)散層30上。然后，將邏輯電路芯片60的每個(gè)周邊電極焊盤62通過(guò)電線或結(jié)合線66電氣連接到封裝板58的相應(yīng)通路栓32B的上端面，電線可以是諸如金線、鋁線等合適的金屬線。
此后，制備另一個(gè)矩形半導(dǎo)體芯片68和矩形間隔芯片70，通過(guò)中介物間隔芯片70使半導(dǎo)體芯片68電氣連接到邏輯電路芯片60上，如圖5所示最佳情況。與前述第一實(shí)施例相似，半導(dǎo)體芯片68是通過(guò)使用各種公知工藝從單晶硅片制得作為倒置(倒裝芯片)型的DRAM，并且其具有256M位的大容量。此外，存儲(chǔ)芯片68可以具有落在從8mm2到10mm2范圍內(nèi)的矩形面積。
參考圖8，存儲(chǔ)芯片68以平面圖示出。如此圖所示，存儲(chǔ)芯片68具有沿其上表面上的相對(duì)側(cè)形成的多個(gè)測(cè)試焊盤72，以及形成在其上表面的中心區(qū)域上的多個(gè)電極焊盤(在圖8中不可見)。存儲(chǔ)芯片68具有結(jié)合到其電極焊盤的多個(gè)金屬凸點(diǎn)74，并且每個(gè)金屬凸點(diǎn)74作為電極引腳。與第一實(shí)施例相似，每個(gè)金屬凸點(diǎn)74優(yōu)選地由金(Au)制成，并且具有落在從20μm到30μm范圍內(nèi)的直徑。
注意，測(cè)試焊盤72用于在其制作之后測(cè)試存儲(chǔ)芯片68。此外，注意，在圖8所示的例子中，通常用標(biāo)號(hào)74A所表示的一組金屬凸點(diǎn)74作為數(shù)據(jù)總線、地址總線、控制總線等的引腳；通常用標(biāo)號(hào)74B表示的一組金屬凸點(diǎn)74作為電源和地的引腳；以及通常用標(biāo)號(hào)74C表示的一組金屬凸點(diǎn)74作為輸入/輸出接口、電源和地的引腳。
與前述第一實(shí)施例相似，間隔芯片70包括矩形單晶硅襯底76，其可以具有落在從100μm到130μm范圍內(nèi)的厚度，以及落在從4mm2到6mm2范圍內(nèi)的矩形面積。此外，間隔芯片70具有形成在硅襯底76中的多個(gè)通路栓78，以及形成在硅襯底76的下表面上并且電氣連接到通路栓78的下端面的布線布局圖形80。與前述通路栓50相似，每個(gè)通路栓78由諸如銅(Cu)等合適的金屬材料制成，并且具有在10μm量級(jí)的直徑。此外，布線布局圖形80由諸如銅(Cu)、鋁(Al)等合適的金屬材料制成，并且包括多個(gè)導(dǎo)電路徑80A，每個(gè)導(dǎo)電路徑具有落在1μm到2μm范圍內(nèi)的寬度。間隔芯片70具有與通路栓78的各上端面結(jié)合的多個(gè)上金屬凸點(diǎn)82，以及合適地布置并結(jié)合在布線布局圖形80的多個(gè)下金屬凸點(diǎn)84，每個(gè)上和下金屬凸點(diǎn)82和84作為電極引腳。注意，間隔芯片70可以象下文詳細(xì)陳述的那樣從單晶硅片制得。
參考圖9，間隔芯片70以頂視圖示出。從圖8和圖9中可以明顯看出，間隔芯片70的上金屬凸點(diǎn)82布置為與存儲(chǔ)芯片68的金屬凸點(diǎn)74的排列具有鏡像關(guān)系。也就是說(shuō)，通路栓78布置為與存儲(chǔ)芯片68的金屬凸點(diǎn)74的排列具有鏡像關(guān)系。
另一方面，參考圖10，間隔芯片70以底視圖示出。從圖7和圖10中可以明顯看出，下金屬凸點(diǎn)84布置為與邏輯電路芯片60的金屬凸點(diǎn)64的排列具有鏡像關(guān)系。換句話說(shuō)，布線布局圖形80設(shè)計(jì)為獲得了邏輯電路芯片60的下金屬凸點(diǎn)64的排列和間隔芯片70的金屬凸點(diǎn)84的排列之間的鏡像關(guān)系，金屬凸點(diǎn)84通過(guò)形成布線布局圖形80的導(dǎo)電路徑80A合適地電氣連接到通路栓78的下端面。
這樣，如圖5所示的最佳情況，間隔芯片70能夠被貼裝在邏輯電路芯片60上，從而間隔芯片70的各下金屬凸點(diǎn)84結(jié)合到邏輯電路芯片60的金屬凸點(diǎn)64上。此外，存儲(chǔ)芯片68可以被貼裝在間隔芯片70上，從而存儲(chǔ)芯片68的各金屬凸點(diǎn)74結(jié)合到間隔芯片70的上金屬凸點(diǎn)82上，而不妨礙電線或結(jié)合線66，這是由于在邏輯電路芯片60和存儲(chǔ)芯片68之間插入了間隔芯片70。
在完成存儲(chǔ)芯片68的貼裝之后，通過(guò)使用例如傳遞模塑工藝，用諸如環(huán)氧樹脂、聚氨酯樹脂、酚醛樹脂等合適的樹脂材料密封并澆鑄邏輯電路芯片60、間隔芯片70以及存儲(chǔ)芯片68，以由此制成包圍了邏輯電路芯片60、間隔芯片70、存儲(chǔ)芯片68以及金屬凸點(diǎn)64、74、82和84的模制樹脂封86。這樣，完成了如圖5所示的COC型三維半導(dǎo)體封裝的制作。注意，在圖5中，模制樹脂封86以剖面圖示出。
此第二實(shí)施例有利地應(yīng)用于邏輯電路芯片60和存儲(chǔ)芯片68之一制作為專用芯片或定做芯片的情況。
特別地，例如，當(dāng)邏輯電路芯片60制作為通用芯片或定做芯片時(shí)，并且當(dāng)存儲(chǔ)芯片68制作為通用芯片時(shí)，邏輯電路芯片60的多層布線布置必須包括額外的最上布線布局層，其設(shè)計(jì)為邏輯電路芯片60的金屬凸點(diǎn)64的排列與通用存儲(chǔ)芯片68的金屬凸點(diǎn)74的排列具有鏡像關(guān)系，以由此在其間建立電氣連接。但是，在前述第二實(shí)施例中，由于間隔芯片70代替了額外的最上布線布局層，即，由于間隔芯片70能夠建立邏輯電路芯片60的金屬凸點(diǎn)64的排列和通用存儲(chǔ)芯片68的金屬凸點(diǎn)74的排列之間的電氣連接，所以能夠從邏輯電路60的多層布置中去掉額外的最上布線布局層。這樣，不僅能夠降低邏輯電路芯片60的生產(chǎn)成本，而且可以增加邏輯電路芯片60的設(shè)計(jì)自由度。
圖11示出了圖5到10所示的第二實(shí)施例的修改。注意，在圖11中，與圖5中相同的標(biāo)號(hào)表示相同的元件。
在此修改實(shí)施例中，存儲(chǔ)芯片68可以具有等于或小于邏輯電路芯片60的尺寸。也就是說(shuō)，例如，存儲(chǔ)芯片68可以制成為具有128M位容量的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器芯片。簡(jiǎn)而言之，在修改的實(shí)施例中，間隔芯片70只用于在邏輯電路芯片60的金屬凸點(diǎn)64的排列和通用存儲(chǔ)芯片68的金屬凸點(diǎn)74的排列之間建立電氣連接的目的。
第三實(shí)施例參考圖12，下面說(shuō)明根據(jù)本發(fā)明的COC型三維半導(dǎo)體封裝的第三實(shí)施例。
在此第三實(shí)施例中，COC型三維半導(dǎo)體封裝包括矩形布線板或封裝板88，其與前述第一實(shí)施例中使用的封裝板26基本上相同。注意，在圖12中，形成封裝板88的各種元件用與圖3中相同的標(biāo)號(hào)表示。此外，注意，在圖12中，封裝板88以剖面圖示出。
與上述第一和第二實(shí)施例相似，COC型半導(dǎo)體封裝包括牢固地貼裝在形成在封裝板88的封裝體28上的熱擴(kuò)散層30上的矩形半導(dǎo)體芯片或邏輯電路芯片90。邏輯電路芯片90具有沿其上表面的周邊形成的多個(gè)電極引腳或焊盤(未示出)，通過(guò)使用絲焊機(jī)，將邏輯電路芯片90的每個(gè)周邊電極焊盤用電線或結(jié)合線92電氣連接到封裝板88的相應(yīng)通路栓32B的上端面。此外，邏輯電路芯片90具有形成在其上表面上的多個(gè)電極焊盤(未示出)，并且具有分別結(jié)合在電極焊盤上的多個(gè)金屬凸點(diǎn)94，每個(gè)金屬凸點(diǎn)94作為電極引腳。注意，在圖12中，邏輯電路芯片90以側(cè)視圖示出。
與上述第一和第二實(shí)施例相似，在此第三實(shí)施例中，矩形半導(dǎo)體芯片或存儲(chǔ)芯片96通過(guò)中介物矩形間隔芯片98電氣連接到邏輯電路芯片90上。存儲(chǔ)芯片96是倒置(倒裝芯片)型的，并且通過(guò)使用各種公知工藝從單晶硅片制成具有256M位大容量的DRAM芯片。此外，間隔芯片98可以如下文詳細(xì)陳述的那樣從單晶硅片制成。注意，在圖12中，存儲(chǔ)芯片96以側(cè)視圖示出，并且間隔芯片98以剖面圖示出。
在第三實(shí)施例中，邏輯電路芯片90和存儲(chǔ)芯片96可以相互獨(dú)立地自由設(shè)計(jì)和制作。也就是說(shuō)，因?yàn)殚g隔芯片98設(shè)計(jì)為在邏輯電路芯片90和存儲(chǔ)芯片96之間建立電氣連接，所以能夠設(shè)計(jì)和制作半導(dǎo)體芯片90和98中的一個(gè)而不受另一個(gè)半導(dǎo)體芯片設(shè)計(jì)的任何限制。
特別是，存儲(chǔ)芯片96是倒置(倒裝芯片)型的，并且具有形成在其上表面上的多個(gè)電極焊盤(未示出)。存儲(chǔ)芯片96具有結(jié)合到形成在其上表面上的電極焊盤上的多個(gè)金屬凸點(diǎn)100，并且每個(gè)金屬凸點(diǎn)100作為電極引腳。
另一方面，間隔芯片98包括矩形單晶硅襯底102，形成在硅襯底102中的多個(gè)通路栓104，形成在硅襯底102的下表面上并且電氣連接到通路栓104的下端面的下布線布局圖形106，以及形成在硅襯底102的上表面上并電氣連接到通路栓104的上端面的上布線布局圖形108。間隔芯片98具有多個(gè)下金屬凸點(diǎn)110，其合適地布置并結(jié)合在下布線布局圖形106上從而下金屬凸點(diǎn)110的排列與邏輯電路芯片90的金屬凸點(diǎn)94的排列具有鏡像關(guān)系。此外間隔芯片98具有多個(gè)上金屬凸點(diǎn)112，其合適地布置并結(jié)合在上布線布局圖形108上從而上金屬凸點(diǎn)112的排列與存儲(chǔ)芯片96的金屬凸點(diǎn)100的排列具有鏡像關(guān)系。注意，金屬凸點(diǎn)110和112的每個(gè)作為電極引腳。
這樣，如圖12所示，間隔芯片98可以貼裝在邏輯電路芯片90上，從而間隔芯片98的各下金屬凸點(diǎn)110結(jié)合到邏輯電路芯片90的金屬凸點(diǎn)94上。此外，存儲(chǔ)芯片96可以貼裝在間隔芯片98上從而存儲(chǔ)芯片96的各金屬凸點(diǎn)100結(jié)合到間隔芯片98的上金屬凸點(diǎn)112上。
在完成存儲(chǔ)芯片96的貼裝之后，通過(guò)使用例如傳遞模塑工藝，用諸如環(huán)氧樹脂、聚氨酯樹脂、酚醛樹脂等合適的樹脂材料密封并澆鑄邏輯電路芯片90、間隔芯片98以及存儲(chǔ)芯片96，以由此制成包圍了芯片90、96和98以及金屬凸點(diǎn)94、100、110和112的模制樹脂封114。這樣，完成了如圖12所示的COC型三維半導(dǎo)體封裝的制作。注意，在圖12中，模制樹脂封114以剖面圖示出。
第四實(shí)施例參考圖13和14，下面說(shuō)明根據(jù)本發(fā)明的COC型三維半導(dǎo)體封裝的第四實(shí)施例。
在此第四實(shí)施例中，COC型三維半導(dǎo)體封裝包括矩形布線板或封裝板116，其與前述第一實(shí)施例中使用的封裝板26基本上相同。注意，在圖13中，形成封裝板116的各種元件用與圖3中相同的標(biāo)號(hào)表示。此外，注意，在圖13中，封裝板116以剖面圖示出。
與上述第一、第二和第三實(shí)施例相似，COC型半導(dǎo)體封裝包括牢固地貼裝在形成在封裝板116的封裝體28上的熱擴(kuò)散層30上的矩形半導(dǎo)體芯片或邏輯電路芯片118。邏輯電路芯片118具有沿其上表面的周邊形成的多個(gè)電極引腳或焊盤(未示出)，通過(guò)使用絲焊機(jī)，將邏輯電路芯片118的每個(gè)周邊電極焊盤用電線或結(jié)合線120電氣連接到封裝板118的相應(yīng)通路栓32B的上端面。此外，邏輯電路芯片118具有形成在其上表面上的多個(gè)電極焊盤(未示出)，并且具有分別結(jié)合在電極焊盤上的多個(gè)金屬凸點(diǎn)122，每個(gè)金屬凸點(diǎn)122作為電極引腳。注意，在圖13和14中，邏輯電路芯片118以側(cè)視圖示出。
與上述第一、第二和第三實(shí)施例相似，在此第四實(shí)施例中，矩形半導(dǎo)體芯片或存儲(chǔ)芯片124通過(guò)中介物矩形間隔芯片126電氣連接到邏輯電路芯片118上。存儲(chǔ)芯片124是倒置(倒裝芯片)型的，并且通過(guò)使用各種公知工藝從單晶硅片制成具有256M位大容量的DRAM芯片。此外，間隔芯片可以如下文詳細(xì)陳述的那樣制作。注意，在圖13和14中，存儲(chǔ)芯片124以側(cè)視圖示出，并且間隔芯片126以剖面圖示出。
特別是，存儲(chǔ)芯片124具有形成在其上表面上的多個(gè)電極焊盤(未示出)，并且具有結(jié)合到形成在其上表面上的電極焊盤上的多個(gè)金屬凸點(diǎn)128，并且每個(gè)金屬凸點(diǎn)128作為電極引腳。
另一方面，間隔芯片126包括矩形單晶硅襯底130，形成在硅襯底130中的多個(gè)通路栓132A，形成在硅襯底130中的多個(gè)通路栓132B，以及形成在硅襯底130的下表面上并且電氣連接到通路栓132A的下端面的下布線布局圖形134，如圖14的最佳情況。此外，間隔芯片126具有合適地結(jié)合在下布線布局圖形134上的多個(gè)下金屬凸點(diǎn)136A，和合適地結(jié)合在通路栓132B的各下端面上的多個(gè)下金屬凸點(diǎn)136B，結(jié)合到通路栓132A的各上端面上的多個(gè)上金屬凸點(diǎn)138A，以及結(jié)合到通路栓132B的各上端面上的多個(gè)上金屬凸點(diǎn)138B，如圖14的最佳情況。注意，每個(gè)金屬凸點(diǎn)138A、138B、136A和136B作為電極引腳。
與上述第一、第二和第三實(shí)施例相似，在邏輯電路芯片118的金屬凸點(diǎn)122的排列和間隔芯片126的下金屬凸點(diǎn)136A和136B的排列之間具有鏡像關(guān)系，并且在存儲(chǔ)芯片124的金屬凸點(diǎn)128的排列和間隔芯片126的上金屬凸點(diǎn)138A和138B的排列之間具有鏡像關(guān)系。
這樣，如圖13和14所示，間隔芯片126可以貼裝在邏輯電路芯片118上，從而間隔芯片126的各下金屬凸點(diǎn)136A和136B結(jié)合到邏輯電路芯片118的金屬凸點(diǎn)122上。此外，存儲(chǔ)芯片124可以貼裝在間隔芯片126上，從而存儲(chǔ)芯片124的各金屬凸點(diǎn)128結(jié)合到間隔芯片126的上金屬凸點(diǎn)138A和138B上。
在完成存儲(chǔ)芯片124的貼裝之后，通過(guò)使用例如傳遞模塑工藝，用諸如環(huán)氧樹脂、聚氨酯樹脂、酚醛樹脂等合適的樹脂材料密封并澆鑄邏輯電路芯片118、間隔芯片126以及存儲(chǔ)芯片124，以由此制成包圍了芯片118、124和126以及金屬凸點(diǎn)122、128、136A、136B、138A和138B的模制樹脂封140。這樣，完成了如圖13和14所示的COC型三維半導(dǎo)體封裝的制作。注意，在圖13和14中，模制樹脂封140以剖面圖示出。
從前述可以明顯看出，第四實(shí)施例的特征是下金屬凸點(diǎn)136A通過(guò)中介物下布線布局圖形134結(jié)合到通路栓132A的下端面，而下金屬凸點(diǎn)136B直接結(jié)合到通路栓132B的各下端面。換句話說(shuō)，根據(jù)本發(fā)明，能夠設(shè)計(jì)間隔芯片126，從而使下金屬凸點(diǎn)136A和136B的一部分136B與邏輯電路芯片118的一部分金屬凸點(diǎn)122具有鏡像關(guān)系。
對(duì)于間隔芯片126的上金屬凸點(diǎn)138A和138B相同的情況也成立。也就是說(shuō)，在圖13和14所示的第四實(shí)施例中，盡管上金屬凸點(diǎn)138A和138B布置為與存儲(chǔ)芯片124的金屬凸點(diǎn)128的排列具有鏡像關(guān)系，但是如果有必要，一部分上金屬凸點(diǎn)138A和138B可以通過(guò)形成在間隔芯片126的上表面上的上布線布局圖形中介物電氣連接到一部分通路栓132A和132B上，以由此在其間建立鏡像關(guān)系。
在第一、第二、第三和第四實(shí)施例中，盡管存儲(chǔ)芯片42、68、96、124制作為DRAM芯片，但是也可以是另一種存儲(chǔ)芯片，例如靜態(tài)隨機(jī)存儲(chǔ)(SRAM)芯片、閃存芯片等。
第五實(shí)施例參考圖15和16，下面說(shuō)明根據(jù)本發(fā)明的COC型三維半導(dǎo)體封裝的第五實(shí)施例。
在此第五實(shí)施例中，COC型三維半導(dǎo)體封裝包括矩形布線板或封裝板142，其與前述第一實(shí)施例中使用的封裝板26基本上相同。注意，在圖15中，形成封裝板142的各種元件用與圖3中相同的標(biāo)號(hào)表示。此外，注意，在圖15中，封裝板142以剖面圖示出。
與上述第一、第二、第三和第四實(shí)施例相似，COC型半導(dǎo)體封裝包括牢固地貼裝在形成在封裝板142的封裝體28上的熱擴(kuò)散層30上的矩形半導(dǎo)體芯片或邏輯電路芯片144。邏輯電路芯片144具有沿其上表面的周邊形成的多個(gè)電極引腳或焊盤(未示出)，通過(guò)使用絲焊機(jī)，將邏輯電路芯片144的每個(gè)周邊電極焊盤用電線或結(jié)合線146電氣連接到封裝板142的相應(yīng)通路栓32B的上端面。此外，邏輯電路芯片144具有形成在其上表面上的多個(gè)電極焊盤(未示出)，并且具有分別結(jié)合在電極焊盤上的多個(gè)金屬凸點(diǎn)148，每個(gè)金屬凸點(diǎn)148作為電極引腳。注意，在圖15和16中，邏輯電路芯片144以側(cè)視圖示出。
在第五實(shí)施例中，COC型半導(dǎo)體封裝包括四個(gè)矩形半導(dǎo)體芯片第一、第二、第三和第四半導(dǎo)體芯片150A、150B、150C和150D，每個(gè)半導(dǎo)體芯片可以包含LSI存儲(chǔ)芯片。存儲(chǔ)芯片150A、150B、150C和150D通過(guò)中介物矩形間隔芯片152電氣連接到邏輯電路芯片144。注意，在圖15和16中，每個(gè)第一、第二、第三和第四半導(dǎo)體芯片150A、150B、150C和150D以側(cè)視圖示出，并且間隔芯片152以剖面圖示出。
特別地，如圖15和16所示，每個(gè)第一、第二和第三半導(dǎo)體芯片150A、150B、150C具有形成在其下表面上的多個(gè)下電極焊盤(未示出)，以及形成在其上表面上的多個(gè)上電極焊盤(未示出)、并且具有結(jié)合到其各下電極上的多個(gè)下金屬凸點(diǎn)154A、154B、154C和結(jié)合到其各上電極上的多個(gè)上金屬凸點(diǎn)156A、156B、156C，每個(gè)金屬凸點(diǎn)154A、154B、154C、156A、156B和156C作為電極引腳。第四存儲(chǔ)芯片150D是倒置(倒裝芯片)型的，并且具有形成在其上表面上的多個(gè)電極焊盤(未示出)。第四存儲(chǔ)芯片150D具有結(jié)合到形成在其上表面上的電極焊盤的多個(gè)金屬凸點(diǎn)154D，并且每個(gè)金屬凸點(diǎn)154D作為電極引腳。
另一方面，間隔芯片152包括矩形單晶硅襯底158，形成在硅襯底158中的多個(gè)通路栓160A，形成在硅襯底158中的多個(gè)通路栓160B，以及形成在硅襯底158的下表面上并且電氣連接到通路栓160A的下端面的下布線布局圖形162，如圖16的最佳情況。此外，間隔芯片152具有合適地結(jié)合在下布線布局圖形162上的多個(gè)下金屬凸點(diǎn)164A，合適地結(jié)合在通路栓160B的各下端面上的多個(gè)下金屬凸點(diǎn)164B，結(jié)合到通路栓160A的各上端面上的多個(gè)上金屬凸點(diǎn)166A，以及結(jié)合到通路栓160B的各上端面上的多個(gè)上金屬凸點(diǎn)166B，如圖16的最佳情況。注意，每個(gè)金屬凸點(diǎn)164A、164B、166A和166B作為電極引腳。
間隔芯片152的下金屬凸點(diǎn)164A和164B的排列與邏輯電路芯片144的金屬凸點(diǎn)148的排列具有鏡像關(guān)系，由此間隔芯片152可以貼裝在邏輯電路芯片144上，從而間隔芯片152的各下金屬凸點(diǎn)164A和164B結(jié)合到邏輯電路芯片144的金屬凸點(diǎn)148上，如圖15和16所示。此外，間隔芯片152的上金屬凸點(diǎn)166A和166B的排列與第一存儲(chǔ)芯片150A的下金屬凸點(diǎn)154A的排列具有鏡像關(guān)系，由此第一存儲(chǔ)芯片150A可以貼裝在間隔芯片152上，從而第一存儲(chǔ)芯片150A的各下金屬凸點(diǎn)154A結(jié)合到間隔芯片152的上金屬凸點(diǎn)166A和166B，如圖15和16所示。
進(jìn)而，由于第二存儲(chǔ)芯片150B的下金屬凸點(diǎn)154B的排列與第一存儲(chǔ)芯片150A的上金屬凸點(diǎn)156A的排列具有鏡像關(guān)系，所以第二存儲(chǔ)芯片150B可以貼裝在第一存儲(chǔ)芯片150A上，從而第二存儲(chǔ)芯片150B的各下金屬凸點(diǎn)154B結(jié)合到第一存儲(chǔ)芯片150A的上金屬凸點(diǎn)156A。相似的，由于第三存儲(chǔ)芯片150C的下金屬凸點(diǎn)154C的排列與第二存儲(chǔ)芯片150B的上金屬凸點(diǎn)156B的排列具有鏡像關(guān)系，所以第三存儲(chǔ)芯片150C可以貼裝在第二存儲(chǔ)芯片150B上，從而第三存儲(chǔ)芯片150C的各下金屬凸點(diǎn)154C結(jié)合到第二存儲(chǔ)芯片150B的上金屬凸點(diǎn)156B。
進(jìn)而，由于第四存儲(chǔ)芯片150D的下金屬凸點(diǎn)154D的排列與第三存儲(chǔ)芯片150C的上金屬凸點(diǎn)156C的排列具有鏡像關(guān)系，所以第四存儲(chǔ)芯片150D可以以倒置方式貼裝在第三存儲(chǔ)芯片150C上，從而第四存儲(chǔ)芯片150D的各金屬凸點(diǎn)154D結(jié)合到第三存儲(chǔ)芯片150C的上金屬凸點(diǎn)156C。
在完成第四存儲(chǔ)芯片150D的貼裝之后，通過(guò)使用例如傳遞模塑工藝，用諸如環(huán)氧樹脂、聚氨酯樹脂、酚醛樹脂等合適的樹脂材料密封并澆鑄邏輯電路芯片144、間隔芯片152以及存儲(chǔ)芯片150A到150D，以由此制成包圍了芯片144、150A到150D、152以及金屬凸點(diǎn)148、154A、164A、164B、166A和166B的模制樹脂封168。這樣，完成了如圖15和16所示的COC型三維半導(dǎo)體封裝的制作。注意，在圖15和16中，模制樹脂封168以剖面圖示出。
在第五實(shí)施例中，所有存儲(chǔ)芯片150A到150D可以是相同種類的存儲(chǔ)芯片。例如，從存儲(chǔ)芯片150A到150D的每個(gè)都可以制成為DRAM芯片?？梢赃x擇的，存儲(chǔ)芯片150A到150D中的任何一個(gè)可以是另一種類型的存儲(chǔ)芯片，例如SRAM芯片，閃存芯片等。此外，存儲(chǔ)芯片150A到150D中的任何一個(gè)可以用其可構(gòu)造為與邏輯電路芯片144共同工作的邏輯電路芯片代替。
第六實(shí)施例參考圖17和18，下面說(shuō)明根據(jù)本發(fā)明的COC型三維半導(dǎo)體封裝的第六實(shí)施例。
在此第六實(shí)施例中，COC型三維半導(dǎo)體封裝包括矩形布線板或封裝板170，其與前述第一實(shí)施例中使用的封裝板26基本上相同。注意，在圖17中，形成封裝板170的各種元件用與圖3中相同的標(biāo)號(hào)表示。此外，注意，在圖17中，封裝板170以剖面圖示出。
與上述第一、第二、第三、第四和第五實(shí)施例相似，COC型半導(dǎo)體封裝包括牢固地貼裝在形成在封裝板170的封裝體28上的熱擴(kuò)散層30上的矩形半導(dǎo)體芯片或邏輯電路芯片172。邏輯電路芯片172具有沿其上表面的周邊形成的多個(gè)電極引腳或焊盤(未示出)，通過(guò)使用絲焊機(jī)，將邏輯電路芯片172的每個(gè)周邊電極焊盤用電線或結(jié)合線174電氣連接到封裝板170的相應(yīng)通路栓32B的上端面。此外，邏輯電路芯片172具有形成在其上表面上的多個(gè)電極焊盤(未示出)，并且具有分別結(jié)合在電極焊盤上的多個(gè)金屬凸點(diǎn)176，每個(gè)金屬凸點(diǎn)176作為電極引腳。注意，在圖17和18中，邏輯電路芯片172以側(cè)視圖示出。
在第六實(shí)施例中，COC型半導(dǎo)體封裝包括第一、第二、第三和第四半導(dǎo)體芯片或LSI存儲(chǔ)芯片178A、178B、178C和178D，以及連接在其間的第一和第二矩形間隔芯片180A和180B。也就是說(shuō)，第一和第二存儲(chǔ)芯片178A和178B通過(guò)中介物第一間隔芯片180A電氣連接到邏輯電路172，第三和第四存儲(chǔ)芯片178C和178D依次通過(guò)中介物第二間隔芯片180B、第二和第一存儲(chǔ)芯片178B和178A、第一間隔芯片180A電氣連接到邏輯電路172。注意，在圖17和18中，每個(gè)第一、第二、第三和第四存儲(chǔ)芯片178A、178B、178C和178D以側(cè)視圖示出，并且每個(gè)第一和第二間隔芯片180A和180B以剖面圖示出。
特別地，如圖17和18所示，每個(gè)第一、第二和第三存儲(chǔ)芯片178A、178B和178C具有形成在其下表面上的多個(gè)下電極焊盤(未示出)，以及形成在其上表面上的多個(gè)上電極焊盤(未示出)、并且具有結(jié)合到其各下電極上的多個(gè)下金屬凸點(diǎn)182A、182B、182C和結(jié)合到其各上電極上的多個(gè)上金屬凸點(diǎn)184A、184B、184C，每個(gè)金屬凸點(diǎn)182A、182B、182C、184A、184B、184C作為電極引腳。第四存儲(chǔ)芯片178D是倒置(倒裝芯片)型的，并且具有形成在其上表面上的多個(gè)電極焊盤(未示出)。第四存儲(chǔ)芯片178D具有結(jié)合到形成在其上表面上的電極焊盤的多個(gè)金屬凸點(diǎn)182D，并且每個(gè)金屬凸點(diǎn)182D作為電極引腳。
另一方面，第一間隔芯片180A包括矩形單晶硅襯底186，形成在硅襯底186中的多個(gè)通路栓188A，形成在硅襯底186中的多個(gè)通路栓188B，以及形成在硅襯底186的下表面上并且電氣連接到通路栓188A的下端面的下布線布局圖形190，如圖18的最佳情況。此外，第一間隔芯片180A具有合適地結(jié)合在下布線布局圖形190上的多個(gè)下金屬凸點(diǎn)192A，結(jié)合在通路栓188B的各下端面上的多個(gè)下金屬凸點(diǎn)192B，結(jié)合到通路栓188A的各上端面上的多個(gè)上金屬凸點(diǎn)194A，以及結(jié)合到通路栓188B的各上端面上的多個(gè)上金屬凸點(diǎn)194B，如圖18的最佳情況。注意，每個(gè)金屬凸點(diǎn)192A、192B、194A和194B作為電極引腳。
第二間隔芯片180B包含矩形單晶硅襯底196、形成在硅襯底196中的多個(gè)通路栓198A，形成在硅襯底196中的多個(gè)通路栓198B，以及形成在硅襯底196的上表面上并且電氣連接到通路栓198A的上端面的上布線布局圖形200，如圖18的最佳情況。此外，第二間隔芯片180B具有合適地結(jié)合在各通路栓198A的各下端面的多個(gè)下金屬凸點(diǎn)202A、結(jié)合在各通路栓198B的各下端面的多個(gè)下金屬凸點(diǎn)202B、合適地結(jié)合在上布線布局圖形200上的多個(gè)上金屬凸點(diǎn)204A、以及結(jié)合在通路栓198B的各上端面上的多個(gè)上金屬凸點(diǎn)204B，如圖18的最佳情況。注意，每個(gè)金屬凸點(diǎn)202A、202B、204A和204B作為電極引腳。
第一間隔芯片180A的下金屬凸點(diǎn)192A和192B的排列與邏輯電路芯片172的金屬凸點(diǎn)176的排列具有鏡像關(guān)系，由此第一間隔芯片180A可以貼裝在邏輯電路芯片172上，從而第一間隔芯片180A的各下金屬凸點(diǎn)192A和192B結(jié)合到邏輯電路芯片172的金屬凸點(diǎn)176上，如圖17和18所示。此外，第一間隔芯片180A的上金屬凸點(diǎn)194A和194B的排列與第一存儲(chǔ)芯片178A的下金屬凸點(diǎn)182A的排列具有鏡像關(guān)系，由此第一存儲(chǔ)芯片178A可以貼裝在第一間隔芯片180A上，從而第一存儲(chǔ)芯片178A的各下金屬凸點(diǎn)182A結(jié)合到第一間隔芯片180A的上金屬凸點(diǎn)194A和194B，如圖17和18所示。進(jìn)而，由于第二存儲(chǔ)芯片178B的下金屬凸點(diǎn)182B的排列與第一存儲(chǔ)芯片178A的上金屬凸點(diǎn)184A的排列具有鏡像關(guān)系，所以第二存儲(chǔ)芯片178B可以貼裝在第一存儲(chǔ)芯片178A上，從而第二存儲(chǔ)芯片178B的各下金屬凸點(diǎn)182B結(jié)合到第一存儲(chǔ)芯片178A的上金屬凸點(diǎn)184A。
第二間隔芯片180B的下金屬凸點(diǎn)202A和202B的排列與第二存儲(chǔ)芯片178B的上金屬凸點(diǎn)184B的排列具有鏡像關(guān)系，由此第二間隔芯片180B可以貼裝在第二存儲(chǔ)芯片178B上，從而第二間隔芯片180B的各下金屬凸點(diǎn)202A和202B結(jié)合到第二存儲(chǔ)芯片178B的金屬凸點(diǎn)184B上，如圖17和18所示。此外，第二間隔芯片180B的上金屬凸點(diǎn)204A和204B的排列與第三存儲(chǔ)芯片178C的下金屬凸點(diǎn)182C的排列具有鏡像關(guān)系，由此第三存儲(chǔ)芯片178C可以貼裝在第二間隔芯片180B上，從而第三存儲(chǔ)芯片178C的各下金屬凸點(diǎn)182C結(jié)合到第二間隔芯片180B的上金屬凸點(diǎn)204A和204B，如圖17和18所示。進(jìn)而，由于第四存儲(chǔ)芯片178D的金屬凸點(diǎn)182D的排列與第三存儲(chǔ)芯片178C的上金屬凸點(diǎn)184C的排列具有鏡像關(guān)系，所以第四存儲(chǔ)芯片178D可以以倒裝方式貼裝在第三存儲(chǔ)芯片178C上，從而第四存儲(chǔ)芯片178D的下金屬凸點(diǎn)182D結(jié)合到第三存儲(chǔ)芯片178C的上金屬凸點(diǎn)184C。
在完成第四存儲(chǔ)芯片178D的貼裝之后，通過(guò)使用例如傳遞模塑工藝，用諸如環(huán)氧樹脂、聚氨酯樹脂、酚醛樹脂等合適的樹脂材料密封并澆鑄邏輯電路芯片172、第一間隔芯片180A、第一和第二存儲(chǔ)芯片178A和178B、第二間隔芯片180B、以及第三和第四存儲(chǔ)芯片178C和178D，以由此制成包圍了芯片172、178A到178D、180A和180B以及金屬凸點(diǎn)176、182A到182D、184A到184C、192A、192B、194A、194B、202A、202B、204A和204B的模制樹脂封206。這樣，完成了如圖17和18所示的COC型三維半導(dǎo)體封裝的制作。注意，在圖17和18中，模制樹脂封206以剖面圖示出。
在第六實(shí)施例中，第三存儲(chǔ)芯片178C可以被制成專用芯片或定做芯片，并且第二間隔芯片180B可以只用于建立第二存儲(chǔ)芯片178B的上金屬凸點(diǎn)184B的排列和第三存儲(chǔ)芯片178C的下金屬凸點(diǎn)182C的排列之間的電氣連接。
與上述第五實(shí)施例相似，在第六實(shí)施例中，所有存儲(chǔ)芯片178A到178D可以是相同種類的存儲(chǔ)芯片。例如，從存儲(chǔ)芯片178A到178D的每個(gè)都可以制成為DRAM芯片?？梢赃x擇的，存儲(chǔ)芯片178A到178D中的任何一個(gè)可以是另一種類型的存儲(chǔ)芯片，象SRAM芯片，閃存芯片等。此外，存儲(chǔ)芯片178A到178D中的任何一個(gè)可以用其可構(gòu)造為與邏輯電路芯片172共同工作的邏輯電路芯片代替。
在所有的上述實(shí)施例中，當(dāng)一個(gè)芯片貼裝在另一個(gè)芯片上時(shí)，在一個(gè)芯片上的金屬凸點(diǎn)電氣結(jié)合到另一個(gè)芯片上的相對(duì)的金屬凸點(diǎn)。但是，如果有必要，相對(duì)金屬凸點(diǎn)可以從另一個(gè)芯片上省略。
特別地，例如，在圖3和4中所示的第一實(shí)施例中，能夠省略間隔芯片44的通路栓50的下表面的下金屬凸點(diǎn)52。在這種情況下，通路栓52的每個(gè)下端面作為電極引腳，并且進(jìn)行在邏輯電路芯片36上貼裝間隔芯片44從而通路栓50的各下端面直接結(jié)合在邏輯電路芯片36的金屬凸點(diǎn)38。另一方面，在從形成在邏輯電路芯片36上的電極焊盤上省略金屬凸點(diǎn)38的情況下，邏輯電路芯片36的每個(gè)電極焊盤作為電極引腳，并且進(jìn)行在邏輯電路芯片36上貼裝間隔芯片44，從而間隔芯片44的各下金屬凸點(diǎn)52直接結(jié)合到形成在邏輯電路芯片36上的電極焊盤。注意，對(duì)于在間隔芯片44上貼裝存儲(chǔ)芯片42也有相同的情況。注意，對(duì)于第二、第三、第四、第五和第六實(shí)施例也有相同的情況。
此外，在所有上述實(shí)施例中，由于每個(gè)邏輯電路芯片、間隔芯片和存儲(chǔ)芯片是由單晶硅片制得，因此能夠極大降低由于芯片之間熱膨脹的差異而在COC型三維半導(dǎo)體封裝中產(chǎn)生的熱應(yīng)力。
制造方法的第一實(shí)施例接下來(lái)，參考圖19A到19G，下面說(shuō)明可以用在圖3和4所示的COC型半導(dǎo)體封裝的上述第一實(shí)施例中的用于制造多個(gè)間隔芯片的制造方法的第一實(shí)施例。
首先，如圖19A所示，制備單晶硅片208，其上表面被分成多個(gè)矩形芯片區(qū)域，并且通過(guò)光刻工藝和濕法或干法蝕刻工藝在硅片208上的每個(gè)芯片區(qū)域中形成多個(gè)孔210。例如，硅片208具有落在700μm到750μm范圍內(nèi)的厚度。此外，每個(gè)孔可以具有落在120μm到130μm范圍內(nèi)的深度，并且直徑在10μm量級(jí)。當(dāng)然，注意，每個(gè)孔210形成的位置對(duì)應(yīng)于要在每個(gè)芯片區(qū)域中要形成通路栓的位置。
在完成了孔210的形成之后，硅片208經(jīng)過(guò)熱氧化工藝，該工藝中在硅片208的上表面上形成二氧化硅層212，其包括限定孔210的內(nèi)壁表面部分，如圖19B所示。也就是說(shuō)，硅片208的上表面重新形成為二氧化硅層212。
在完成了二氧化硅層212的形成之后，硅片208經(jīng)過(guò)濺射工藝，在該工藝中在二氧化硅層212上形成了阻擋金屬層214，如圖19C所示。注意阻擋金屬層214可以由合適的金屬材料制成，諸如鈦(Ti)、氮化鈦(TiN)、鉭(Ta)、氮化鉭(TaN)等。
在完成了阻擋金屬層214的形成之后，在阻擋金屬層214上形成銅(Cu)層216從而所有的孔210被銅(Cu)填充，如圖19D所示。具體地，首先，使用濺射工藝，在阻擋金屬層214上形成銅(Cu)籽晶(seed)層，然后通過(guò)使用電鍍工藝進(jìn)行Cu層216的形成，在電鍍工藝中Cu籽晶層作為陰極電極。接著，Cu層216經(jīng)過(guò)用于結(jié)晶化的退火工藝。
在完成退火工藝之后，晶片208經(jīng)過(guò)化學(xué)機(jī)械拋光(CMP)工藝，在該工藝中，Cu層216和阻擋金屬層214都被化學(xué)和機(jī)械地拋光以便使多余的金屬(Cu和例如Ti)從其上去除，如圖19E所示，以由此在硅片208上的每個(gè)芯片區(qū)域中形成多個(gè)通路栓218，通過(guò)栓218的上端面暴露在外面。
在完成CMP工藝之后，硅片208經(jīng)過(guò)研磨工藝，在該工藝中硅片208的下表面被研磨，直到通路栓218的下端面暴露在外面，如圖19F所示。注意，在研磨工藝完成時(shí)，硅片208可以具有落在120μm到130μm范圍內(nèi)的厚度。
在完成研磨工藝后，如圖19G所示，在硅片208的上表面上形成上鈍化層220作為保護(hù)絕緣層，從而通路栓218的上端面暴露在外面。相似的，在硅片208的下表面上形成上鈍化層222作為保護(hù)絕緣層，從而通路栓218的下端面暴露在外面。然后，多個(gè)上金屬凸點(diǎn)224結(jié)合到通路栓218的上端面，多個(gè)下金屬凸點(diǎn)226結(jié)合到通路栓218的下端面。優(yōu)選地，每個(gè)金屬凸點(diǎn)224和226由金構(gòu)成，并且具有落在在20μm到30μm范圍內(nèi)的直徑。使用電鍍工藝，金屬凸點(diǎn)224和226可以形成在通路栓218的上和下端面上。注意，在CMP工藝完成之后(圖19E)，如果有必要，可以進(jìn)行上鈍化層220的形成。
此后，硅片208經(jīng)過(guò)劃片工藝，在該工藝中，在硅片208上限定的芯片區(qū)域被彼此分離，從而制成了間隔芯片，它可以用在圖3和4所示的COC型半導(dǎo)體封裝的上述第一實(shí)施例中。
制作方法的第二實(shí)施例接著，參考圖20A到20C，下面說(shuō)明可以用在圖5到10所示的COC型半導(dǎo)體封裝的第二實(shí)施例中的用于制造多個(gè)間隔芯片的制造方法的第二實(shí)施例。
注意，第二實(shí)施例的第一、第二、第三和第四典型步驟與圖19A到19D所示的第一實(shí)施例的第一、第二、第三和第四典型步驟基本相同。在圖20A中，與圖19D相同的標(biāo)號(hào)表示相同的特征。
在第二實(shí)施例中，在完成Cu層216的退火工藝之后(圖19D)，通過(guò)使用光刻工藝和濕法或干法蝕刻工藝對(duì)Cu層216和阻擋金屬層214進(jìn)行構(gòu)圖，以由此在硅片208上形成布線布局圖形228，如圖20A所示。注意，填充每個(gè)孔210的Cu材料作為通路栓230被保留。盡管在圖20A中不可見，但布線布局圖形228包括多個(gè)導(dǎo)電路徑，每個(gè)導(dǎo)電路徑從相應(yīng)的通路栓230的上端延伸。如在圖5到10所示的COC型半導(dǎo)體封裝的第二實(shí)施例的描述中所說(shuō)明的，每個(gè)導(dǎo)電路徑具有落在從1μm到2μm范圍的寬度。
在完成了布線布局圖形228的形成之后，硅片208經(jīng)過(guò)研磨工藝，在該工藝中，硅片208在其下表面被研磨直到通路栓230的下端面暴露在外面，如圖20B所示。注意，在研磨工藝完成時(shí)，硅片208可以具有落在120μm到130μm范圍內(nèi)的厚度。
在完成研磨工藝后，如圖20C所示，在硅片208的上表面上形成上鈍化層232作為保護(hù)絕緣層，從而布線布局圖形228的局部區(qū)域(未示出)暴露在外面。另一方面，在硅片208的下表面上形成下鈍化層234作為保護(hù)絕緣層，從而通路栓230的下端面暴露在外面。然后，多個(gè)上金屬凸點(diǎn)(未示出)被結(jié)合到布線布局圖形228的暴露的局部區(qū)域，并且多個(gè)下金屬凸點(diǎn)236結(jié)合到通路栓230的下端面。
此后，硅片208經(jīng)過(guò)劃片工藝，在該工藝中，在硅片208上限定的芯片區(qū)域被彼此分離，從而制成了間隔芯片，它可以用在圖5到10所示的COC型半導(dǎo)體封裝的第二實(shí)施例中。
在根據(jù)本發(fā)明的制造方法的第二實(shí)施例中，如果有必要，可以在布線布局圖形228上形成至少一個(gè)額外的布線布局層。這是因?yàn)榭赡苡羞@樣的情況，即通過(guò)僅使用布線布局圖形228，難于或不可能建立與連接到相關(guān)間隔芯片的LSI芯片的電氣連接。也就是說(shuō)，根據(jù)本發(fā)明，間隔芯片可以具有用于建立電氣連接的多層布線布置。
制造方法的第三實(shí)施例接下來(lái)，參考圖21A到21D，下面說(shuō)明可以用在圖12中所示的COC型半導(dǎo)體封裝的第三實(shí)施例中的用于制造多個(gè)間隔芯片的制造方法的第三實(shí)施例。
注意，第三實(shí)施例的第一、第二、第三和第四典型步驟與圖19A到19D所示的第一實(shí)施例的第一、第二、第三和第四典型步驟基本相同，并且第三實(shí)施例的第四和第五典型步驟與圖20A和20B所示的第二實(shí)施例的第四和第五步驟基本相同。在圖21A中，與圖20B相同的標(biāo)號(hào)表示相同的特征。
在第三實(shí)施例中，在完成研磨工藝后(圖20B)，硅片208經(jīng)過(guò)熱氧化工藝，在該工藝中在硅片208的被研磨的下表面上形成二氧化硅層238，如圖21A所示。也就是說(shuō)，硅片208的被研磨的下表面重新形成為二氧化硅層238。
在完成了二氧化硅層238的形成之后，硅片208經(jīng)過(guò)濺射工藝，在該工藝中在二氧化硅層238上形成了阻擋金屬層240，如圖21B所示。接著，在阻擋金屬層240上形成銅(Cu)層242，如圖21B所示。具體的，首先，使用濺射工藝，在阻擋金屬層240上形成銅(Cu)籽晶層，然后通過(guò)使用電鍍工藝進(jìn)行Cu層242的形成，在電鍍工藝中Cu籽晶層作為陰極電極。然后，Cu層242經(jīng)過(guò)用于結(jié)晶化的退火工藝。在完成退火工藝之后，晶片208經(jīng)過(guò)CMP工藝，在該工藝中，Cu層242被化學(xué)和機(jī)械地拋光以由此使Cu層242的表面平坦。
在完成CMP工藝之后，通過(guò)使用光刻工藝和濕法或干法蝕刻工藝構(gòu)圖Cu層242和阻擋金屬層240，以由此在硅片208的下表面上形成布線布局圖形246，如圖21C所示。盡管在圖21C中不可見，但是布線布局圖形246包括多個(gè)導(dǎo)電路徑，每個(gè)導(dǎo)電路徑從相應(yīng)的通路栓230的上端延伸，每個(gè)導(dǎo)電路徑具有落在1μm到2μm范圍內(nèi)的寬度。
在完成了布線布局圖形246的形成之后，如圖21D所示，在硅片208的上表面上形成上鈍化層248作為保護(hù)絕緣層，從而布線布局圖形228的局部區(qū)域(未示出)暴露在外面。相似的，在硅片208的下表面上形成下鈍化層250作為保護(hù)絕緣層，從而布線布局圖形246的局部區(qū)域(未示出)暴露在外面。然后，多個(gè)上金屬凸點(diǎn)(未示出)結(jié)合到布線布局圖形228的暴露的局部區(qū)域，多個(gè)下金屬凸點(diǎn)(未示出)結(jié)合到布線布局圖形250的暴露的局部區(qū)域。
此后，硅片208經(jīng)過(guò)劃片工藝，在該工藝中，在硅片208上限定的芯片區(qū)域被彼此分離，從而制成了間隔芯片，它可以用在圖12所示的COC型半導(dǎo)體封裝的第三實(shí)施例中。
與根據(jù)本發(fā)明的制作方法的上述第二實(shí)施例相似，由于如上所述相同的原因，在每個(gè)布線布局圖形228和246上可以形成至少一個(gè)額外布線布局圖形。
注意，應(yīng)該理解的是用在COC型半導(dǎo)體封裝的第四、第五和第六實(shí)施例中的每個(gè)間隔芯片126、152、180A和180B可以通過(guò)合適地修改制作方法的第一、第二和第三實(shí)施例來(lái)制作。
在根據(jù)本發(fā)明的制作方法的第一、第二和第三實(shí)施例中，由銅(Cu)制成的每個(gè)通路栓218、230被阻擋金屬層214覆蓋，并且由此防止了銅從通路栓218、230擴(kuò)散到硅片208的硅體中。也就是說(shuō)，阻擋金屬214作為銅擴(kuò)散阻擋層。因此，如果每個(gè)通路栓218、230由鋁等另一種金屬制成，那么能夠省略間隔芯片中的阻擋金屬層214。
最后，本領(lǐng)域技術(shù)人員應(yīng)該理解，前面的說(shuō)明是封裝和方法的優(yōu)選的實(shí)施例，并且可以不偏離其精神和范圍的情況下對(duì)本發(fā)明作出各種改變和修改。
權(quán)利要求
1.一種三維半導(dǎo)體封裝，其包含第一半導(dǎo)體芯片(36；60；90；118；144；172；178B)，其具有在其上表面上形成的多個(gè)上電極引腳；間隔芯片(44；70；98；126；152；180A，180B)，其貼裝在所述第一半導(dǎo)體芯片上并且具有形成在其下表面上的多個(gè)下電極引腳和形成在其上表面上并與其各下電極引腳電氣連接的多個(gè)上電極引腳，進(jìn)行在所述第一半導(dǎo)體芯片上貼裝所述間隔芯片從而使所述間隔芯片的下電極引腳結(jié)合到所述第一半導(dǎo)體芯片的上電極引腳，以由此在其間建立電氣連接；以及第二半導(dǎo)體芯片(42；68；96；124；150A；178A；178C)，其貼裝在所述間隔芯片上并且具有形成在其表面上的多個(gè)電極引腳，進(jìn)行在所述間隔芯片上貼裝所述第二半導(dǎo)體芯片從而使所述第二半導(dǎo)體芯片的電極引腳結(jié)合到所述間隔芯片的上電極引腳，以由此在其間建立電氣連接。
2.根據(jù)權(quán)利要求1所述的三維半導(dǎo)體封裝，還包含在其上貼裝所述第一半導(dǎo)體芯片(36；60；90；118；144；172)的布線板(26；58；88；116；142；170)，所述第一半導(dǎo)體芯片具有沿著其表面的周邊形成的多個(gè)周圍電極引腳，進(jìn)行在所述布線板上貼裝所述第一半導(dǎo)體芯片從而所述第一半導(dǎo)體芯片的周圍電極引腳通過(guò)電線(40；66；92；120；146；174)被電氣連接到所述布線板的電極引腳。
3.根據(jù)權(quán)利要求2所述的三維半導(dǎo)體封裝，其中所述第二半導(dǎo)體芯片(42；68；96；124；150A；178A；178B)的尺寸大于所述間隔芯片(44；70；98；126；152；180A)的尺寸，并且由于在所述第一半導(dǎo)體芯片(36；60；90；118；144；172)和所述第二半導(dǎo)體芯片之間插入間隔芯片，所以確保了在所述間隔芯片上貼裝所述第二半導(dǎo)體芯片而不會(huì)干擾所述電線(40；66；92；120；146；174)。
4.根據(jù)權(quán)利要求1所述的三維半導(dǎo)體封裝，還包含模制樹脂封(56；86；114；140；168；206)，其包圍著所述第一半導(dǎo)體芯片(36；60；90；118；144；172；178B)、所述間隔芯片(44；70；98；126；152；180A，180B)、所述第二半導(dǎo)體芯片(42；68；96；124；150A；178A；178C)以及所述第一和第二半導(dǎo)體芯片以及所述間隔芯片的電極引腳。
5.根據(jù)權(quán)利要求1所述的三維半導(dǎo)體封裝，其中所述間隔芯片(44；70；98；126；152；180A；180B)具有形成在其中的多個(gè)通路栓(50；78；104；132A，132B；160A，160B；188A，188B；198A，198B)從而在所述間隔芯片的下和上表面上形成的下電極引腳和上電極引腳之間建立各電氣連接。
6.根據(jù)權(quán)利要求5所述的三維半導(dǎo)體封裝，其中所述間隔芯片(44；70；98；126；152；180A；180B)的各下電極引腳被限定為結(jié)合在通路栓(50；78；104；132A，132B；160A，160B；188A，188B；198A，198B)的下端面的下金屬凸點(diǎn)(52；84；110；136A，136B；164A，164B；192A，192B；202A，202B)。
7.根據(jù)權(quán)利要求5所述的三維半導(dǎo)體封裝，其中所述間隔芯片(44；70；98；126；152；180A；180B)的各上電極引腳被限定為結(jié)合在通路栓(50；78；104；132A，132B；160A，160B；188A，188B；198A，198B)的上端面的上金屬凸點(diǎn)(54；82；112；138A，138B；166A，166B；194A，194B；204A，204B)。
8.根據(jù)權(quán)利要求5所述的三維半導(dǎo)體封裝，其中所述間隔芯片(44；70；98；126；152；180A；180B)的各下電極引腳被限定為通路栓(50；78；104；132A，132B；160A，160B；188A，188B；198A，198B)的下端面。
9.根據(jù)權(quán)利要求5所述的三維半導(dǎo)體封裝，其中所述間隔芯片(44；70；98；126；152；180A；180B)的各上電極引腳被限定為通路栓(50；78；104；132A，132B；160A，160B；188A，188B；198A，198B)的上端面。
10.根據(jù)權(quán)利要求5所述的三維半導(dǎo)體封裝，其中所述通路栓(50)布置為所述通路栓的下端面與所述第一半導(dǎo)體芯片(36)的上電極引腳的排列具有鏡像關(guān)系，并且所述通路栓的上端面與所述第二半導(dǎo)體芯片(42)的電極引腳的排列具有鏡像關(guān)系。
11.根據(jù)權(quán)利要求5所述的三維半導(dǎo)體封裝，其中所述間隔芯片(70；98)具有形成在其下表面上并且電氣連接到所述通路栓(78；104)的下布線布局圖形(80；106)，并且所述間隔芯片的所述下電極引腳限定在所述下布線布局圖形上，從而所述間隔芯片的下電極引腳的排列和所述第一半導(dǎo)體芯片(60；90)的電極引腳的排列之間具有鏡像關(guān)系。
12.根據(jù)權(quán)利要求5所述的三維半導(dǎo)體封裝，其中所述間隔芯片(98)具有形成在其上表面上并且電氣連接到所述通路栓(104)的上布線布局圖形(108)，并且所述間隔芯片的所述上電極引腳限定在所述上布線布局圖形上，從而所述間隔芯片的上電極引腳的排列和所述第二半導(dǎo)體芯片(96)的電極引腳的排列之間具有鏡像關(guān)系。
13.根據(jù)權(quán)利要求5所述的三維半導(dǎo)體封裝，其中所述間隔芯片(126；152；180A)具有形成在其下表面上并且電氣連接到所述通路栓(132A；132B；160A，160B；188A，188B)的一部分(132A；160A；188A)的下布線布局圖形(134；162；190)，并且所述間隔芯片的一部分下電極引腳限定在所述下布線布局圖形上，從而所述間隔芯片的下電極引腳的排列和所述第一半導(dǎo)體芯片(118；144；172)的電極引腳的排列之間具有鏡像關(guān)系。
14.根據(jù)權(quán)利要求5所述的三維半導(dǎo)體封裝，其中所述間隔芯片(180B)具有形成在其上表面上并且電氣連接到所述通路栓(198A，198B)的一部分(198A)的上布線布局圖形(200)，并且所述間隔芯片的一部分上電極引腳限定在所述上布線布局圖形上，從而所述間隔芯片的上電極引腳的排列和所述第二半導(dǎo)體芯片(178C)的電極引腳的排列之間具有鏡像關(guān)系。
15.根據(jù)權(quán)利要求1所述的三維半導(dǎo)體封裝，還包含在其上貼裝所述第一半導(dǎo)體芯片(178B)的另一個(gè)半導(dǎo)體芯片(178A)，所述第一半導(dǎo)體芯片(178B)具有形成在其下表面上的多個(gè)下電極引腳，并且另一個(gè)半導(dǎo)體芯片具有形成在其上表面上的多個(gè)上電極引腳，進(jìn)行在另一個(gè)半導(dǎo)體芯片上貼裝所述第一半導(dǎo)體芯片從而所述第一半導(dǎo)體芯片的各下電極引腳被結(jié)合到另一個(gè)半導(dǎo)體芯片的上電極引腳，以由此在其間建立電氣連接。
16.插入在第一半導(dǎo)體芯片(36；60；90；118；144；172；178B)和第二半導(dǎo)體芯片(42；68；96；124；150A；178A；178C)之間以在其間建立電氣連接的間隔芯片，其包含襯底(48；76；102；130；158；196)，其具有形成在其下表面上的多個(gè)下電極引腳和形成在其上表面上并且電氣連接到其各下電極引腳的多個(gè)上電極引腳；以及多個(gè)通路栓(50；78；104；132A，132B；160A，160B；188A，188B；198A，198B)，其形成在所述襯底中以建立形成在所述襯底的下表面和上表面上的下電極引腳和上電極引腳之間的各電氣連接，其中所述間隔芯片的下電極引腳布置為與形成在所述第一半導(dǎo)體芯片上的電極引腳的排列具有鏡像關(guān)系，并且所述間隔芯片的上電極引腳布置為與形成在所述第二半導(dǎo)體芯片上的電極引腳的排列具有鏡像關(guān)系。
17.根據(jù)權(quán)利要求16所述的間隔芯片，其中所述襯底(48；76；102；130；158；196)的各下電極引腳限定為結(jié)合在通路栓(50；78；104；132A，132B；160A，160B；188A，188B；198A，198B)的下端面的下金屬凸點(diǎn)(52；84；110；136A，136B；164A，164B；192A，192B；202A，202B)。
18.根據(jù)權(quán)利要求16所述的間隔芯片，其中所述襯底(48；76；102；130；158；196)的各上電極引腳限定為結(jié)合在通路栓(50；78；104；132A，132B；160A，160B；188A，188B；198A，198B)的上端面的上金屬凸點(diǎn)(54；82；112；138A，138B；166A，166B；194A，194B；204A，204B)。
19.根據(jù)權(quán)利要求16所述的間隔芯片，其中所述襯底(48；76；102；130；158；196)的各下電極引腳限定為通路栓(50；78；104；132A，132B；160A，160B；188A，188B；198A，198B)的下端面。
20.根據(jù)權(quán)利要求16所述的間隔芯片，其中所述襯底(48；76；102；130；158；196)的各上電極引腳限定為通路栓(50；78；104；132A，132B；160A，160B；188A，188B；198A，198B)的上端面。
21.根據(jù)權(quán)利要求16所述的間隔芯片，其中所述通路栓(50)被布置為使得所述通路栓的下端面與所述第一半導(dǎo)體芯片(36)的電極引腳的排列具有鏡像關(guān)系，并且所述通路栓的上端面與所述第二半導(dǎo)體芯片(42)的電極引腳的排列具有鏡像關(guān)系。
22.根據(jù)權(quán)利要求16所述的間隔芯片，其中所述襯底(76；102)具有形成在其下表面上并電氣連接到所述通路栓(78；104)的下布線布局圖形(80；106)，并且所述襯底(76；102)的所述下電極引腳限定在所述下布線布局圖形上，從而使所述襯底(76；102)的電極引腳的排列和所述第一半導(dǎo)體芯片(60；90)的電極引腳的排列之間具有鏡像關(guān)系。
23.根據(jù)權(quán)利要求16所述的間隔芯片，其中所述襯底(102)具有形成在其上表面上并且電氣連接到所述通路栓(104)的上布線布局圖形(108)，并且所述襯底(102)的所述上電極引腳限定在所述上布線布局圖形上，從而使所述間隔芯片的上電極引腳的排列和所述第二半導(dǎo)體芯片(96)的電極引腳的排列之間具有鏡像關(guān)系。
24.根據(jù)權(quán)利要求16所述的間隔芯片，其中所述襯底(130；158；186)具有形成在其下表面上并電氣連接到所述通路栓(132A，132B；160A，160B；188A，188B)的一部分(132A；160A；188A)的下布線布局圖形(134；162；190)，并且所述襯底的一部分下電極引腳限定在所述下布線布局圖形上，從而使所述襯底的下電極引腳的排列和所述第一半導(dǎo)體芯片(118；144；172)的電極引腳的排列之間具有鏡像關(guān)系。
25.根據(jù)權(quán)利要求16所述的間隔芯片，其中所述襯底(196)具有形成在其上表面上并電氣連接到所述通路栓(198A，198B)的一部分(198A)的上布線布局圖形(200)，并且所述襯底的一部分上電極引腳限定在所述上布線布局圖形上，從而使所述間隔芯片的上電極引腳的排列和所述第二半導(dǎo)體芯片(178C)的電極引腳的排列之間具有鏡像關(guān)系。
26.根據(jù)權(quán)利要求16所述的間隔芯片，其中所述襯底(48；76；102；130；158；196)由與所述第一和第二半導(dǎo)體芯片相同的半導(dǎo)體材料構(gòu)成。
全文摘要
在三維半導(dǎo)體封裝中，邏輯電路芯片(36；60；90；118；144；172；178B)具有在其上表面上形成的多個(gè)上電極引腳，并且間隔芯片(44；70；98；126；152；180A；180B)貼裝邏輯電路芯片上。間隔芯片具有形成在其下表面上的多個(gè)下電極引腳，和形成在其上表面上并且電氣連接到其各下電極引腳的多個(gè)上電極引腳。進(jìn)行在邏輯電路芯片上貼裝間隔芯片，從而使間隔芯片的下電極引腳結(jié)合到邏輯電路芯片的上電極引腳，以由此在其間建立電氣連接。存儲(chǔ)芯片(42；68；96；124；150A；178A；178C)貼裝在間隔芯片上，并且具有形成在其表面上的多個(gè)電極引腳。進(jìn)行在間隔芯片上貼裝存儲(chǔ)芯片，從而使存儲(chǔ)芯片的電極引腳結(jié)合到間隔芯片的上電極引腳，以由此在其間建立電氣連接。
文檔編號(hào)H01L25/04GK1649149SQ20051000701
公開日2005年8月3日 申請(qǐng)日期2005年1月31日 優(yōu)先權(quán)日2004年1月29日
發(fā)明者福造幸雄 申請(qǐng)人:恩益禧電子股份有限公司