專利名稱：半導(dǎo)體器件的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及具有Cu膜的半導(dǎo)體器件的制造技術(shù)，特別涉及具有埋入阻擋金屬膜以及絕緣膜中的Cu膜的半導(dǎo)體器件的制造方法。
背景技術(shù)：
通常，在半導(dǎo)體器件的內(nèi)部設(shè)置布線的情況下，為了使布線難于劣化而在布線的周圍設(shè)置阻擋金屬膜(例如參照專利文獻(xiàn)1和2)。下面就一般的Cu布線的形成方法進(jìn)行簡(jiǎn)單的說明。
首先，在要設(shè)置Cu布線的層的層間絕緣膜中形成布線用的溝。在將Cu布線連接到其下層的布線層或擴(kuò)散層等的導(dǎo)電層的情況下，使連接插塞用的孔與布線用的溝連通而進(jìn)行開孔。例如，布線用的溝與連接插塞用的孔貫通該層間絕緣膜而形成為一體，并使導(dǎo)電層的表面露出。然后，覆蓋布線用的溝與連接插塞用的孔的內(nèi)壁面以及導(dǎo)電層的表面，通過PVD法設(shè)置阻擋金屬膜。接著，在該阻擋金屬膜上，設(shè)置在設(shè)置作為Cu布線的主要部的Cu膜(Cu層)時(shí)作為基底層的籽晶銅膜(seed-Cu層)。然后，在該籽晶Cu膜上通過鍍銅技術(shù)使Cu膜生長(zhǎng)，從而埋入布線用的溝與連接插塞用的孔內(nèi)部。接著，通過CMP法對(duì)層間絕緣膜上的阻擋金屬膜和Cu膜進(jìn)行研磨而將其除去，從而形成由Cu構(gòu)成的所希望的埋入式布線(鑲嵌布線)。當(dāng)要在Cu布線的上面還要形成上層布線的情況下，覆蓋該Cu布線而設(shè)置層間絕緣膜后，在該層間絕緣膜上通過與上述方法相同的方法形成所希望的上層布線。
專利文獻(xiàn)1特開平8-17920號(hào)公報(bào)專利文獻(xiàn)2特開平2001-244265號(hào)公報(bào)一般地，為了防止Cu的凝聚而在25℃(室溫)以下的低溫形成籽晶Cu膜。而且，在室溫下通過鍍敷而生長(zhǎng)籽晶Cu膜上的Cu膜。但是，如此在低溫下形成的Cu膜(Cu布線、Cu插塞)由于晶粒較小，所以對(duì)應(yīng)力遷移或電遷移等的缺陷的可靠性(耐性)較低。此時(shí)，為了提高Cu布線(Cu插塞)對(duì)所述缺陷的可靠性，通常是在鍍Cu之后在100℃以上的高溫進(jìn)行退火處理(anneal)。如此，可以促進(jìn)Cu膜的晶粒生長(zhǎng)，提高Cu布線的可靠性。
如上所述，在鍍Cu之后的退火處理在100℃以上的高溫進(jìn)行。此外，在Cu布線上設(shè)置上層布線的情況下，形成上層布線用的層間絕緣膜的溫度一般也是350℃以上的高溫。在Cu布線和阻擋金屬膜之間的密合性低的情況下，當(dāng)將Cu布線置于這種高溫環(huán)境下時(shí)，Cu布線中的Cu原子和空位(vacancy)沿阻擋金屬膜和籽晶Cu膜之間的界面移動(dòng)。此外，在與Cu布線連接的下層布線為Cu布線的情況下，當(dāng)設(shè)置在Cu通路插塞周圍的阻擋金屬膜和下層Cu布線之間的密合性低的情況下，在阻擋金屬膜和下層Cu布線之間的界面中會(huì)發(fā)生同樣的現(xiàn)象。其結(jié)果是，在Cu布線或下層Cu布線中形成空隙(void)，所述各Cu布線的可靠性、品質(zhì)、以及電氣特性降低。從而半導(dǎo)體器件的可靠性、品質(zhì)、性能及成品率降低。
此外，如上所述，由于籽晶Cu膜是在將基板在室溫以下的低溫進(jìn)行冷卻的同時(shí)形成的，所以在形成籽晶Cu膜時(shí)不能利用表面擴(kuò)散現(xiàn)象。因此，通過籽晶Cu膜的連接插塞用孔的內(nèi)部被覆率(覆蓋率)降低、或者布線用溝的開口部中通過籽晶Cu膜的懸伸部(OVERHANG)生長(zhǎng)得較大。所有這些在形成籽晶Cu膜后會(huì)對(duì)通過電鍍生長(zhǎng)Cu膜而埋入連接插塞用孔和布線用溝時(shí)產(chǎn)生障礙。此時(shí)，為了抑制被覆率的低下或懸伸部的生長(zhǎng)，試用了使用CVD膜或ALD膜作為阻擋金屬膜的技術(shù)。但是，CVD膜或ALD膜與籽晶Cu膜的密合性低，所以在Cu布線的形成過程(加熱過程)中在Cu布線中易于發(fā)生空隙。此外，CVD膜或ALD膜對(duì)成為其基底層的絕緣膜的種類或狀態(tài)較敏感。即，難以將CVD膜或ALD膜直接而穩(wěn)定地形成在絕緣膜上。因此，當(dāng)在阻擋金屬膜上單獨(dú)使用CVD膜或ALD膜時(shí)，很可能會(huì)使Cu布線的可靠性或品質(zhì)顯著地降低。

發(fā)明內(nèi)容
本發(fā)明是為了解決上述問題而作出的，其目的在于提供可以高效并容易地制造半導(dǎo)體器件的這樣一種半導(dǎo)體器件的制造方法，其中，可通過改善覆蓋Cu膜而埋入絕緣膜內(nèi)的阻擋金屬膜的膜質(zhì)和成膜性、以及Cu膜和阻擋金屬膜的密合性，來提高Cu膜的可靠性以及電氣特性等，同時(shí)，由于具有這種Cu膜而提高了可靠性以及電氣特性等的半導(dǎo)體器件。
為了解決上述問題，根據(jù)本發(fā)明的一實(shí)施例的半導(dǎo)體器件的制造方法，其特征在于，在設(shè)置于基板上的至少1層絕緣膜中形成的凹部?jī)?nèi)，通過PVD法設(shè)置包含屬于4-A族(類)、5-A族和6-A族中任一族的至少一種金屬元素的第1阻擋金屬膜；在所述第1阻擋金屬膜上面，通過CVD法和ALD法中至少一方的方法在不朝大氣開放的狀態(tài)下連續(xù)地設(shè)置包含屬于4-A族、5-A族和6-A族中任一族的至少一種金屬元素的第2阻擋金屬膜；在所述第2阻擋金屬膜上面，通過PVD法在不朝大氣開放的狀態(tài)下連續(xù)地設(shè)置包含屬于4-A族、5-A族和6-A族中任一族的至少一種金屬元素的第3阻擋金屬膜；在所述第3阻擋金屬膜上面在不朝大氣開放的狀態(tài)下連續(xù)地設(shè)置第1Cu膜；并對(duì)所述第1Cu膜進(jìn)行加熱處理。
根據(jù)該發(fā)明的一實(shí)施例的半導(dǎo)體器件的制造方法，可以改善覆蓋Cu膜而埋入絕緣膜內(nèi)的阻擋金屬膜的膜質(zhì)和成膜性、以及Cu膜和阻擋金屬膜的密合性。結(jié)果，可提高Cu膜的可靠性以及電氣特性等，同時(shí)，可以高效并容易地制造由于具有這種Cu膜而提高了可靠性以及電氣特性等的半導(dǎo)體器件。


圖1為示出第1實(shí)施方式的半導(dǎo)體器件的制造方法的工序截面圖；圖2為示出第1實(shí)施方式的半導(dǎo)體器件的制造方法的工序截面圖；圖3為示出第1實(shí)施方式的半導(dǎo)體器件的制造方法的工序截面圖；
圖4為示出第1實(shí)施方式的半導(dǎo)體器件的制造方法的工序截面圖；圖5為示出通過第1實(shí)施方式的半導(dǎo)體器件的制造方法所設(shè)置的Cu籽晶(Cu seed)層的表面狀態(tài)的溫度依賴性的照片；圖6為示出通過作為第1實(shí)施方式的比較例的背景技術(shù)的一實(shí)例的半導(dǎo)體器件的制造方法所設(shè)置的Cu籽晶層的表面狀態(tài)的溫度依賴性的照片；圖7為示出通過作為第1實(shí)施方式的比較例的背景技術(shù)的另一實(shí)例的半導(dǎo)體器件的制造方法所設(shè)置的Cu籽晶層的表面狀態(tài)的溫度依賴性的照片；圖8為分別示出第1實(shí)施方式的Cu布線與背景技術(shù)的Cu布線的燒結(jié)試驗(yàn)后的電阻值的曲線圖；圖9為分別示出第1實(shí)施方式的Cu通路插塞與背景技術(shù)的Cu通路插塞的燒結(jié)試驗(yàn)后的電阻值的曲線圖；圖10為分別示出作為第2阻擋金屬膜使用CVD膜的第1實(shí)施方式的Cu布線與下層Cu布線的組合、以及背景技術(shù)的Cu布線與下層Cu布線的組合的SIV耐性的布線寬度依賴性的曲線圖；圖11為分別示出作為第2阻擋金屬膜使用ALD膜的第1實(shí)施方式的Cu布線與下層Cu布線的組合、以及背景技術(shù)的Cu布線與下層Cu布線的組合的SIV耐性的布線寬度依賴性的曲線圖；圖12為分別示出通過第1實(shí)施方式的Cu布線與背景技術(shù)的Cu布線的電遷移耐性試驗(yàn)的TTF的曲線圖；圖13為示出第2實(shí)施方式的半導(dǎo)體器件的制造方法的工序截面圖；圖14為示出第2實(shí)施方式的半導(dǎo)體器件的制造方法的工序截面圖；圖15為示出第2實(shí)施方式的半導(dǎo)體器件的制造方法的工序截面圖；圖16為示出第3實(shí)施方式的一實(shí)例的半導(dǎo)體器件的截面圖；圖17為示出第3實(shí)施方式的另一實(shí)例的半導(dǎo)體器件的截面圖；圖18為示出第3實(shí)施方式的又一實(shí)例的半導(dǎo)體器件的截面圖；圖19為示出第3實(shí)施方式的另外一實(shí)例的半導(dǎo)體器件的截面圖；圖20為示出第3實(shí)施方式的另外又一實(shí)例的半導(dǎo)體器件的截面圖；
圖21為示出第4實(shí)施方式的半導(dǎo)體器件的截面圖；圖22為示出通過第4實(shí)施方式的半導(dǎo)體器件的制造方法所設(shè)置的Cu籽晶層的表面狀態(tài)的溫度依賴性的照片；圖23為示出通過作為第4實(shí)施方式的比較例的背景技術(shù)的一實(shí)例的半導(dǎo)體器件的制造方法所設(shè)置的Cu籽晶層的表面狀態(tài)的溫度依賴性的照片；圖24為分別示出作為阻擋金屬膜使用PVD-Ti膜的第4實(shí)施方式的Cu布線與下層Cu布線的組合、以及背景技術(shù)的Cu布線與下層Cu布線的組合的SIV耐性的布線寬度依賴性的曲線圖；圖25為以不同的燒結(jié)退火(sinter anneal)溫度分別示出第4實(shí)施方式的Cu布線內(nèi)的Ti濃度和Ti的擴(kuò)散深度關(guān)系的曲線圖；圖26為分別示出第4實(shí)施方式的Cu布線與背景技術(shù)的Cu布線的燒結(jié)試驗(yàn)后的電阻值的曲線圖。
符號(hào)說明1......半導(dǎo)體基板(基板) 2、2a、2b、2c、21、21a、21b、32、42、42a、63、74......層間絕緣膜(絕緣膜) 3......下層Cu布線(導(dǎo)電層)5......導(dǎo)電層用凹部(凹部) 5a......布線溝(布線用凹部)5b......通路孔(插塞用凹部) 6、23、28......PVD-Ti膜(第1阻擋金屬膜) 7、24、29......CVD-TiSiN膜(第2阻擋金屬膜) 8、25、30......PVD-Ti膜(第3阻擋金屬膜) 9......籽晶銅膜(Cu基底膜、第1銅膜) 10......鍍銅膜(第2銅膜) 11、26、31......阻擋金屬膜 12、27、62、72、73......Cu導(dǎo)電層(Cu膜、上層Cu膜) 12a、27a、73a......Cu布線(Cu膜) 2b、27b、73b......Cu通路插塞(Cu導(dǎo)通插塞、Cu膜) 13、33、41、51、61、71、81、91......半導(dǎo)體器件 42b層間絕緣膜(上層絕緣膜) 43......擴(kuò)散層(導(dǎo)電層) 82......Cu虛擬(ダミ，dummy)布線(Cu虛擬導(dǎo)電層、Cu膜)具體實(shí)施方式
下面參照

本發(fā)明的各實(shí)施方式。
(第1實(shí)施方式)首先參照?qǐng)D1-圖12說明本發(fā)明的第1實(shí)施方式。圖1-圖4分別為示出該第1實(shí)施方式的半導(dǎo)體器件的制造方法的工序截面圖。圖5為示出通過該實(shí)施方式的半導(dǎo)體器件的制造方法所設(shè)置的Cu籽晶層的表面狀態(tài)的溫度依賴性的照片。圖6和圖7分別為示出通過作為該實(shí)施方式的比較例的背景技術(shù)的半導(dǎo)體器件的制造方法所設(shè)置的Cu籽晶層的表面狀態(tài)的溫度依賴性的照片。圖8為分別示出該實(shí)施方式的Cu布線與背景技術(shù)的Cu布線的燒結(jié)試驗(yàn)后的電阻值的曲線圖。圖9為分別示出該實(shí)施方式的Cu通路插塞(plug)與背景技術(shù)的Cu通路插塞的分別進(jìn)行燒結(jié)試驗(yàn)后的電阻值的曲線圖。圖10為分別示出作為第2阻擋金屬膜使用CVD膜的該實(shí)施方式的Cu布線與下層Cu布線的組合、以及背景技術(shù)的Cu布線與下層Cu布線的組合的SIV耐性的布線寬度依賴性的曲線圖。圖11為分別示出作為第2阻擋金屬膜使用ALD膜的該實(shí)施方式的Cu布線與下層Cu布線的組合、以及背景技術(shù)的Cu布線與下層Cu布線的組合的SIV耐性的布線寬度依賴性的曲線圖。圖12為分別示出通過該實(shí)施方式的Cu布線與背景技術(shù)的Cu布線的電(遷)移耐性試驗(yàn)的TTF的曲線圖。
在該實(shí)施方式中，使用通過CVD(化學(xué)氣相沉積)或ALD(原子層沉積)法的阻擋金屬膜的成膜技術(shù)、籽晶銅膜的成膜技術(shù)、和通過鍍敷法的Cu膜的成膜技術(shù)，設(shè)置由阻擋金屬膜覆蓋的Cu布線。此時(shí)，通過將由CVD法或ALD法成膜的阻擋金屬膜夾在中間，在其兩側(cè)通過PVD(物理氣相沉積)法形成由金屬單質(zhì)構(gòu)成的阻擋金屬膜。如此，可提高相對(duì)于應(yīng)力誘發(fā)空隙形成(Stress induced voidingSIV)或電遷移(electromigrationEM)的Cu布線的耐性、即Cu布線的可靠性。從而可以提高具有包含這種Cu布線的Cu多層布線結(jié)構(gòu)的半導(dǎo)體器件相對(duì)于SIV或EM的耐性、即具有Cu多層布線結(jié)構(gòu)的半導(dǎo)體器件的可靠性。
首先，參照?qǐng)D1至圖4說明本實(shí)施方式的半導(dǎo)體器件及其制造方法。
如圖1(a)所示，在半導(dǎo)體基板(硅晶片)1上，通過CVD法疊層成多層地設(shè)置有例如由SiQ2等構(gòu)成的層間絕緣膜(inter level dielectricILD)2。在半導(dǎo)體基板1上設(shè)置有未示出的元件分離區(qū)或有源區(qū)、或各種半導(dǎo)體元件等。在各層間絕緣膜2中，在第n-1層(n為2或以上的整數(shù))的層間絕緣膜(下層絕緣膜)2a上，至少設(shè)置有一根作為下導(dǎo)電層的第n-1層的下層Cu布線3。該下層Cu布線3例如由Ti的單層膜構(gòu)成的阻擋金屬膜4覆蓋。此外，該下層Cu布線3還通過未示出的層間連接布線與設(shè)置在半導(dǎo)體基板1中的有源區(qū)或各種半導(dǎo)體元件電連接。在第n-1層的層間絕緣膜2a上面設(shè)置有第n層的層間絕緣膜2b。以下，說明第n層以上的制造工序。
首先，如圖1(a)所示，在第n層的層間絕緣膜2b上，形成用于設(shè)置后面所述的各個(gè)第1-第3阻擋金屬膜6、7、8和第n層的Cu膜(Cu層)12的凹部5。如后面所述，該Cu膜12由通過互相不同的成膜方法形成的第1Cu膜9和第2Cu膜10構(gòu)成。但是，該第2Cu膜10與第1Cu膜9一體地形成。此外，在本實(shí)施方式中，該Cu膜12形成為由第n層的Cu布線12a、和將該Cu布線12a與下層Cu布線3電連接的Cu通路插塞12b構(gòu)成的Cu導(dǎo)電層12。即，該Cu布線12a與下層Cu布線3電連接地通電，從而實(shí)際上起到布線的功能，作為所謂的有效布線而設(shè)置。此時(shí)，將該Cu膜12形成為Cu布線12a與Cu通路插塞12b一體的、即所謂的雙鑲嵌(dualdamascene)結(jié)構(gòu)。
因此，導(dǎo)電層用凹部5由用于設(shè)置Cu布線12a的布線用凹部(布線溝)5a、和用于設(shè)置Cu通路插塞12b的插塞用凹部(通路孔)5b構(gòu)成。而且，使插塞用凹部5b與布線溝5a連通地形成為一體。
具體地，首先，在第n層的層間絕緣膜2b上設(shè)置未示出的形成通路孔用的抗蝕劑掩模，在該層間絕緣膜2b的表面上形成預(yù)定的Cu通路插塞12b的插塞圖形。接著，例如通過RIE法，沿著該插塞圖形對(duì)層間絕緣膜2b進(jìn)行蝕刻，直到露出下層Cu布線3的表面。如此，沿層間絕緣膜2b的厚度方向使其貫通，從而形成具有規(guī)定的圖形的通路孔5b。隨后，將用于形成通路孔用的抗蝕劑掩模從層間絕緣膜2b上剝離而除去。然后，在形成了通路孔5b的層間絕緣膜2b上設(shè)置未示出的形成布線溝用的抗蝕劑掩模，在該層間絕緣膜2b的表面上形成預(yù)定的Cu布線12a的布線圖形。接著，例如通過RIE法，沿著該布線圖形對(duì)層間絕緣膜2b進(jìn)行蝕刻，直到露出其厚度方向的中間部。如此，如通路孔5b連通地形成具有規(guī)定的圖形的布線溝5a。隨后，將用于形成布線溝用的抗蝕劑掩模從層間絕緣膜2b上剝離而除去。如此，在第n層的層間絕緣膜2b內(nèi)以規(guī)定的圖形形成了其中通路孔5b與布線溝5a連通而一體地制成的第n層的導(dǎo)電層用凹部5。
然后，在該第n層的導(dǎo)電層用凹部5內(nèi)設(shè)置阻擋金屬膜11和Cu導(dǎo)電層12。如背景技術(shù)中所說明的，傳統(tǒng)地，通過PVD法阻擋金屬膜和籽晶Cu膜在真空中連續(xù)地成膜。而且，在形成籽晶Cu膜后，通過鍍敷法在該籽晶Cu膜上形成鍍銅膜。此后，對(duì)層間絕緣膜或Cu膜進(jìn)行退火處理或CMP處理。而且，根據(jù)需要，可在覆蓋Cu膜后進(jìn)一步設(shè)置層間絕緣膜。對(duì)此，在本實(shí)施方式中，在由PVD膜構(gòu)成的第1和第3阻擋金屬膜6、8之間設(shè)置有由CVD膜構(gòu)成的第2阻擋金屬膜7。下面進(jìn)行具體的說明。
首先，如圖1(b)所示，覆蓋第n層的層間絕緣膜2b的表面以及下層Cu布線3的露出面，在導(dǎo)電層用凹部5內(nèi)設(shè)置由Ti單質(zhì)構(gòu)成的作為金屬層(導(dǎo)電層)的第1阻擋金屬膜(下層阻擋金屬層)6。該Ti膜6通過作為PVD法的一種方法的濺射法在不朝大氣開放(不暴露于大氣)的情況下形成約3nm的膜厚。
然后，如圖2(a)所示，在該第1阻擋金屬膜(Ti膜)6的表面上，設(shè)置由作為金屬氮化物的TiSiN構(gòu)成的第2阻擋金屬膜(中間阻擋金屬層)7。該TiSiN膜7通過CVD法在不朝大氣開放的情況下與Ti膜6連續(xù)地形成約3nm的膜厚。該TiSiN膜7與Ti膜6同樣地也為導(dǎo)電層。
然后，如圖2(b)所示，在該第2阻擋金屬膜(TiSiN膜)7的表面上，設(shè)置由Ti單質(zhì)構(gòu)成的第3阻擋金屬膜(上層阻擋金屬層)8。該Ti膜8通過PVD法(濺射法)在不朝大氣開放的情況下與TiSiN膜7連續(xù)地形成約3nm的膜厚。
通過這些工序，在導(dǎo)電層用凹部5內(nèi)依次地疊層而設(shè)置了構(gòu)成本實(shí)施方式的3層結(jié)構(gòu)的阻擋金屬膜11的第1-第3阻擋金屬膜6、7、8。具體地，各阻擋金屬膜6、7、8是在真空中連續(xù)地形成。因此，在各阻擋金屬膜6、7、8上未形成有氧化物層。
然后，如圖3(a)所示，在作為金屬層的第3阻擋金屬膜(Ti膜)8的表面上設(shè)置第1Cu膜9。該第1Cu膜9為用于設(shè)置后面所述的第2Cu膜10的籽晶層(基底層)。該第1Cu膜(籽晶Cu膜，Cu基底膜)9通過PVD法(濺射法)在不朝大氣開放的情況下與Ti膜8連續(xù)地形成薄膜形狀。即，該第1Cu膜9與第1-第3阻擋金屬膜6、7、8連續(xù)地在真空中形成。而且，如后面所述，在形成該第1Cu膜9時(shí)，也可以將半導(dǎo)體基板1的溫度設(shè)定為25℃或以上。
然后，如圖3(b)所示，在該第1Cu膜9的表面上設(shè)置第2Cu膜10。該第2Cu膜10成為作為Cu導(dǎo)電層的主要部分的Cu導(dǎo)電層本體。該第2Cu膜10是以其基底層即第1Cu膜9作為籽晶層(seed layer)而在其表面上通過鍍敷法形成的。具體地，作為第2Cu膜的Cu鍍膜10與籽晶Cu膜9一體地通過鍍敷法生長(zhǎng)，直到與籽晶Cu膜9的膜厚成為約800nm為止。如此，在由布線溝5a和通路孔5b構(gòu)成的導(dǎo)電層用凹部5的內(nèi)側(cè)，埋入第1-第3阻擋金屬膜6、7、8以及籽晶Cu膜9和Cu鍍膜10。在導(dǎo)電層用凹部5的埋入工作完成后，對(duì)層間絕緣膜2b以及各膜6-10等設(shè)定加熱溫度為約150℃、加熱時(shí)間為約60分鐘而進(jìn)行退火處理。
其次，如圖4(a)所示，除去導(dǎo)電層用凹部5外側(cè)的不需要的第1-第3阻擋金屬膜6、7、8以及籽晶Cu膜9和Cu鍍膜10。具體地，通過對(duì)層間絕緣膜2b上的各膜6-10進(jìn)行CMP處理，對(duì)層間絕緣膜2b上的各膜6-10進(jìn)行研磨而將其除去。如此，僅在導(dǎo)電層用凹部5的內(nèi)側(cè)殘留有第1-第3阻擋金屬膜6、7、8以及籽晶Cu膜9和Cu鍍膜10。即，用由第1-第3阻擋金屬膜6、7、8的3層結(jié)構(gòu)構(gòu)成的阻擋金屬膜11覆蓋由Cu布線12a和Cu通路插塞12b一體地形成的雙鑲嵌結(jié)構(gòu)的Cu導(dǎo)電層12，而設(shè)置在導(dǎo)電層用凹部5內(nèi)。在以下的說明中，將Cu導(dǎo)電層12稱為Cu雙鑲嵌布線12。
其次，如圖4(b)所示，覆蓋阻擋金屬膜11和Cu雙鑲嵌布線12，在第n層的層間絕緣膜2b的表面上通過CVD法設(shè)置第n+1層的層間絕緣膜(上層絕緣膜)2c。之后，經(jīng)過預(yù)定的規(guī)定工序，獲得具有圖4(b)所示布線結(jié)構(gòu)的所希望的半導(dǎo)體器件13。即，獲得作為Cu多層布線結(jié)構(gòu)的、具有由下層Cu布線3和Cu雙鑲嵌布線12構(gòu)成的2層的Cu疊層布線結(jié)構(gòu)的本實(shí)施方式的半導(dǎo)體器件13。
下面，參照?qǐng)D5-圖12，說明為了調(diào)查由上述實(shí)施方式的半導(dǎo)體器件的制造方法所制造的半導(dǎo)體器件的可靠性、品質(zhì)、以及電氣特性、而由本發(fā)明人所進(jìn)行的一些實(shí)驗(yàn)及其結(jié)果。
第一方面，參照?qǐng)D5-圖7，說明調(diào)查在籽晶Cu膜中Cu凝聚的實(shí)驗(yàn)及其結(jié)果。該實(shí)驗(yàn)是為了調(diào)查阻擋金屬膜和設(shè)置在其表面上的籽晶Cu膜(籽晶Cu層)的密合性而進(jìn)行的。具體地，對(duì)在形成籽晶Cu膜之前，阻擋金屬膜對(duì)大氣開放的情況下與阻擋金屬膜對(duì)大氣不開放的情況下，在阻擋金屬膜上籽晶Cu膜中Cu的凝聚狀態(tài)進(jìn)行比較。在進(jìn)行該Cu的凝聚試驗(yàn)時(shí)，本發(fā)明人等制備了下面所述的第1-第3樣本14、101、102共3個(gè)樣本。
首先，如圖5(a)-(c)所示的第1樣本14是通過與上述實(shí)施方式的半導(dǎo)體器件的制造方法相同的方法形成直到籽晶Cu膜9的樣本。具體地，首先，在真空中，在相當(dāng)于層間絕緣膜的SiO2膜的整面膜上，連續(xù)地設(shè)置相當(dāng)于第1阻擋金屬膜的PVD-Ti膜的整面膜、相當(dāng)于第2阻擋金屬膜的CVD-TiSiN膜的整面膜、相當(dāng)于第3阻擋金屬膜的PVD-Ti膜的整面膜。接著，在真空中在PVD-Ti膜上連續(xù)地設(shè)置PVD-籽晶Cu膜(PVD-seed-Cu膜)9的整面膜。如此，第1樣本14具有在不暴露于大氣(朝大氣開放)的情況下連續(xù)地形成的PVD-Ti膜、CVD-TiSiN膜、PVD-Ti膜、以及PVD-seed-Cu膜9的各整面膜在SiO2膜的整面膜上疊層地設(shè)置的結(jié)構(gòu)。這種結(jié)構(gòu)記作SiO2膜/PVD-Ti膜/CVD-TiSiN膜/PVD-Ti膜/PVD-seed-Cu膜9。而且，在上文中“/”表示在形成其前后的膜時(shí)未暴露于大氣。在圖5(a)-(c)所示的照片中，拍攝了上述結(jié)構(gòu)中的PVD-Ti膜/CVD-TiSiN膜/PVD-Ti膜一體地形成的阻擋金屬膜11和PVD-seed-Cu膜9，而未拍攝SiO2膜。該第1樣本14用作本實(shí)施方式的第1實(shí)施例。
如圖6(a)-(c)所示的第2樣本101是通過與上述實(shí)施方式的半導(dǎo)體器件的制造方法相同的方法形成直到作為第3阻擋金屬膜的PVD-Ti膜的樣本。具體地，首先，在真空中，在相當(dāng)于層間絕緣膜的SiO2膜的整面膜上，連續(xù)地設(shè)置相當(dāng)于第1阻擋金屬膜的PVD-Ti膜的整面膜、相當(dāng)于第2阻擋金屬膜的CVD-TiSiN膜的整面膜、相當(dāng)于第3阻擋金屬膜的PVD-Ti膜的整面膜。接著，在形成PVD-seed-Cu膜103之前，將相當(dāng)于第3阻擋金屬膜的PVD-Ti膜暴露于大氣中，在其表層部上形成氧化物層。其后，在真空中，在該形成了氧化物層的PVD-Ti膜上設(shè)置PVD-seed-Cu膜103的整面膜。即，除了在已暴露于大氣中的PVD-Ti膜上形成PVD-seed-Cu膜103以外，該第2樣本101具有與第1樣本14大致相同的結(jié)構(gòu)。將該結(jié)構(gòu)記作SiO2膜/PVD-Ti膜/CVD-TiSiN膜/PVD-Ti膜//PVD-seed-Cu膜103。而且，在上文中“//”表示在形成其前后的膜時(shí)曾暴露于大氣。在圖6(a)-(c)所示的照片中，拍攝了上述結(jié)構(gòu)中的PVD-Ti膜/CVD-TiSiN膜/PVD-Ti膜一體地形成的阻擋金屬膜105和PVD-seed-Cu膜103，而未拍攝SiO2膜。該第2樣本101用作本實(shí)施方式的第1實(shí)施例即第1樣本14的比較例。
圖7(a)-(c)所示的第3樣本102是通過與背景技術(shù)中所說明的半導(dǎo)體器件的制造方法大致相同的方法形成的樣本。具體地，首先，在真空中，在相當(dāng)于層間絕緣膜的SiO2膜的整面膜上，設(shè)置相當(dāng)于阻擋金屬膜的PVD-Ta膜104的整面膜。接著，不朝大氣開放地在真空中將PVD-seed-Cu膜106的整面膜設(shè)置在PVD-Ta膜104上。如此，第3樣本102具有在不暴露于大氣的情況下連續(xù)地形成的PVD-Ta膜104以及PVD-seed-Cu膜106的各整面膜在SiO2膜的整面膜上疊層地設(shè)置的結(jié)構(gòu)。這種結(jié)構(gòu)記作SiO2膜/PVD-Ta膜104/PVD-seed-Cu膜106。而且，在圖7(a)-(c)所示的照片中，拍攝了上述結(jié)構(gòu)中的PVD-Ta膜104和PVD-seed-Cu膜106，而未拍攝SiO2膜。該第3樣本102用作本實(shí)施方式的第1實(shí)施例即第1樣本14的第2比較例。
在該試驗(yàn)中，首先，將上述第1-第3樣本14、101、102分別在約200℃和約300℃進(jìn)行約1小時(shí)的退火。此后，通過SEM對(duì)退火后的各樣本14、101、102的各PVD-seed-Cu膜9、103、106的表面進(jìn)行觀察。同時(shí)，通過SEM對(duì)未經(jīng)退火的各樣本14、101、102的各PVD-seed-Cu膜9、103、106的表面進(jìn)行觀察。一般地，隨著各阻擋金屬膜(PVD-Ti膜、PVD-Ta膜)與各PVD-seed-Cu膜9、103、106的密合性變?nèi)?，各PVD-seed-Cu膜9、103、106的Cu通過退火而易于凝聚。圖5-圖7中，示出了通過SEM對(duì)退火處理前、約200℃的退火處理后、和約300℃的退火處理后的各樣本14、101、102的表面進(jìn)行觀察的結(jié)果。
如圖5(a)-(c)所示，在通過與本實(shí)施方式的半導(dǎo)體器件的制造方法作成的第1樣本14中，在退火處理前、約200℃的退火處理后、和約300℃的退火處理后的任一狀態(tài)中基本沒有觀察到在PVD-seed-Cu膜9上的Cu的凝聚。
此外，如圖6(a)所示，在PVD-Ti膜暴露于大氣后形成PVD-seed-Cu膜103的第2樣本101中，在退火處理前的情況下基本沒有觀察到在PVD-seed-Cu膜103上的Cu的凝聚。但是，如圖6(b)所示，在約200℃的退火處理后的情況下觀察到了在PVD-seed-Cu膜103上的Cu的部分的凝聚。而且，如圖6(c)所示，在約300℃的退火處理后的情況下觀察到了在PVD-seed-Cu膜103上的大致全面地散亂的Cu的凝聚107。而且，由該約300℃的退火處理所發(fā)生的Cu的凝聚部分107比由所述約200℃的退火處理所發(fā)生的Cu的凝聚部分107大。
如圖7(a)和(b)所示，在通過背景技術(shù)的半導(dǎo)體器件的制造方法形成的第3樣本102中，在退火處理前和約200℃的退火處理后的情況下基本沒有觀察到在PVD-seed-Cu膜106上的Cu的凝聚。但是，如圖7(c)所示，在約300℃的退火處理后的情況下觀察到了在PVD-seed-Cu膜106上的大致全面地散亂的Cu的凝聚108。由該第3樣本102的約300℃的退火處理所發(fā)生的Cu的凝聚部分108比如圖6(c)所示的第2樣本101的由所述約300℃的退火處理所發(fā)生的Cu的凝聚部分107大很多。
通過上述Cu的凝聚試驗(yàn)，可以得出如下所述的結(jié)論。如圖5(c)所示，當(dāng)在不暴露于大氣的情況下連續(xù)地形成PVD-Ti膜(第3阻擋金屬膜)以及PVD-seed-Cu膜9時(shí)，即使在約300℃下對(duì)PVD-seed-Cu膜9實(shí)施退火處理，也不發(fā)生Cu的凝聚(凝集)。而且，雖然在圖中省略了，根據(jù)本發(fā)明人等追加的試驗(yàn)，當(dāng)在不暴露于大氣的情況下連續(xù)地形成PVD-Ti膜以及PVD-seed-Cu膜9時(shí)，即使在約450℃下對(duì)PVD-seed-Cu膜9實(shí)施退火處理，也不發(fā)生Cu的凝聚。
此外，對(duì)如圖5(a)-(c)所示的在不暴露于大氣的情況下連續(xù)地形成PVD-Ti膜以及PVD-seed-Cu膜9的第1樣本14、和如圖7(a)-(c)所示的在不暴露于大氣的情況下連續(xù)地形成PVD-Ta膜以及PVD-seed-Cu膜106的第3樣本102進(jìn)行比較。如圖5(a)和(b)以及圖7(a)和(b)所示，第1樣本14和第3樣本102在進(jìn)行直到約200℃的退火處理的情況下都沒有發(fā)生Cu的凝聚。但是，當(dāng)在約300℃對(duì)第1樣本14和第3樣本102實(shí)施退火處理時(shí)，如圖5(c)所示，在第1樣本14中沒有發(fā)生Cu的凝聚，但是，如圖7(c)所示，在第3樣本102中發(fā)生了Cu的凝聚108。即，由此得出即使在不暴露于大氣的情況下通過PVD法連續(xù)地形成PVD-seed-Cu膜及其基底層時(shí)，由于基底層的材質(zhì)的不同，也會(huì)造成Cu的凝聚的發(fā)生溫度的不同。該基底層的材質(zhì)或成膜工序的差異，與用于調(diào)查相對(duì)于后面所述的燒結(jié)、SIV、或EM的Cu布線(Cu導(dǎo)電層)的可靠性(耐性)的各種試驗(yàn)的結(jié)果的差異有關(guān)。
此外，由圖6(a)-(c)可以得知，當(dāng)在PVD-Ti膜上形成PVD-seed-Cu膜103的情況下，若在形成PVD-seed-Cu膜103之前將PVD-Ti膜暴露于大氣，則會(huì)從約200℃開始慢慢發(fā)生Cu的凝聚。根據(jù)該結(jié)果，可以知道，當(dāng)在PVD-Ti膜的表層部上形成氧化物時(shí)，會(huì)使PVD-Ti膜和PVD-seed-Cu膜103的密合性劣化(降低)。由此，可推知具有在其表層部上形成了氧化物層的Ti膜上形成Cu膜而制成的布線的半導(dǎo)體器件的可靠性會(huì)降低。
在背景技術(shù)的上述專利文獻(xiàn)2中，公開了一種為了改善Cu布線與CVD膜或ALD膜的密合性的較低問題，而在CVD膜或ALD膜和籽晶Cu膜之間設(shè)置Ti氧化層的技術(shù)。該技術(shù)通過與上述第2樣本相同的方法形成阻擋金屬膜和籽晶Cu膜。具體地，在形成籽晶Cu膜之前，在CVD膜或ALD膜上形成Ti膜。接著，通過使Ti膜暴露于大氣，在Ti膜的表層部上形成Ti氧化層。此后，在Ti氧化層上形成籽晶Cu膜。如此，可以提高由CVD膜或ALD膜構(gòu)成的阻擋金屬膜和籽晶Cu膜的密合性，可以改善Cu布線的可靠性從而可以改善半導(dǎo)體器件的可靠性。
但是，根據(jù)本發(fā)明人所進(jìn)行的本實(shí)驗(yàn)，如可從圖6(a)-(c)所得知的，當(dāng)在Ti膜與籽晶Cu膜的界面上存在由于朝大氣開放而產(chǎn)生的氧化層時(shí)，基本上不可能抑制Cu的凝聚。即，可以得知非常難以改善半導(dǎo)體器件的可靠性劣化的程度。
在圖5-圖7中，記述了將各PVD-seed-Cu膜9、103、106的退火溫度設(shè)定為約200℃和約300℃時(shí)的試驗(yàn)結(jié)果(數(shù)據(jù))。另一方面，如背景技術(shù)中所說明的，在形成成為Cu布線的PVD-seed-Cu膜后的退火處理一般都是在350℃以上的高溫進(jìn)行。對(duì)此，如上所述，本實(shí)施方式的第1樣本14在退火處理溫度上升到約450℃時(shí)也不發(fā)生Cu的凝聚，可以在即使是約450℃高溫下進(jìn)行退火處理。即，該第1樣本14具有即使是約450℃高溫下也可以將PVD-seed-Cu膜的膜質(zhì)保持在適當(dāng)狀態(tài)下的耐性(可靠性)。
此外，在上述第1-第3樣本14、101、102中，在各PVD-seed-Cu膜9、103、106中都采用了由以大約10nm的膜厚構(gòu)成的Cu的整面膜。這些各PVD-seed-Cu膜9、103、106的約10nm的膜厚并不是以使用實(shí)際的半導(dǎo)體器件為目的而設(shè)定的。一般地，Cu的凝聚隨著Cu膜變薄而更易于發(fā)生。因此，為了使Cu的凝聚加速而使得各PVD-seed-Cu膜9、103、106間的Cu的凝聚狀態(tài)的比較變得較容易，而將各PVD-seed-Cu膜9、103、106形成其膜厚為大約10nm的薄體形狀。
如此，該第1實(shí)驗(yàn)為在一直將各PVD-seed-Cu膜9、103、106形成為薄膜，而使Cu易于凝聚的狀態(tài)(加速狀態(tài))下進(jìn)行的加速實(shí)驗(yàn)。即，以可以容易地對(duì)通過各種材質(zhì)或成膜方法所形成的各種阻擋金屬膜上所設(shè)置的各PVD-seed-Cu膜9、103、106的Cu的凝聚狀態(tài)進(jìn)行比較為目的。
第二方面，參照?qǐng)D8和圖9，說明調(diào)查Cu導(dǎo)電層的電氣特性的實(shí)驗(yàn)及其結(jié)果。該實(shí)驗(yàn)是為了驗(yàn)證即使不在與Cu導(dǎo)電層直接接觸的Ti膜的表層部上形成氧化物層，也基本上不會(huì)造成由Ti/Cu的反應(yīng)而造成在Cu導(dǎo)電層的主要部位上的電阻值的上升。具體地，例如，將為了使由形成Cu導(dǎo)電層時(shí)的CMP對(duì)設(shè)置有Cu導(dǎo)電層的層間絕緣膜造成的損傷/破壞恢復(fù)的退火處理的溫度、即燒結(jié)處理的溫度由通常的約370℃上升到約400℃來進(jìn)行處理。如此，通過使Ti膜與Cu導(dǎo)電層之間發(fā)生反應(yīng)(Ti/Cu反應(yīng))，來評(píng)估該反應(yīng)對(duì)Cu導(dǎo)電層的主要部位的電阻值會(huì)有如何影響。在進(jìn)行該燒結(jié)處理(燒結(jié)試驗(yàn))時(shí)，本發(fā)明人等制備了如下所述的第4和第5兩個(gè)樣本。
首先，雖然在圖中未示出，該第4樣本與上述Cu凝聚試驗(yàn)中所使用的第3樣本102相同，也是由背景技術(shù)的半導(dǎo)體器件的制造方法所形成的樣本。即，首先，在真空中，在層間絕緣膜中所形成的凹部?jī)?nèi)設(shè)置相當(dāng)于下層阻擋金屬膜的PVD-TaN膜。接著，不朝大氣開放地在真空中使作為上層阻擋金屬膜的PVD-Ta膜連續(xù)地疊層在PVD-TaN膜上。而且，不朝大氣開放地在真空中通過PVD法連續(xù)地在PVD-Ta膜上疊層設(shè)置籽晶Cu膜。如此，第4樣本具有在不暴露于大氣的情況下連續(xù)形成的PVD-TaN膜/PVD-Ta膜形成的2層結(jié)構(gòu)的阻擋金屬膜。而且，PVD-TaN膜和PVD-Ta膜的膜厚皆形成為約10nm。該第4樣本用作本實(shí)施方式的第2實(shí)施例即后面所述的第5樣本的第3比較例。
其次，第5樣本與上述Cu凝聚試驗(yàn)中所使用的第1樣本14相同，也是通過上述實(shí)施方式的半導(dǎo)體器件的制造方法形成的樣本。即，首先，在真空中，在層間絕緣膜中所形成的凹部?jī)?nèi)設(shè)置相當(dāng)于下層阻擋金屬膜的PVD-Ti膜。接著，不朝大氣開放地在真空中將作為中間阻擋金屬膜的CVD-TiSiN膜連續(xù)地疊層設(shè)置在PVD-Ti膜上。接著，不朝大氣開放地在真空中將作為上層阻擋金屬膜的PVD-Ti膜連續(xù)地疊層設(shè)置在CVD-TiSiN膜上。而且，還不朝大氣開放地在真空中通過PVD法在PVD-Ti膜上連續(xù)地疊層設(shè)置籽晶Cu膜。如此，第5樣本具有在不暴露于大氣的情況下連續(xù)形成的PVD-Ti膜/CVD-TiSiN膜/PVD-Ti膜形成的3層結(jié)構(gòu)的阻擋金屬膜。而且，上層和下層各PVD-Ti膜的膜厚皆形成為約6nm。同時(shí)，CVD-TiSiN膜的膜厚形成為約3nm。通過將各PVD-Ti膜的膜厚設(shè)定為比通常情況厚的約6nm，可以良好的靈敏度對(duì)Ti/Cu反應(yīng)進(jìn)行測(cè)定。該第5樣本用作本實(shí)施方式的第2實(shí)施例。
而且，在上述的第4樣本和第5樣本中，為了能容易地比較試驗(yàn)結(jié)果，采用了相同的Cu導(dǎo)電層結(jié)構(gòu)。具體地，第4樣本和第5樣本的Cu導(dǎo)電層結(jié)構(gòu)采用與如圖4(b)所示的半導(dǎo)體器件13相同的雙鑲嵌結(jié)構(gòu)。同時(shí)，Cu導(dǎo)電層12與下層Cu導(dǎo)電層電氣連接，構(gòu)成2層布線結(jié)構(gòu)。在Cu導(dǎo)電層12中，圖4(b)中實(shí)線箭頭W2所示的Cu布線12a的寬度設(shè)定為約0.42μm。此外，Cu布線12a的長(zhǎng)度設(shè)定為約1.7mm。此外，在Cu導(dǎo)電層12中，圖4(b)中實(shí)線箭頭W3所示的Cu通路插塞12b的直徑設(shè)定為約0.14μm。
在該試驗(yàn)中，對(duì)上述第4樣本在約370℃下進(jìn)行規(guī)定時(shí)間的燒結(jié)處理。將該試驗(yàn)記作(A)。時(shí)上述第5樣本在約370℃和約400℃的兩個(gè)溫度下進(jìn)行規(guī)定時(shí)間的燒結(jié)處理。在此，將對(duì)第5樣本在約370℃下進(jìn)行的燒結(jié)處理記作(B)。將對(duì)第5樣本在約400℃下進(jìn)行的燒結(jié)處理記作(C)。該約400℃的加熱溫度為用于使Ti膜與Cu導(dǎo)電層之間的反應(yīng)活性化的即所謂加速條件。如此，在對(duì)第4樣本和第5樣本進(jìn)行約370℃或約400℃的燒結(jié)處理后，測(cè)定各樣本的布線部及通路插塞的電阻值。而且進(jìn)行多次這種處理。將其結(jié)果示出于圖8和圖9中。
如圖8所示，布線電阻的最大值中，(A)的為最大。而且，布線電阻的測(cè)定值的偏移也是(A)的為最大。相對(duì)地，布線電阻的最大值中，(B)的為最小。而且，布線電阻的測(cè)定值的偏移也是(B)的為最小。(C)的布線電阻的最大值和布線電阻的測(cè)定值的偏移都位于(A)和(B)中間。
此外，如圖9所示，通路插塞的電阻的最大值中，(A)的為最大。但是，(A)的通路插塞的電阻的測(cè)定值的偏移位于(B)和(C)中間。
相對(duì)地，通路插塞的電阻的最大值中，(C)的為最小。而且，通路插塞的電阻的測(cè)定值的偏移也是(C)的為最小。(B)的通路插塞的電阻的最大值位于(A)和(C)中間。
由此可知，根據(jù)本實(shí)施方式，通過將實(shí)施Cu導(dǎo)電層和阻擋金屬膜的加熱處理時(shí)的溫度(履熱歷)設(shè)定為約400℃或以下，可以將布線部和通路插塞的電阻值抑制成與傳統(tǒng)的相比充分低的值。即，通過在不暴露于大氣的情況下連續(xù)地形成PVD-Ti膜/CVD-TiSiN膜/PVD-Ti膜/籽晶Cu膜，可以不在與Cu導(dǎo)電層直接接觸的Ti膜的表層部上形成氧化物層，而抑制Ti/Cu的反應(yīng)。結(jié)果，在Cu布線部或Cu通路插塞等Cu導(dǎo)電層的主要部位上基本上不會(huì)發(fā)生由Ti/Cu的反應(yīng)導(dǎo)致的電阻值的上升。
第三方面，參照?qǐng)D10，就調(diào)查對(duì)Cu導(dǎo)電層中應(yīng)力導(dǎo)致的空隙的發(fā)生(stress induced voidingSIV)的耐性(可靠性)的實(shí)驗(yàn)及其結(jié)果進(jìn)行說明。在進(jìn)行該SIV試驗(yàn)時(shí)，本發(fā)明人等大致地制備了如下所述的第6和第7兩種樣本。
首先，雖然在圖中未示出，該第6樣本為通過背景技術(shù)的半導(dǎo)體器件的制造方法而形成的具有與上述燒結(jié)試驗(yàn)中所使用的第4樣本基本相同的2層布線結(jié)構(gòu)的樣本。即，在該第6樣本中，PVD-TaN膜和PVD-Ta膜的各阻擋金屬膜皆不朝大氣開放地其膜厚形成為約10nm。此外，圖4(b)中實(shí)線箭頭W3所示的Cu通路插塞的直徑設(shè)定為約0.14μm。但是，圖4(b)中實(shí)線箭頭W1所示的下層Cu布線的寬度以及圖4(b)中實(shí)線箭頭W2所示的Cu布線的寬度分別設(shè)定成約0.42μm、約1μm、約2μm、約5μm、約10μm、和約25μm的6種而進(jìn)行組合。具體地，如圖10所示，通過改變下層Cu布線的寬度W1和Cu布線的寬度W2的組合，而預(yù)備(1)-(7)所示的7種第6樣本。這7種第6樣本用作本實(shí)施方式的第3實(shí)施例即后面所述的第7樣本的第4比較例。
其次，第7樣本為通過與上述實(shí)施方式的半導(dǎo)體器件的制造方法，使用作為中間阻擋金屬膜的CVD-TiSiN膜，形成為與上述燒結(jié)試驗(yàn)中所使用的第5樣本基本相同的2層布線結(jié)構(gòu)的樣本。例如，Cu通路插塞12b的直徑W3設(shè)定為約0.14μm。但是，在第7樣本中，PVD-Ti膜、CVD-TiSiN膜、和PVD-Ti膜皆不朝大氣開放地其膜厚形成為約3nm。此外，與上述第7樣本同樣地，下層Cu布線3的寬度W1以及Cu布線12a的寬度W2分別設(shè)定成約0.42μm、約1μm、約2μm、約5μm、約10μm、和約25μm共6種不同的大小而進(jìn)行組合。具體地，如圖10所示，通過改變下層Cu布線的寬度W1和Cu布線的寬度W2，而預(yù)備(8)-(14)所示的7種第7樣本。這7種第7樣本用作本實(shí)施方式的第3實(shí)施例。
在該SIV試驗(yàn)中，通過將上述第6樣本和第7樣本的通路插塞的直徑W3固定為約0.14μm，而改變下層Cu布線的寬度W1以及Cu布線的寬度W2，來調(diào)查由于應(yīng)力產(chǎn)生的次品(缺陷)發(fā)生率的傾向。此時(shí)，首先將第6和第各7樣本在未示出的恒溫槽中在約225℃下保持約1000小時(shí)。此后，對(duì)由分別被設(shè)定在約0.42μm-約25μm范圍內(nèi)的布線的寬度W1和W2構(gòu)成的、下層Cu布線和Cu布線的組合評(píng)價(jià)圖形進(jìn)行測(cè)定。在此，將對(duì)(1)-(7)的7種第6樣本進(jìn)行的SIV試驗(yàn)記作(D)。而將對(duì)(8)-(14)的7種第7樣本進(jìn)行的SIV試驗(yàn)記作(E)。在圖10中示出了該SIV試驗(yàn)(D)和(E)的試驗(yàn)結(jié)果。
一般地，已公知布線寬度越寬，則應(yīng)力的施加就越大，缺陷發(fā)生率就會(huì)上升。如圖10所示，在樣本(6)和(13)以及樣本(7)和(14)中，與其它樣本不同，特意將下層Cu布線的寬度W1以及Cu布線的寬度W2設(shè)定成相互差別較大。通過這種設(shè)定，來驗(yàn)證由于SIV造成的缺陷是由下層Cu布線的寬度W1以及Cu布線的寬度W2中的哪一方所造成的。
如圖10所示的曲線圖可知，在SIV(D)試驗(yàn)中，在下層Cu布線的寬度W1以及Cu布線的寬度W2皆為25μm的樣本(5)中，缺陷發(fā)生率增加。與此相對(duì)地，在SIV(E)試驗(yàn)中，即使是在下層Cu布線的寬度W1以及Cu布線的寬度W2皆為25μm的樣本(12)中，缺陷發(fā)生率也非常低。此外，在SIV(D)試驗(yàn)中，在樣本(1)-(7)中，樣本(3)、(4)和(7)的缺陷發(fā)生率基本上為0。與此相對(duì)地，在SIV(E)試驗(yàn)中，在樣本(8)-(14)中，除了樣本(12)以外全部的樣本的缺陷發(fā)生率基本上為0。該結(jié)果表明，根據(jù)本實(shí)施方式，與下層Cu布線的寬度W1以及Cu布線的寬度W2各自的大小無關(guān)地，與傳統(tǒng)技術(shù)相比，可以大大降低由于電阻上升而造成的缺陷發(fā)生率。即，根據(jù)本實(shí)施方式，與以往相比可大大地提高SIV可靠性(耐性)。
此外，在SIV試驗(yàn)(D)中，在特意將下層Cu布線的寬度W1以及Cu布線的寬度W2設(shè)定成相互差別較大的樣本(6)和(7)中，樣本(7)的缺陷發(fā)生率基本上為0。與此相對(duì)地，在SIV(E)試驗(yàn)中，在同樣地特意將下層Cu布線的寬度W1以及Cu布線的寬度W2設(shè)定成相互差別較大的樣本(13)和(14)中，任一樣本的缺陷發(fā)生率都基本上為0。該結(jié)果表明，與下層Cu布線的寬度W1的大小相比，顯然是因?yàn)镃u布線的寬度W2的大小而導(dǎo)致的由于SIV造成的缺陷。此外，根據(jù)本發(fā)明人等追加的試驗(yàn)表明，當(dāng)在形成籽晶Cu膜之前使與該籽晶Cu膜直接接觸的阻擋金屬膜暴露于大氣時(shí)，在(1)-(7)的全部第6樣本和(8)-(14)的全部第7樣本中，缺陷發(fā)生率大幅增加。即表明，當(dāng)在形成籽晶Cu膜之前使與該籽晶Cu膜直接接觸的阻擋金屬膜暴露于大氣時(shí)，與阻擋金屬膜的結(jié)構(gòu)或膜材質(zhì)無關(guān)地，由于SIV造成的缺陷發(fā)生率將大幅增加。
第四方面，與上述第3試驗(yàn)相同地，參照?qǐng)D11，就調(diào)查對(duì)Cu導(dǎo)電層中SIV的耐性的實(shí)驗(yàn)及其結(jié)果進(jìn)行說明。在進(jìn)行該SIV試驗(yàn)時(shí)，本發(fā)明人等大致地制備了如下所述的第8和第9兩種樣本。
首先，雖然在圖中未示出，該第8樣本為通過背景技術(shù)的半導(dǎo)體器件的制造方法而形成的具有與上述SIV試驗(yàn)中所使用的第6樣本完全相同的2層布線結(jié)構(gòu)的樣本。即，如圖11所示，在該第8樣本中，也將下層Cu布線的寬度W1以及Cu布線的寬度W2分別設(shè)定成約0.42μm、約1μm、約2μm、約5μm、約10μm、和約25μm共6種不同的大小而進(jìn)行組合。即，通過使下層Cu布線的寬度W1和Cu布線的寬度W2分別在約0.42μm-約25μm的范圍內(nèi)改變而進(jìn)行組合，從而制備由和上述第6樣本相同的設(shè)定而構(gòu)成的(15)-(21)的7種第8樣本。在該(15)-(21)7種第8樣本中，并分別將Cu通路插塞的直徑W3設(shè)定成與上述第6樣本相同的約0.14μm。這7種第8樣本用作本實(shí)施方式的第4實(shí)施例即后面所述的第9樣本的第5比較例。
其次，第9樣本為通過與上述實(shí)施方式的半導(dǎo)體器件的制造方法，使用作為中間阻擋金屬膜的ALD-TaN膜，形成為與上述SIV試驗(yàn)中所使用的第7樣本基本相同的2層布線結(jié)構(gòu)的樣本。即，在第9樣本中，PVD-Ti膜、ALD-TaN膜、和PVD-Ti膜皆不朝大氣開放地連續(xù)形成。此外，如圖11所示，在該第9樣本中，下層Cu布線的寬度W1以及Cu布線的寬度W2分別設(shè)定成約0.42μm、約1μm、約2μm、約5μm、約10μm、和約25μm共6種不同的大小而進(jìn)行組合。即，通過使下層Cu布線的寬度W1和Cu布線的寬度W2分別在約0.42μm-約25μm的范圍內(nèi)改變而進(jìn)行組合，從而制備由和上述第7樣本相同的設(shè)定而構(gòu)成的(22)-(28)的7種第9樣本。而且，在該(22)-(28)的7種第9樣本中，分別將Cu通路插塞12b的直徑W3設(shè)定成與上述第7樣本相同的約0.14μm。但是，與第7樣本不同地，在該第9樣本中，僅將中間阻擋金屬膜即ALD-TaN膜形成為約0.1nm的厚度。這7種第9樣本用作本實(shí)施方式的第4實(shí)施例。
以與上述第3SIV試驗(yàn)大致相同的設(shè)定進(jìn)行該第4SIV試驗(yàn)。但是，加熱時(shí)間設(shè)定為第3SIV試驗(yàn)的一半約500小時(shí)。在此，將對(duì)(15)-(21)的7種第8樣本進(jìn)行的SIV試驗(yàn)記作(F)。而將對(duì)(22)-(28)的7種第9樣本進(jìn)行的SIV試驗(yàn)記作(G)。在圖11中示出了該SIV試驗(yàn)(F)和(G)的試驗(yàn)結(jié)果。
如圖11所示的曲線圖表明，即使是在使用ALD-TaN膜作為中間阻擋金屬膜的情況下，也可以獲得與上述使用CVD-TiSiN膜的情況下相同的效果。即，即使是在使用ALD-TaN膜作為中間阻擋金屬膜的情況下，與傳統(tǒng)技術(shù)相比也可以大幅地提高SIV可靠性。而且，根據(jù)本發(fā)明人等追加的試驗(yàn)表明，當(dāng)在形成籽晶Cu膜之前使與該籽晶Cu膜直接接觸的阻擋金屬膜暴露于大氣時(shí)，在(15)-(21)的全部第8樣本和(22)-(28)的全部第9樣本中，缺陷發(fā)生率大幅增加。即表明，當(dāng)在形成籽晶Cu膜之前使與該籽晶Cu膜直接接觸的阻擋金屬膜暴露于大氣時(shí)，與阻擋金屬膜的結(jié)構(gòu)或膜材質(zhì)無關(guān)地，由于SIV造成的缺陷發(fā)生率將大幅增加。
如此，第3SIV試驗(yàn)和第4SIV試驗(yàn)的結(jié)果表明根據(jù)本實(shí)施方式可以將SIV耐性提高至背景技術(shù)的同等水平以上。
第五方面，參照?qǐng)D12，就調(diào)查對(duì)Cu導(dǎo)電層的電遷移(electromigrationEM)的耐性的實(shí)驗(yàn)及其結(jié)果進(jìn)行說明。在進(jìn)行該EM試驗(yàn)時(shí)，本發(fā)明人等制備了如下所述的第10和第11兩種樣本。
首先，雖然在圖中未示出，該第10樣本為通過與背景技術(shù)的半導(dǎo)體器件的制造方法相同的方法而形成阻擋金屬膜的樣本。其它部分與圖4(b)所示的本實(shí)施方式的半導(dǎo)體器件13相同。該第10樣本用作本實(shí)施方式的第5實(shí)施例即后面所述的第11樣本的第6比較例。其次，第11樣本為通過上述實(shí)施方式的半導(dǎo)體器件的制造方法所制造的樣本。該第11樣本用作本實(shí)施方式的第5實(shí)施例。在該第10樣本和第11樣本將各自的Cu布線的寬度W2和Cu通路插塞的直徑W3都設(shè)定為約0.15μm在將該第10和第11各樣本的保持溫度設(shè)定為約325℃的同時(shí)將通過該第10和第11各樣本的Cu布線的電流強(qiáng)度設(shè)定為約2MA/cm2的條件下實(shí)施第5EM試驗(yàn)。在圖12中示出了在該條件下的布線寬度為約0.15μm的評(píng)價(jià)圖形的EM試驗(yàn)的結(jié)果。
圖12所示的曲線圖表明，與背景技術(shù)的第10樣本相比較，本實(shí)施方式的第11樣本的通過EM的TTF(出現(xiàn)故障時(shí)間，time to failure)延長(zhǎng)至約10倍以上。即表明，根據(jù)本實(shí)施方式，與背景技術(shù)相比，可以將EM耐性(TTF)提高一位數(shù)。根據(jù)本發(fā)明者等進(jìn)行的研究表明，這樣大幅度的TTF的延伸，是提高Cu膜和最上層的金屬阻擋層Ti膜的密合性產(chǎn)生的效果。而且，根據(jù)本發(fā)明人等追加的試驗(yàn)表明，當(dāng)在形成籽晶Cu膜之前使與該籽晶Cu膜直接接觸的阻擋金屬膜暴露于大氣時(shí)，在該第10樣本和第11樣本中，圖12所示曲線圖朝左側(cè)移動(dòng)。即表明，當(dāng)在形成籽晶Cu膜之前使與該籽晶Cu膜直接接觸的阻擋金屬膜暴露于大氣時(shí)，與阻擋金屬膜的結(jié)構(gòu)或膜材質(zhì)無關(guān)地，由于EM造成的TTF變短。
如以上所說明的，根據(jù)該第1實(shí)施方式，在形成于半導(dǎo)體基板1的第n層的層間絕緣膜2b上的導(dǎo)電層用凹部5內(nèi)，在不朝大氣開放的情況下連續(xù)地疊層形成第1阻擋金屬膜(PVD-Ti膜)6、第2阻擋金屬膜(CVD-TiSiN膜)7、和第3阻擋金屬膜(PVD-Ti膜)8。同時(shí)，在不朝大氣開放的情況下連續(xù)地在第3阻擋金屬膜8上設(shè)置籽晶Cu膜(PVD-seed-Cu膜)9。之后，在籽晶Cu膜9上通過鍍敷法生長(zhǎng)Cu鍍膜10而埋入凹部5。如此，將由第1-第3阻擋金屬膜6、7、8的3層結(jié)構(gòu)構(gòu)成的阻擋金屬膜11覆蓋的雙鑲嵌結(jié)構(gòu)的Cu導(dǎo)電層12，形成在第n層的層間絕緣膜2b中。
根據(jù)這種結(jié)構(gòu)，由于在層間絕緣膜2b和對(duì)基底的材質(zhì)或種類敏感的CVD-TiSiN膜7之間設(shè)置有PVD-Ti膜6，所以可以穩(wěn)定地形成均質(zhì)的CVD-TiSiN膜7。而且，由于在CVD-TiSiN膜7和Cu導(dǎo)電層12(PVD-seed-Cu膜9)之間設(shè)置有PVD-Ti膜8，所以可以提高Cu導(dǎo)電層12和阻擋金屬膜11(PVD-Ti膜8)之間的密合性。即，可以改善覆蓋Cu導(dǎo)電層12并埋入層間絕緣膜2b中的阻擋金屬膜11的膜質(zhì)和成膜性、以及Cu導(dǎo)電層12和阻擋金屬膜11之間的密合性。結(jié)果，可以提高Cu導(dǎo)電層12的可靠性或電氣特性。同時(shí)，可以高效并容易地制造由于具有這種Cu導(dǎo)電層12而提高了可靠性或電氣特性的半導(dǎo)體器件13。同樣地，在使用由ALD法形成的ALD-TaN膜用作為中間阻擋金屬膜的本實(shí)施方式的第4實(shí)施例的第9樣本中也是如此。
具體地，由于提高了Cu導(dǎo)電層12和阻擋金屬膜11之間的密合性，所以，即使是對(duì)Cu導(dǎo)電層12實(shí)施高溫的加熱處理，也基本上不會(huì)發(fā)生Cu導(dǎo)電層12或下層Cu布線3中的Cu原子和空位(vacancy)沿Cu布線3或Cu導(dǎo)電層12和阻擋金屬膜11之間的界面移動(dòng)的現(xiàn)象。即，在Cu導(dǎo)電層12或下層Cu布線3中形成空隙(void)，而基本上不會(huì)發(fā)生Cu導(dǎo)電層12或下層Cu布線3的可靠性、品質(zhì)和電氣特性的降低。從而，基本上不存在由于在Cu導(dǎo)電層12或下層Cu布線3中形成空隙而造成的半導(dǎo)體器件13的可靠性、品質(zhì)、性能和生產(chǎn)率的降低。
此外，由于提高了Cu導(dǎo)電層12(籽晶Cu膜9)和阻擋金屬膜11之間的密合性，所以即使是將設(shè)置籽晶Cu膜9時(shí)半導(dǎo)體基板1的溫度保持在約25℃或以上，也基本上不會(huì)發(fā)生Cu的凝聚。因此，在設(shè)置籽晶Cu膜9時(shí)的半導(dǎo)體基板1的溫度保持在約25℃或以上，可以利用Cu的表面擴(kuò)散現(xiàn)象而高效地形成品質(zhì)優(yōu)良的籽晶Cu膜。如此，可以提高由于該籽晶Cu膜9對(duì)通路孔5b內(nèi)部的被覆率(覆蓋率)，同時(shí)，基本上不存在位于布線溝5a的開口部的由籽晶Cu膜9造成的懸伸部的生長(zhǎng)。結(jié)果，基本上可避免通過鍍敷生長(zhǎng)Cu鍍膜10而埋入導(dǎo)電層用凹部5(布線溝5a、通路孔5b)時(shí)的故障。
此外，如上所述，由于即使是對(duì)Cu導(dǎo)電層12實(shí)施高溫的加熱處理，也基本上不會(huì)在Cu導(dǎo)電層12發(fā)生空隙或Cu的凝聚，所以可以對(duì)形成后的Cu導(dǎo)電層12實(shí)施高溫的退火處理。如此，可以促進(jìn)Cu導(dǎo)電層12內(nèi)的晶粒生長(zhǎng)，提高Cu導(dǎo)電層12相對(duì)于應(yīng)力遷移或電遷移等的缺陷的可靠性(耐性)。
此外，在本實(shí)施方式中，在Cu導(dǎo)電層12(籽晶Cu膜9)、和與其直接接觸的上層阻擋金屬膜即第3阻擋金屬膜(PVD-Ti膜)8之間，不存在通過朝大氣開放而形成的金屬氧化物層。因此，基本上不存在因金屬氧化物層的存在而造成的Cu的凝聚。即，基本上不會(huì)由于金屬氧化物層的存在而導(dǎo)致半導(dǎo)體器件13的可靠性的劣化。此外，本實(shí)施方式的阻擋金屬膜11在上層和下層的各阻擋金屬膜(PVD-Ti膜)6、8之間設(shè)置有由CVD-TiSiN膜構(gòu)成的中間阻擋金屬膜7。如此，一般地，Cu的擴(kuò)散阻擋性可以對(duì)和CVD膜或ALD膜相比較差的Ti膜的阻擋性能進(jìn)行加強(qiáng)(補(bǔ)充)。即，本實(shí)施方式的阻擋金屬膜11與由單層Ti膜形成阻擋金屬膜的情況下相比，其Cu的擴(kuò)散阻擋性得到了提高。
此外，在本實(shí)施方式中，將全部的熱處理工序設(shè)定為在約400℃以下實(shí)施。如此，可以抑制在Cu導(dǎo)電層12和PVD-Ti膜8的界面中的Ti-Cu合金化。同時(shí)，可以抑制由于Cu導(dǎo)電層12中的Ti擴(kuò)散而導(dǎo)致的、Cu布線12a與Cu通路插塞12b的電阻值的上升。
(第2實(shí)施方式)下面參照?qǐng)D13-圖15說明本發(fā)明的第2實(shí)施方式。圖13-圖15為分別示出本實(shí)施方式的半導(dǎo)體器件的制造方法的工序截面圖。與上述第1實(shí)施方式的相同部分標(biāo)以相同的符號(hào)，并省略具體說明。
在本實(shí)施方式中，將Cu導(dǎo)電層與Cu布線和Cu通路插塞分別地形成，即所謂的單鑲嵌結(jié)構(gòu)，這一點(diǎn)與上述第1實(shí)施方式中不同。其它方面與上述第1實(shí)施方式相同。下面進(jìn)行簡(jiǎn)單說明。
首先，如圖13(a)所示，用與上述第1實(shí)施方式相同的方法，沿第n層的第1層間絕緣膜(第n層的下層層間絕緣膜)21a的厚度方向使其貫通，直到露出下層Cu布線3的表面，形成具有規(guī)定的圖形的通路孔22b。
然后，如圖13(b)所示，在通路孔22b內(nèi)，在不朝大氣開放的情況下連續(xù)地形成第1阻擋金屬膜(PVD-Ti膜)23、第2阻擋金屬膜(CVD-TiSiN膜)24、和第3阻擋金屬膜(PVD-Ti膜)25。接著，在不朝大氣開放的情況下連續(xù)地在第3阻擋金屬膜25上面設(shè)置未示出的籽晶Cu膜。接著，在籽晶Cu膜上通過鍍敷法生長(zhǎng)未示出的Cu鍍膜而埋入通路孔22b。此后，對(duì)第1-第3阻擋金屬膜23、24、25和Cu膜實(shí)施CMP處理。如此，將由第1-第3阻擋金屬膜23、24、25的3層結(jié)構(gòu)構(gòu)成的阻擋金屬膜26覆蓋的Cu通路插塞27b，形成在第n層的下層層間絕緣膜21a中。
其次，如圖14(a)所示，在由阻擋金屬膜26和Cu通路插塞27b構(gòu)成的第n層的下層層間絕緣膜21a上設(shè)置第n層的第2層間絕緣膜(第n層的上層層間絕緣膜)21b。接著，沿第n層的上層層間絕緣膜21b的厚度方向使其貫通，直到露出阻擋金屬膜26和Cu通路插塞27b的表面，形成具有規(guī)定的圖形的布線溝22a。
然后，如圖14(b)所示，在布線溝22a內(nèi)，在不朝大氣開放的情況下連續(xù)地形成第1阻擋金屬膜(PVD-Ti膜)28、第2阻擋金屬膜(CVD-TiSiN膜)29、和第3阻擋金屬膜(PVD-Ti膜)30。接著，在不朝大氣開放的情況下連續(xù)地在第3阻擋金屬膜30上設(shè)置未示出的籽晶Cu膜。接著，在籽晶Cu膜上通過鍍敷法生長(zhǎng)未示出的Cu鍍膜而埋入布線溝22a。此后，對(duì)第1-第3阻擋金屬膜28、29、30和Cu膜實(shí)施CMP處理。如此，將由第1-第3阻擋金屬膜28、29、30的3層結(jié)構(gòu)構(gòu)成的阻擋金屬膜31覆蓋的Cu布線27a，形成在第n層的上層層間絕緣膜21b中。
通過上述工序，在第n層的層間絕緣膜21內(nèi)，形成了具有由Cu布線27a和Cu通路插塞27b分別地形成的單鑲嵌結(jié)構(gòu)所形成的Cu導(dǎo)電層27。
其次，如圖15所示，覆蓋阻擋金屬膜31和Cu布線27a，在第n層的上層層間絕緣膜21b的表面上設(shè)置第n+1層的層間絕緣膜(上層絕緣膜)32。之后，經(jīng)過預(yù)定的規(guī)定工序，獲得具有圖15所示布線結(jié)構(gòu)的所希望的半導(dǎo)體器件33。即，獲得作為Cu多層布線結(jié)構(gòu)的、具有由下層Cu布線3和Cu單鑲嵌布線27構(gòu)成的2層的Cu疊層布線結(jié)構(gòu)的本實(shí)施方式的半導(dǎo)體器件33。
如上所述，根據(jù)該第2實(shí)施方式，可以獲得與上述第1實(shí)施方式相同的效果。而且，由于在Cu布線27a和Cu通路插塞27b之間設(shè)置有PVD-Ti膜28、CVD-TiSiN膜29、和PVD-Ti膜30的3層結(jié)構(gòu)構(gòu)成的阻擋金屬膜31，所以在Cu布線27a和Cu通路插塞27b之間基本上不會(huì)發(fā)生背景技術(shù)中所說明的問題。
(第3實(shí)施方式)下面參照?qǐng)D16-圖20說明本發(fā)明的第3實(shí)施方式。圖16-圖20為分別示出本實(shí)施方式的半導(dǎo)體器件的截面圖。與上述第1實(shí)施方式和第2實(shí)施方式的相同部分標(biāo)以相同的符號(hào)，并省略具體說明。
在本實(shí)施方式中，對(duì)適用上述第1實(shí)施方式和第2實(shí)施方式的至少一方的半導(dǎo)體器件的制造方法而制造的、具有多層布線結(jié)構(gòu)的半導(dǎo)體器件和具有虛擬布線結(jié)構(gòu)的半導(dǎo)體器件，舉出一些具體例子進(jìn)行說明。
首先，如圖16所示的半導(dǎo)體器件14，適用上述第1實(shí)施方式的半導(dǎo)體器件的制造方法而制造。具體地，首先，對(duì)設(shè)置在半導(dǎo)體基板1的表面上的最下層(第1層)的形成在層間絕緣膜42a(42)上所形成的凹部5，用第1阻擋金屬膜6、第2阻擋金屬膜7、第3阻擋金屬膜8和Cu膜12埋入。之后，覆蓋埋入凹部5的第1層的Cu膜12，在第1層的層間絕緣膜42a上設(shè)置作為上層絕緣膜的第2層的層間絕緣膜42b(42)。接著，在該第2層的層間絕緣膜42b內(nèi)露出第1層的Cu膜12表面地形成第2層的凹部5。接著，通過PVD法，使第1阻擋金屬膜6與第1層的Cu膜12接觸而設(shè)置在第2層的凹部5內(nèi)。接著，通過CVD法和ALD法中至少一方的方法，在第1阻擋金屬膜6上設(shè)置第2阻擋金屬膜7。接著，通過PVD法，在第2阻擋金屬膜7上設(shè)置第3阻擋金屬膜8。這些第1-第3阻擋金屬膜6、7、8通過不朝大氣開放而連續(xù)地形成。接著，在第2層的第3阻擋金屬膜8上，在不朝大氣開放的條件下設(shè)置作為Cu膜的第2層的Cu膜12，埋入該第2層的層間絕緣膜42b內(nèi)的凹部5內(nèi)。
隨后，進(jìn)行1次以上的上述處理。如此，可以獲得在通過第1-第3阻擋金屬膜6、7、8的3層結(jié)構(gòu)構(gòu)成的阻擋金屬膜11覆蓋的同時(shí)，由Cu布線12a和Cu通路插塞12b一體地形成的雙鑲嵌結(jié)構(gòu)的Cu導(dǎo)電層12多層疊置地設(shè)置的結(jié)構(gòu)的半導(dǎo)體器件41。各Cu導(dǎo)電層12通過阻擋金屬膜11而相互地電氣連接。同時(shí)，最下層的Cu導(dǎo)電層12(Cu導(dǎo)通插塞12b)通過阻擋金屬膜11而與形成在半導(dǎo)體基板1的表層部的下層導(dǎo)電層即擴(kuò)散層43相互地電氣連接。
其次，如圖17所示的半導(dǎo)體器件51，適用上述第2實(shí)施方式的半導(dǎo)體器件的制造方法而制造。即，具有多層疊置由Cu布線27a和Cu通路插塞27b分別地形成的單鑲嵌結(jié)構(gòu)的Cu導(dǎo)電層27而形成的結(jié)構(gòu)，其中，Cu通路插塞27b由第1-第3阻擋金屬膜23、24、25的3層結(jié)構(gòu)構(gòu)成的阻擋金屬膜26所覆蓋，Cu布線27a由第1-第3阻擋金屬膜28、29、30的3層結(jié)構(gòu)構(gòu)成的阻擋金屬膜31所覆蓋。各Cu導(dǎo)電層27通過阻擋金屬膜26、31而相互地電氣連接。同時(shí)，最下層的Cu導(dǎo)電層27(Cu導(dǎo)通插塞27b)通過阻擋金屬膜26、31而與形成在半導(dǎo)體基板1的表層部的下層導(dǎo)電層即擴(kuò)散層43相互地電氣連接。
其次，圖18所示的半導(dǎo)體器件61適用上述第1實(shí)施方式和第2實(shí)施方式的半導(dǎo)體器件的制造方法而制造。即，Cu導(dǎo)電層62僅作為Cu布線而形成。同時(shí)，Cu導(dǎo)電層62設(shè)置在由單層膜形成的、疊層成多個(gè)層的各個(gè)層間絕緣膜63內(nèi)。各層的Cu導(dǎo)電層62通過由第1-第3阻擋金屬膜28、29、30的3層結(jié)構(gòu)構(gòu)成的阻擋金屬膜31覆蓋。
其次，圖19所示的半導(dǎo)體器件71也適用上述第1實(shí)施方式和第2實(shí)施方式的半導(dǎo)體器件的制造方法而制造。即，除了最上層以外，各層的Cu導(dǎo)電層72僅作為Cu通路插塞而形成。同時(shí)，最上層的Cu導(dǎo)電層73形成為Cu布線73a和Cu通路插塞73b一體地形成的雙鑲嵌結(jié)構(gòu)。各Cu通路插塞72和Cu導(dǎo)電層73設(shè)置在由單層膜形成的、疊層成多個(gè)層的各個(gè)層間絕緣膜74內(nèi)。各層的Cu通路插塞72由第1-第3阻擋金屬膜23、24、25的3層結(jié)構(gòu)構(gòu)成的阻擋金屬膜26所覆蓋。此外，最上層的Cu導(dǎo)電層73通過第1-第3阻擋金屬膜6、7、8的3層結(jié)構(gòu)構(gòu)成的阻擋金屬膜11覆蓋。而且，最下層的Cu通路插塞(Cu導(dǎo)通插塞)72通過阻擋金屬膜26而與形成在半導(dǎo)體基板1的表層部的擴(kuò)散層43相互地電氣連接。
圖20所示的半導(dǎo)體器件81適用上述第1實(shí)施方式的半導(dǎo)體器件的制造方法而制造。即，在制造如圖4(b)所示的第1實(shí)施方式的半導(dǎo)體器件13時(shí)，與形成第n層的Cu導(dǎo)電層和阻擋金屬膜11并列地，在距Cu導(dǎo)電層12的規(guī)定距離處還設(shè)置有Cu虛擬導(dǎo)電層(Cu虛擬膜)82。該Cu虛擬導(dǎo)電層82作為僅由不伴隨有通路插塞的布線形成的Cu虛擬布線82而形成。這種結(jié)構(gòu)的Cu虛擬導(dǎo)電層82可以通過與Cu導(dǎo)電層12大致相同的工序而容易地獲得。但是，該Cu虛擬導(dǎo)電層82與Cu導(dǎo)電層12不同，不是作為實(shí)際上有電流流動(dòng)的有效布線而設(shè)置的導(dǎo)電層。該Cu虛擬導(dǎo)電層82是為了降低由于CMP工序或?qū)娱g絕緣膜2的熱收縮和熱膨脹等造成在Cu導(dǎo)電層12中產(chǎn)生應(yīng)力(外力)而設(shè)置的。
Cu導(dǎo)電層12如上述通過第1-第3阻擋金屬膜6、7、8的3層結(jié)構(gòu)構(gòu)成的阻擋金屬膜11覆蓋。因此，Cu導(dǎo)電層12和阻擋金屬膜11之間的密合性很高。因此，該Cu導(dǎo)電層12其本身對(duì)Cu導(dǎo)電層12中加上的應(yīng)力的耐性高。通過在這種Cu導(dǎo)電層12的周圍，還配置有與Cu導(dǎo)電層12同樣地通過阻擋金屬膜11覆蓋的Cu虛擬導(dǎo)電層82，可以大幅地提高Cu導(dǎo)電層12對(duì)應(yīng)力的耐性。
如上所述，根據(jù)該第3實(shí)施方式，可以獲得與上述第1實(shí)施方式和第2實(shí)施方式相同的效果。而且，對(duì)應(yīng)于半導(dǎo)體器件的規(guī)格等，可以提供各種結(jié)構(gòu)或性能的半導(dǎo)體器件。
(第4實(shí)施方式)下面參照?qǐng)D21-圖26說明本發(fā)明的第4實(shí)施方式。圖21為示出本實(shí)施方式的半導(dǎo)體器件的截面圖。圖22為示出通過本實(shí)施方式的半導(dǎo)體器件的制造方法所設(shè)置的Cu籽晶層的表面狀態(tài)的溫度依賴性的照片。圖23為示出通過作為本實(shí)施方式的比較例的背景技術(shù)的一實(shí)例的半導(dǎo)體器件的制造方法所設(shè)置的Cu籽晶層的表面狀態(tài)的溫度依賴性的照片。圖24為分別示出作為阻擋金屬膜使用PVD-Ti膜的本實(shí)施方式的Cu布線與下層Cu布線的組合、以及背景技術(shù)的Cu布線與下層Cu布線的組合的SIV耐性的布線寬度依賴性的曲線圖。圖25為以不同的燒結(jié)退火溫度分別示出本實(shí)施方式的Cu布線內(nèi)的Ti濃度和Ti的擴(kuò)散深度關(guān)系的曲線圖。圖26為分別示出本實(shí)施方式的Cu布線與背景技術(shù)的Cu布線的燒結(jié)試驗(yàn)后的電阻值的曲線圖。與上述第1-第3實(shí)施方式的相同部分標(biāo)以相同的符號(hào)，并省略具體說明。
在本實(shí)施方式中，在上述第1-第3實(shí)施方式中分別使用的第1和第3阻擋金屬膜6、8中，至少第3阻擋金屬膜8實(shí)質(zhì)上形成為由Ti構(gòu)成的單層膜。同時(shí)，對(duì)埋入導(dǎo)電層用凹部5的第1-第3阻擋金屬膜6、7、8、以及由第1和第2Cu膜9、Cu膜10構(gòu)成的Cu布線12在約420℃或以下實(shí)施退火處理。由此，通過退火處理將從第3阻擋金屬膜8擴(kuò)散至Cu布線12中的Ti的濃度抑制為不足約1.2原子％。如此，在不會(huì)使Cu布線的電阻值上升的同時(shí)，可以提高相對(duì)于由熱應(yīng)力導(dǎo)致的空隙的發(fā)生或電遷移的耐性等的Cu布線的電氣可靠性。
首先，參照?qǐng)D21就本實(shí)施方式的半導(dǎo)體器件及其制造方法進(jìn)行說明。除了對(duì)埋入導(dǎo)電層用凹部5的第1-第3阻擋金屬膜6、7、8、以及由第1和第2Cu膜9、10構(gòu)成的Cu布線12實(shí)施退火處理的處理的溫度以外，本實(shí)施方式的半導(dǎo)體器件的制造方法與上述的第1實(shí)施方式的半導(dǎo)體器件的制造方法基本上相同。
首先，如圖21所示，用與上述第1實(shí)施方式相同的方法，沿第n層的層間絕緣膜2b的厚度方向使其貫通，直到露出下層Cu布線3的表面，形成具有規(guī)定的圖形的布線溝5a和通路孔5b。
其次，在覆蓋第n層的層間絕緣膜2b的表面和下層Cu布線3的露出面的狀態(tài)下，將由Ti單層膜構(gòu)成的第1阻擋金屬膜(下層阻擋金屬膜)6設(shè)置在導(dǎo)電層用凹部5內(nèi)。該Ti膜6通過PVD法(濺射法)在不朝大氣開放(不暴露于大氣)的情況下形成約3nm的膜厚。接著，在該第1阻擋金屬膜(Ti膜)6的表面上，設(shè)置由作為金屬氮化物的TiSiN構(gòu)成的第2阻擋金屬膜(中間阻擋金屬層)7。該TiSiN膜7通過CVD法在不朝大氣開放的情況下與Ti膜6連續(xù)地形成約3nm的膜厚。然后，在該第2阻擋金屬膜(TiSiN膜)7的表面上，設(shè)置由Ti單層膜構(gòu)成的第3阻擋金屬膜(上層阻擋金屬層)8。在本實(shí)施方式中，該Ti膜8通過PVD法(濺射法)在不朝大氣開放的情況下與TiSiN膜7連續(xù)地形成約15nm的膜厚。
然后，在第3阻擋金屬膜(Ti膜)8的表面上由PVD法設(shè)置第1Cu膜9(seed-Cu膜)，該第1Cu膜9為用于設(shè)置第2Cu膜10的籽晶層(基底層)。在本實(shí)施方式中，該第1Cu膜9在不朝大氣開放的情況下與Ti膜8連續(xù)地形成約60nm的膜厚。然后，將成為Cu布線的主要部分即Cu布線體部的第2Cu膜10通過鍍敷法設(shè)置在作為其基底層的該第1Cu膜(籽晶Cu膜)9的表面上。與第1實(shí)施方式相同地，作為該第2Cu膜的Cu鍍膜10與籽晶Cu膜9一體地生長(zhǎng)，直到與籽晶Cu膜9一起的膜厚成為約800nm為止。如此，在由布線溝5a和通路孔5b構(gòu)成的導(dǎo)電層用凹部5的內(nèi)側(cè)，埋入3層結(jié)構(gòu)的阻擋金屬膜11以及籽晶Cu膜9和Cu鍍膜10。在導(dǎo)電層用凹部5的埋入工作完成后，對(duì)層間絕緣膜2b以及各膜6、7、8、9、10等設(shè)定加熱溫度為約150℃、加熱時(shí)間為約60分而進(jìn)行退火處理。
其次，通過CMP處理進(jìn)行研磨而除去導(dǎo)電層用凹部5外側(cè)的不需要的第1-第3阻擋金屬膜6、7、8以及籽晶Cu膜9和Cu鍍膜10。如此，用由第1-第3阻擋金屬膜6、7、8的3層結(jié)構(gòu)構(gòu)成的阻擋金屬膜11覆蓋由Cu布線12a和Cu通路插塞12b一體地形成的Cu雙鑲嵌布線12，而設(shè)置在導(dǎo)電層用凹部5內(nèi)。
其次，在覆蓋阻擋金屬膜11和Cu雙鑲嵌布線12的狀態(tài)下，在第n層的層間絕緣膜2b的表面上通過CVD法設(shè)置第n+1層的層間絕緣膜(上層絕緣膜)2c。接著，對(duì)層間絕緣膜2b、2c、阻擋金屬膜11和Cu雙鑲嵌布線12等設(shè)定加熱溫度為約370℃、加熱時(shí)間為約60分鐘而進(jìn)行退火處理。之后，經(jīng)過預(yù)定的規(guī)定工序，獲得具有圖21所示布線結(jié)構(gòu)的所希望的半導(dǎo)體器件91。即，獲得作為Cu多層布線結(jié)構(gòu)的、具有由下層Cu布線3和Cu雙鑲嵌布線12構(gòu)成的2層的Cu疊層布線結(jié)構(gòu)的本實(shí)施方式的半導(dǎo)體器件91。
下面，參照?qǐng)D22-圖26，說明為了調(diào)查由上述實(shí)施方式的半導(dǎo)體器件的制造方法所制造的半導(dǎo)體器件91的可靠性、品質(zhì)、以及電氣特性、而由本發(fā)明人所進(jìn)行的一些實(shí)驗(yàn)及其結(jié)果。
第一方面，參照?qǐng)D22和圖23，說明調(diào)查在籽晶Cu膜中Cu凝聚的實(shí)驗(yàn)及其結(jié)果。該實(shí)驗(yàn)是為了調(diào)查阻擋金屬膜和設(shè)置在其表面上的籽晶Cu膜(籽晶Cu層)的密合性而進(jìn)行的。具體地，對(duì)在形成籽晶Cu膜之前，阻擋金屬膜對(duì)大氣開放的情況下與阻擋金屬膜對(duì)大氣不開放的情況下的在阻擋金屬膜上籽晶Cu膜中Cu的凝聚狀態(tài)進(jìn)行比較。在進(jìn)行該Cu的凝聚試驗(yàn)時(shí)，本發(fā)明人等制備了下面所述的第12、第13樣本15、109共2個(gè)樣本。
首先，如圖22(a)-(c)所示的第12樣本15是通過與上述實(shí)施方式的半導(dǎo)體器件的制造方法相同的方法形成直到籽晶Cu膜9的樣本。具體地，首先，在真空中，在相當(dāng)于層間絕緣膜2的SiO2膜的整面膜上，連續(xù)地設(shè)置相當(dāng)于第3阻擋金屬膜(Ti阻擋金屬膜)8的PVD-Ti膜8的整面膜，并使其形成為膜厚度至約10nm為止。接著，在真空中在PVD-Ti膜8上連續(xù)地設(shè)置PVD-籽晶Cu膜(PVD-seed-Cu膜)9的整面膜，直到其膜厚度為約10nm為止。如此，第12樣本15具有在不暴露于大氣(不朝大氣開放)的情況下連續(xù)地形成的PVD-Ti膜8、PVD-seed-Cu膜9的各整面膜在SiO2膜的整面膜上疊層地設(shè)置的結(jié)構(gòu)。這種結(jié)構(gòu)記作SiO2膜/PVD-Ti膜8/PVD-seed-Cu膜9。
而且，與第1實(shí)施方式相同地，“/”表示在形成其前后的膜時(shí)未暴露于大氣。此外，在圖22(a)-(c)所示的照片中，僅拍攝了上述結(jié)構(gòu)中的PVD-Ti膜8和PVD-seed-Cu膜9，而未拍攝SiO2膜。該第12樣本15用作本實(shí)施方式的第1實(shí)施例。
其次，如圖23(a)-(c)所示的第13樣本109是通過與上述實(shí)施方式的半導(dǎo)體器件的制造方法不同的方法，即在形成PVD-Ti膜8的整面膜之后，在其上形成PVD-seed-Cu膜9的整面膜之前，使PVD-Ti膜8朝大氣開放而制成的樣本。具體地，首先，在真空中，在SiO2膜的整面膜上，設(shè)置相當(dāng)于第3阻擋金屬膜(Ti阻擋金屬膜)的PVD-Ti膜8的整面膜，并使其形成為膜厚度至約10nm為止。接著，在PVD-Ti膜8的整面膜之上形成PVD-seed-Cu膜110之前，將PVD-Ti膜8的整面膜暴露于大氣中，在其表層部上形成氧化物層。其后，在真空中，在該表層部上形成了氧化物層的PVD-Ti膜8的整面膜上設(shè)置PVD-seed-Cu膜110的整面膜，并使其形成為膜厚度至約10nm為止。即，除了在已暴露于大氣的PVD-Ti膜8的整面膜上形成PVD-seed-Cu膜110的整面膜以外，具有與第12樣本15基本相同的結(jié)構(gòu)。將該結(jié)構(gòu)記作SiO2膜/PVD-Ti膜8//PVD-seed-Cu膜110。
而且，與第1實(shí)施例相同地，“//”表示在形成其前后的膜時(shí)曾暴露于大氣。在圖23(a)-(c)所示的照片中，僅拍攝了上述結(jié)構(gòu)中的PVD-Ti膜8和PVD-seed-Cu膜110，而未拍攝SiO2膜。該第13樣本109用作本實(shí)施方式的第1實(shí)施例即第12的樣本15的第1比較例。
在該試驗(yàn)中，首先，對(duì)上述第12和第13的各樣本15、109分別在約370℃和約450℃進(jìn)行約1小時(shí)的退火。此后，通過SEM對(duì)退火處理后的各樣本15、109的各PVD-seed-Cu膜9、110的表面進(jìn)行觀察。同時(shí)，通過SEM對(duì)未經(jīng)退火處理的各樣本15、109的各PVD-seed-Cu膜9、110的表面進(jìn)行觀察。圖22(a)-(c)和圖23(a)-(c)中，分別示出了通過SEM對(duì)退火處理前、約370℃的退火處理后、和約450℃的退火處理后的各樣本15、109的表面進(jìn)行觀察的結(jié)果。
如圖22(a)-(c)所示，在通過與本實(shí)施方式的半導(dǎo)體器件的制造方法作成的第12的樣本15中，在退火處理前、約370℃的退火處理后、和約450℃的退火處理后的任一狀態(tài)中基本沒有觀察到在PVD-seed-Cu膜9上的Cu的凝聚。
此外，如圖23(a)所示，在PVD-Ti膜8暴露于大氣后形成PVD-seed-Cu膜110的第13的樣本109中，在退火處理前的情況下基本沒有觀察到在PVD-seed-Cu膜110上的Cu的凝聚。但是，如圖23(b)所示，在約370℃的退火處理后的情況下觀察到了在PVD-seed-Cu膜110上的Cu的部分的凝聚111。而且，如圖23(c)所示，在約450℃的退火處理后的情況下觀察到了在PVD-seed-Cu膜110上的大致全面地散亂的Cu的凝聚111。
通過上述Cu的凝聚試驗(yàn)，可以得出如下所述的結(jié)論。如圖22(c)所示，當(dāng)在不暴露于大氣的情況下連續(xù)地形成PVD-Ti膜8以及PVD-seed-Cu膜9時(shí)，即使在約450℃對(duì)PVD-seed-Cu膜9實(shí)施退火處理，也不發(fā)生Cu的凝聚。相反，當(dāng)在已暴露于大氣中的PVD-Ti膜8上形成PVD-seed-Cu膜110時(shí)，表明由存在于PVD-Ti膜8和PVD-seed-Cu膜110之間的界面(PVD-Ti膜8的表層部)的氧化物層對(duì)PVD-Ti膜8和PVD-seed-Cu膜110之間的密合性產(chǎn)生阻礙，從而使各膜8和膜110之間的密合性劣化(降低)。從而可以推定具有在其表層部上形成了氧化物層的Ti膜上形成Cu膜而制成的布線的半導(dǎo)體器件的可靠性會(huì)發(fā)生劣化。而且，通過如上述實(shí)施方式的半導(dǎo)體器件的制造方法所作成的第12樣本15即使在將退火處理溫度升至約450℃時(shí)也不發(fā)生Cu的凝聚，即便是在約450℃的高溫下也可以進(jìn)行退火處理。即，該第12樣本15具有即使是約450℃的高溫也可以將PVD-seed-Cu膜的膜質(zhì)保持在適當(dāng)狀態(tài)下的耐性(可靠性)。
而且，該實(shí)驗(yàn)與第1實(shí)施方式中所說明的Cu的凝聚實(shí)驗(yàn)相同地，為一直在將各PVD-seed-Cu膜9、110形成為薄膜，而使Cu易于凝聚的狀態(tài)(加速狀態(tài))下進(jìn)行的加速實(shí)驗(yàn)。即，以可以容易地對(duì)通過各種材質(zhì)或成膜方法所形成的各種阻擋金屬膜上所設(shè)置的各PVD-seed-Cu膜9、110等的Cu的凝聚狀態(tài)進(jìn)行比較為目的。但是，根據(jù)本發(fā)明人等的追加試驗(yàn)表明，在本實(shí)施實(shí)施方式和上述第1-第3實(shí)施方式中的3層結(jié)構(gòu)的阻擋金屬膜11、26、31中，得到與上述第12樣本15同樣的結(jié)果。
第二方面，參照?qǐng)D24，就調(diào)查對(duì)Cu導(dǎo)電層中應(yīng)力導(dǎo)致的空隙的發(fā)生的耐性(可靠性)的實(shí)驗(yàn)及其結(jié)果進(jìn)行說明。在進(jìn)行該SIV試驗(yàn)時(shí)，本發(fā)明人等大致地制備了如下所述的第14和第15兩種樣本。
首先，雖然在圖中未示出，該第14樣本為通過背景技術(shù)的半導(dǎo)體器件的制造方法而形成的樣本。即，在該第14樣本中，PVD-Ta膜構(gòu)成的阻擋金屬膜不朝大氣開放地其膜厚形成為約10nm。此外，圖21中實(shí)線箭頭W3所示的Cu通路插塞12b的直徑設(shè)定為約0.14μm。但是，圖21中實(shí)線箭頭W1所示的下層Cu布線3的寬度以及圖21中實(shí)線箭頭W2所示的Cu布線12a的寬度分別設(shè)定成約0.42μm、約1μm、約2μm、約5μm、約10μm、和約25μm共6種不同的大小而進(jìn)行組合。具體地，如圖24所示，通過改變下層Cu布線3的寬度W1和Cu布線12a的寬度W2的組合，而制備(29)-(35)所示的7種第14樣本。這7種第14樣本用作本實(shí)施方式的第2實(shí)施例即后面所述的第15樣本的第2比較例。
其次，第15樣本為通過本實(shí)施方式的半導(dǎo)體器件的制造方法，將阻擋金屬膜形成為具有PVD-Ti膜(第1阻擋金屬膜)/CVD-TiSiN膜(第2阻擋金屬膜)/PVD-Ti膜(第3阻擋金屬膜)的3層結(jié)構(gòu)的阻擋金屬膜的樣本。在該第15樣本中，作為第3阻擋金屬膜(上層阻擋金屬膜)的PVD-Ti膜不朝大氣開放地其膜厚形成為約10nm。此外，與上述第14樣本同樣地，在該第15樣本中，Cu通路插塞12b的直徑W3設(shè)定為約0.14μm，同時(shí)，下層Cu布線3的寬度W1以及Cu布線12a的寬度W2分別設(shè)定成約0.42μm、約1μm、約2μm、約5μm、約10μm、和約25μm共6種不同的大小而進(jìn)行組合。具體地，如圖24所示，通過改變下層Cu布線3的寬度W1和Cu布線12a的寬度W2的組合，而制備(36)-(42)所示的7種第15樣本。這7種第15樣本用作本實(shí)施方式的第2實(shí)施例。
在該SIV試驗(yàn)中，通過將上述第14樣本和第15樣本的通路插塞的直徑W3固定為約0.14μm，而改變下層Cu布線3的寬度W1以及Cu布線12a的寬度W2，來調(diào)查由于應(yīng)力產(chǎn)生的缺陷發(fā)生率。此時(shí)，首先將第14樣本和第15樣本在未示出的恒溫槽中在約225℃下保持約1000小時(shí)。此后，對(duì)由分別被設(shè)定在約0.42μm-約25μm范圍內(nèi)的布線的寬度W1和W2的、下層Cu布線3和Cu布線12a的組合評(píng)價(jià)圖形進(jìn)行測(cè)定。在此，將對(duì)(29)-(35)的7種第14樣本進(jìn)行的SIV試驗(yàn)記作(H)。而將對(duì)(36)-(42)的7種第15樣本進(jìn)行的SIV試驗(yàn)記作(I)。在圖24中示出了該SIV試驗(yàn)(H)和(I)的試驗(yàn)結(jié)果。
如圖24所示的曲線圖可知，在SIV(H)試驗(yàn)中，在下層Cu布線3的寬度W1以及Cu布線12a的寬度W2皆為25μm的樣本(33)中，缺陷發(fā)生率增加。與此相對(duì)地，在SIV(I)試驗(yàn)中，即使是在下層Cu布線3的寬度W1以及Cu布線12a的寬度W2皆為25μm的樣本(40)中，缺陷發(fā)生率也非常低。此外，在SIV(H)試驗(yàn)中，在樣本(29)-(35)中，樣本(34)的缺陷發(fā)生率基本上為0。與此相對(duì)地，在SIV(I)試驗(yàn)中，在樣本(36)-(42)中，3個(gè)樣本(36)、(41)、(42)的缺陷發(fā)生率基本上為0。該結(jié)果表明，根據(jù)本實(shí)施方式，與下層Cu布線3的寬度W1以及Cu布線12a的寬度W2各自的大小無關(guān)地，與傳統(tǒng)技術(shù)相比，可以降低由于電阻上升而造成的缺陷發(fā)生率。即，根據(jù)本實(shí)施方式表明，可以提高SIV可靠性(SIV耐性)使其與傳統(tǒng)技術(shù)的半導(dǎo)體器件同等地或更好。
第三，參照?qǐng)D25和圖26，就調(diào)查Cu布線內(nèi)的Ti濃度對(duì)布線電阻的影響的實(shí)驗(yàn)及其結(jié)果進(jìn)行說明。在進(jìn)行該實(shí)驗(yàn)時(shí)，本發(fā)明人等制備了下面所述的第16-第18樣本的共3個(gè)樣本(J)、(K)、(L)，這在圖中未示出。這3個(gè)第16-第18樣本(J)、(K)、(L)都是通過上述實(shí)施方式的半導(dǎo)體器件的制造方法形成的樣本。具體地，這3個(gè)第16-第18樣本(J)、(K)、(L)為在上述實(shí)施方式的半導(dǎo)體器件91中將Cu布線12a的寬度W2設(shè)定成約0.2μm的評(píng)價(jià)圖形。
首先，第16樣本(J)是在包含上述實(shí)施方式的半導(dǎo)體器件的制造方法的燒結(jié)退火處理中經(jīng)過約370℃的溫度下約60分鐘的退火處理而形成的。如此，如圖25中曲線圖的虛線所示，第16樣本(J)的Cu布線12a的表層部的Ti濃度設(shè)定為約0.07原子％。此外，第17樣本(K)是在包含上述實(shí)施方式的半導(dǎo)體器件的制造方法的燒結(jié)處理中經(jīng)過約420℃的溫度下約60分鐘的退火處理而形成的。如此，如圖25中曲線圖的實(shí)線所示，第17樣本(K)的Cu布線12a的表層部的Ti濃度設(shè)定為約0.9原子％。而第18樣本(L)是在包含上述實(shí)施方式的半導(dǎo)體器件的制造方法的燒結(jié)退火處理中經(jīng)過約450℃的溫度下約60分鐘的退火處理而形成的。如此，如圖25中曲線圖的細(xì)實(shí)線所示，第18樣本(L)的Cu布線12a的表層部的Ti濃度設(shè)定為約1.2原子％。在圖25的曲線圖中，橫軸的深度(a.u.)表示以本實(shí)施方式的半導(dǎo)體器件91的3個(gè)第16-第18樣本(J)、(K)、(L)所具有的Cu布線12a的表面作為0，并從該處朝向半導(dǎo)體基板1側(cè)進(jìn)行測(cè)量時(shí)所得到的深度。
本發(fā)明人等分別就這3個(gè)第16-第18樣本(J)、(K)、(L)的布線電阻(a.u.)進(jìn)行了調(diào)查。其結(jié)果在圖26中示出。
圖26中示出的曲線圖表明，Cu布線12a中的Ti濃度設(shè)定為約0.9原子％的第17樣本(K)的布線電阻，與Cu布線12a中的Ti濃度設(shè)定為約0.07原子％的第16樣本(J)的布線電阻，基本上沒有發(fā)生變化。具體地，該第16樣本(J)和第17樣本(K)的布線電阻皆為約1(a.u.)，處于適當(dāng)?shù)姆秶鷥?nèi)。與此相對(duì)地，圖26中示出的曲線圖表明，Cu布線12a中的Ti濃度設(shè)定為約1.2原子％的第18樣本(L)的布線電阻，為第16樣本(J)和第17樣本(K)的布線電阻的約2倍以上。具體地，該第18樣本(L)的布線電阻為約2.25(a.u.)，完全處于規(guī)格以外。
由此表明，通過將Cu布線12a中的Ti濃度設(shè)定為不足約1.2原子％，可以抑制Cu布線12a中的電阻值的上升，而將其設(shè)定在適當(dāng)?shù)姆秶鷥?nèi)。同時(shí)還表明，為了將Cu布線12a中的Ti濃度設(shè)定為不足約1.2原子％，優(yōu)選的是將對(duì)Cu布線12a和Ti阻擋金屬膜8施加的退火處理的溫度設(shè)定在約420℃或以下。而且，雖然在圖中省略了，根據(jù)本發(fā)明人等追加的試驗(yàn)表明，通過將Cu布線12a中的Ti濃度設(shè)定為至少約0.05原子％或以上，可以提高Cu布線12a的電氣可靠性。在本實(shí)驗(yàn)中，通過SIMS方法測(cè)定Cu布線12a中的Ti濃度。根據(jù)該SIMS測(cè)定法，Ti和Cu的二次離子強(qiáng)度比(Ti/Cu)為約0.5E-2或以上至不足約0.7E-1的范圍，相當(dāng)于Cu布線12a中的Ti濃度為約0.05原子％或以上至不足約1.2原子％的范圍。
此外，在具有圖21所示結(jié)構(gòu)的本實(shí)施方式的半導(dǎo)體器件91中，第1阻擋金屬膜(下層阻擋金屬層)即阻擋金屬膜6也與下層Cu布線3的表面相連接。因此，在對(duì)Cu布線12a進(jìn)行加工的燒結(jié)退火工序中，Ti原子也可能從阻擋金屬膜6擴(kuò)散至下層Cu布線3的表層部。但是，Ti阻擋金屬膜6與下層Cu布線3的接觸面積，和第3阻擋金屬膜(上層阻擋金屬膜)即Ti阻擋金屬膜8與Cu布線12a的接觸面積相比十分地小，所以基本上可以不考慮由于從Ti阻擋金屬膜6擴(kuò)散至下層Cu布線3中的Ti原子所造成的下層Cu布線3的電阻值的上升。
如上所述，根據(jù)該第4實(shí)施方式，可以獲得與上述第1-第3實(shí)施方式相同的效果。
此外，本發(fā)明的半導(dǎo)體器件的制造方法并不受上述第1-第4實(shí)施方式的制約。在不脫離本發(fā)明的主旨的范圍內(nèi)，可以對(duì)其結(jié)構(gòu)或制造工序等的一部分進(jìn)行各種設(shè)定變更，或者對(duì)各種設(shè)定適當(dāng)?shù)剡M(jìn)行合適的組合而實(shí)施本發(fā)明。
例如，作為第1和第3阻擋金屬膜使用的Ti膜的膜厚并不限于在第1實(shí)施方式和第2實(shí)施方式中所列舉的值。只要Ti膜具有至少為約1nm或以上的膜厚，就可以獲得與上述第1-第4實(shí)施方式相同的結(jié)構(gòu)。同時(shí)，上述第1和第3阻擋金屬膜也不限于Ti膜。第1和第3阻擋金屬膜只要是由包含屬于4-A族、5-A族、6-A族中任一族的至少一種金屬元素的膜形成就可以。Ti、Zr和Hf屬于4-A族元素。V、Nb和Ta屬于5-A族元素。Cr、Mo和W屬于6-A族元素。因此，第1和第3阻擋金屬膜只要是由包含Ti、Zr、Hf、V、Nb、Ta、Cr、Mo和W中的至少一種金屬元素的膜形成就可以。在將包含這些種金屬元素的膜作為第1和第3阻擋金屬膜使用時(shí)，也可以獲得與上述第1-第3各個(gè)實(shí)施方式相同的結(jié)構(gòu)。
此外，第2阻擋金屬膜不限于在第1實(shí)施方式中所使用的TiSiN膜或TaN膜。第2阻擋金屬膜只要是由包含屬于4-A族、5-A族和6-A族中任一族的至少一種金屬元素的膜形成就可以。即，第2阻擋金屬膜也是只要是由包含Ti、Zr、Hf、V、Nb、Ta、Cr、Mo和W中的至少一種金屬元素的膜形成就可以。具體地，作為第2阻擋金屬膜，優(yōu)選地使用由例如TiN、TiSiN、Ta、TaN、TaSiN、WN、和WsiN中任一種材料制成的單層膜、或?qū)⒃摳鞣N單層膜組合成2層或以上的疊層膜。將這些膜作為第2阻擋金屬膜使用時(shí)，也可以獲得與上述第1-第4各個(gè)實(shí)施方式相同的結(jié)構(gòu)。同時(shí)，形成第2阻擋金屬膜的方法只要是使用CVD法和ALD法中的至少一方就可以。而且，在將多個(gè)金屬膜疊層而設(shè)置第2阻擋金屬膜時(shí)，并不必通過全部相同的成膜方法來形成各個(gè)膜。例如，即使是通過CVD法和ALD法交互地設(shè)置各個(gè)膜來疊層設(shè)置也是可以的。
此外，Cu導(dǎo)電層(第1Cu膜、第2Cu膜)不必設(shè)置在半導(dǎo)體基板上的全部層間絕緣膜中。只要設(shè)置在各層間絕緣膜中規(guī)定層的層間絕緣膜內(nèi)就可以。此外，Cu導(dǎo)電層也不必在所有的層間絕緣膜中都設(shè)置成相同的個(gè)數(shù)。Cu導(dǎo)電層的個(gè)數(shù)也可以因各層間絕緣膜而不同。此外，Cu導(dǎo)電層也不必在所有的層間絕緣膜中都形成相同的形狀。Cu導(dǎo)電層的形狀也可以因各層間絕緣膜而不同。此外，當(dāng)在1層的層間絕緣膜中設(shè)置有多個(gè)Cu導(dǎo)電層時(shí)，在同一層間絕緣膜中各Cu導(dǎo)電層的形狀也可以各不相同。即，可以將由3層結(jié)構(gòu)的阻擋金屬膜覆蓋的Cu導(dǎo)電層按照所希望的半導(dǎo)體器件的規(guī)格，分別地作成僅為布線的結(jié)構(gòu)、僅為通路插塞(導(dǎo)通插塞)的結(jié)構(gòu)、以及具有布線和通路插塞(導(dǎo)通插塞)的結(jié)構(gòu)。同時(shí)，可以將這些Cu導(dǎo)電層分別以規(guī)定的個(gè)數(shù)而混合設(shè)置在基板上的規(guī)定的層間絕緣膜內(nèi)?；蛘?，將這些Cu導(dǎo)電層以各層間絕緣膜為單位地分別地設(shè)置。
此外，在將Cu導(dǎo)電層設(shè)置成多層時(shí)，也不必將所有層的Cu導(dǎo)電層在疊層方向上電氣連接。只要是按照所希望的半導(dǎo)體器件的規(guī)格等將各Cu導(dǎo)電層中規(guī)定的Cu導(dǎo)電層電氣連接就可以。
此外，Cu導(dǎo)電層不一定要如上述第1-第4各個(gè)實(shí)施方式中設(shè)置在由背景技術(shù)的半導(dǎo)體器件的制造方法而形成的導(dǎo)電層的上方。例如，可以將Cu導(dǎo)電層設(shè)置在一形成于基板的表層部上的擴(kuò)散層與一設(shè)置在基板上的規(guī)定層上的背景技術(shù)的導(dǎo)電層之間。而且，在該情況下，Cu導(dǎo)電層不必與擴(kuò)散層和背景技術(shù)的導(dǎo)電層兩方電氣連接。Cu導(dǎo)電層可以與擴(kuò)散層和背景技術(shù)的導(dǎo)電層中的任一方電氣連接，或者以不與擴(kuò)散層和背景技術(shù)的導(dǎo)電層中的任一方電氣連接。而且，當(dāng)然也可以使Cu導(dǎo)電層夾持設(shè)置在基板上的規(guī)定層上的背景技術(shù)的導(dǎo)電層，從而設(shè)置在其上方和下方的雙方。此外，Cu導(dǎo)電層所電氣連接的背景技術(shù)的導(dǎo)電層也可以不由Cu形成。例如，Cu導(dǎo)電層所電氣連接的背景技術(shù)的導(dǎo)電層可以不由Al形成。
此外，Cu導(dǎo)電層不一定要如上述第1和第2實(shí)施方式中作為起實(shí)際布線功能的有效布線而設(shè)置。如在第3實(shí)施方式中參照?qǐng)D20所說明的，由于Cu膜其密合性以及對(duì)應(yīng)力的耐性提高，因此也可以將Cu導(dǎo)電層分別地作成有效布線和Cu虛擬導(dǎo)電層(Cu虛擬布線)。此外，例如在上述第1實(shí)施方式和第2實(shí)施方式中，通過SiO2膜形成各層間絕緣膜2，但是也可以通過低相對(duì)介電常數(shù)膜(low-k膜)形成各層間絕緣膜。在該情況下，一般地，low-k膜比SiO2膜的強(qiáng)度差，對(duì)通過CMP處理等所受到的應(yīng)力的耐久性低。在該情況下，與形成Cu有效布線并列地，可在low-k膜的指定的部位設(shè)置Cu虛擬導(dǎo)電層。由此，可以抑制比SiO2膜脆弱的low-k膜或設(shè)置在其內(nèi)部的Cu有效布線的劣化。即，可以進(jìn)一步提高半導(dǎo)體器件的品質(zhì)、可靠性和電氣特性等。
此外，Cu虛擬導(dǎo)電層的結(jié)構(gòu)與上述Cu導(dǎo)電層同樣地也不限于圖20所示的Cu虛擬布線。例如，Cu虛擬導(dǎo)電層也可以為圖4(b)所示的雙鑲嵌結(jié)構(gòu)、圖15和圖17所示的單鑲嵌結(jié)構(gòu)、或者圖19所示的不帶有布線的僅為通路插塞(導(dǎo)通插塞)的結(jié)構(gòu)。此外，Cu虛擬導(dǎo)電層的設(shè)置位置或個(gè)數(shù)等也與上述Cu導(dǎo)電層同樣地，可以按照所希望的半導(dǎo)體器件的規(guī)格等在規(guī)定的位置上設(shè)置規(guī)定的個(gè)數(shù)。此外，還可只形成Cu虛擬導(dǎo)電層而將其設(shè)置在基板上。
此外，Cu膜的成膜方法不限于PVD法或鍍敷法，例如也可以通過CVD法或ALD法來形成第1Cu膜。此外，也可以在進(jìn)行設(shè)置了Cu膜后加熱處理時(shí)進(jìn)行Cu膜的軟熔(重熔)，而基本上不會(huì)造成因該Cu膜的軟熔而使Cu膜的品質(zhì)、可靠性或者電氣特性劣化的問題。即，即使是進(jìn)行Cu膜的軟熔，基本上不會(huì)使半導(dǎo)體器件的品質(zhì)、可靠性或者電氣特性發(fā)生劣化。
此外，上述第1-第4各個(gè)實(shí)施方式還可容易地適用于以邏輯大規(guī)模集成電路LSI、動(dòng)態(tài)隨機(jī)存儲(chǔ)器DRAM、靜態(tài)隨機(jī)存儲(chǔ)器SRAM為代表的存儲(chǔ)器LSI或雙極晶體管等各種半導(dǎo)體器件。
權(quán)利要求
1.一種半導(dǎo)體器件的制造方法，其特征在于，在設(shè)置于基板上的至少1層絕緣膜中形成的凹部?jī)?nèi)，通過PVD法設(shè)置包含屬于4-A族、5-A族和6-A族中任一族的至少一種金屬元素的第1阻擋金屬膜，在所述第1阻擋金屬膜上，通過CVD法和ALD法中至少一方的方法在不朝大氣開放的狀態(tài)下連續(xù)地設(shè)置包含屬于4-A族、5-A族和6-A族中任一族的至少一種金屬元素的第2阻擋金屬膜，在所述第2阻擋金屬膜上，通過PVD法在不朝大氣開放的狀態(tài)下連續(xù)地設(shè)置包含屬于4-A族、5-A族和6-A族中任一族的至少一種金屬元素的第3阻擋金屬膜，在所述第3阻擋金屬膜上在不朝大氣開放的狀態(tài)下連續(xù)地設(shè)置第1Cu膜，對(duì)所述第1Cu膜進(jìn)行加熱處理。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其特征在于，在進(jìn)行所述加熱處理之前，以所述第1Cu膜作為籽晶層，通過鍍敷法在所述第1Cu膜上生長(zhǎng)第2Cu膜而埋入所述凹部。
3.根據(jù)權(quán)利要求1或2所述的半導(dǎo)體器件的制造方法，其特征在于，將由TiN、TiSiN、Ta、TaN、TaSiN、WN和WsiN中任一種材料構(gòu)成的單層膜、或?qū)⒃摳鞣N單層膜組合成2層或2層以上的疊層膜設(shè)置為所述第2阻擋金屬膜，將實(shí)質(zhì)上為由Ti構(gòu)成的單層膜設(shè)置為所述第1阻擋金屬膜和所述第3阻擋金屬膜。
4.根據(jù)權(quán)利要求1-3中任一項(xiàng)所述的半導(dǎo)體器件的制造方法，其特征在于，所述第1Cu膜在基板溫度為25℃或25℃以上的狀態(tài)下形成。
5.根據(jù)權(quán)利要求1-4中任一項(xiàng)所述的半導(dǎo)體器件的制造方法，其特征在于，通過至少1層所述絕緣膜覆蓋所述基板的表層部和設(shè)置在所述基板的上方的一方上的至少1層導(dǎo)電層，使該導(dǎo)電層的表面露出地在所述絕緣膜中形成所述凹部，并使所述第1阻擋金屬膜與所述導(dǎo)電層的表面接觸地設(shè)置在所述凹部?jī)?nèi)。
全文摘要
本發(fā)明提供一種半導(dǎo)體器件的制造方法，其可以改善帶有阻擋金屬膜的Cu膜的可靠性以及電氣特性等，同時(shí)，可以高效并容易地制造提高了可靠性以及電氣特性等的半導(dǎo)體器件。在形成于基板(1)上的凹部(5)內(nèi)，依次地疊層設(shè)置第1阻擋金屬膜(6)、第2阻擋金屬膜(7)和第3阻擋金屬膜(8)。各阻擋金屬膜(6)、(7)、(8)分別包含屬于4－A族、5－A族和6－A族中任一族的至少一種金屬元素。第2阻擋金屬膜(7)通過CVD法和ALD法中至少一方的方法形成。在不朝大氣開放的狀態(tài)下在第3阻擋金屬膜(8)上設(shè)置Cu膜(9)、(10)而埋入凹部(5)。
文檔編號(hào)H01L21/4763GK1649125SQ20051000292
公開日2005年8月3日 申請(qǐng)日期2005年1月26日 優(yōu)先權(quán)日2004年1月26日
發(fā)明者尾本誠一, 堅(jiān)田富夫, 東和幸, 山口人美, 江澤弘和, 坂田敦子 申請(qǐng)人:株式會(huì)社東芝