專利名稱：半導(dǎo)體裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明關(guān)于半導(dǎo)體裝置及其制造方法，尤其關(guān)于具有ONO(Oxide/Nitride/Oxide，即氧化物/氮化物/氧化物)膜的非揮發(fā)性半導(dǎo)體記憶體及其制造方法。
背景技術(shù)：
近年來，可數(shù)據(jù)重寫的半導(dǎo)體裝置的非揮發(fā)性記憶體受到廣泛利用。在這種非揮發(fā)性記憶體的技術(shù)領(lǐng)域中，正進行開發(fā)技術(shù)以提高每單位面積的位元(bit)量并減低每單位位元的成本。
作為非揮發(fā)性記憶體，一般使用NOR(反或)型或NAND(反及)型的陣列形式的浮柵極(floating gate)式快閃記憶體(flash memory)。其中，NOR型的陣列形式的浮柵極式快閃記憶體雖然具有可隨機存取的優(yōu)點，但相反地，由于需要在每個單元(cell)設(shè)置位元線/接觸部(contact)，故有難以高密度化的問題。另一方面，NAND型的陣列形式的浮柵極式快閃記憶體使單元串聯(lián)連接而可使位元線/接觸部的數(shù)目減少，故可高密度配置元件，但相反地有無法隨機存取的問題。此外，一般而言，浮柵極型的快閃記憶體其通道絕緣膜的薄膜化并不容易，而會成為將記憶體進行大容量化時的障礙。
為了處理這種問題，已知有將電荷局部性地蓄積而使多值數(shù)據(jù)記憶于1單元的方法。此在通常的浮柵極型快閃記憶體中，相對于電荷以空間性相同地蓄積于浮柵極中并通過控制此蓄積電荷量而讀取單元/電晶體的臨限值(threshold)變化的形式，而為以電荷捕獲性的材料來形成柵極絕緣膜的至少一部分，并控制于該部分所捕獲的電荷量，藉此讀取單元/電晶體的臨限值變化的形式的記憶體。具體而言，將柵極電極正下方的柵極絕緣膜構(gòu)造作成ON構(gòu)造或ONO構(gòu)造，在電晶體的源極(Source)、汲極(Drain)附近的Si3N4膜使電荷局部性地蓄積，藉此使每1單元可記憶2位元的數(shù)據(jù)。以此形式的記憶體而言，已知有埋入位元線型SONOS式等形式。在埋入位元線型SONOS式記憶體中，由于位元線具有作為各單元的源極與汲極的功能，故在以下的說明中，意指單元的源極與汲極時亦以位元線來表達。
這種埋入位元線型SONOS式記憶體，與浮柵極型的單元相比，其構(gòu)造較為簡單，可隨機存取，且由于其陣列構(gòu)造為無接觸(contactless)，每1單而可記憶2位元的資訊，故可記憶高密度的資訊(單元面積可縮小化至1/2)，在產(chǎn)業(yè)上為極有用的器件(device)。此處，所謂埋入位元線構(gòu)造，指通過將成為SONOS式記憶體位元線的源極/汲極擴散層形成于字線(Wordline)下，而制成一種陣列構(gòu)造，其使記憶體雖然是NOR型卻不需要于每個電晶體設(shè)置位元線/接觸部。
此時，為了降低位元線的電阻，在形成于ONO膜上的層間絕緣膜上形成金屬配線層，并透過形成于層間絕緣膜及ONO膜的接觸孔(contact hole)來連接金屬配線層與位元線。
在浮柵極型的快閃記憶體中，如專利文獻1所記載，提案有2層構(gòu)造的層間絕緣膜。此層間絕緣膜形成于未含有用以覆蓋柵極電極的雜質(zhì)的氧化硅膜上，并由磷濃度高且硼濃度低的下層部、與相對于此下層部其磷濃度較低且硼濃度較高的上層部所構(gòu)成。在專利文獻1中，說明由于上層部的BPSG(Borophosphosilicate Glass，硼磷硅玻璃)膜因磷濃度低而難以吸濕，且下層部因磷濃度高而易于吸濕，故防止水分從外部侵入，并且一旦有水分侵入即會被固定于下層部的BPSG膜，所以水分無法到達元件表面。因此，被認為可防止當柵極氧化膜因水侵入而受到損傷時，在以導(dǎo)電體所形成的浮柵極中所蓄積的電荷會全部流出的現(xiàn)象。
專利文獻1日本專利第2791090號發(fā)明內(nèi)容發(fā)明欲解決的課題然而，在具有ONO膜的快閃記憶體中，由于其與浮柵極型相異，將電荷蓄積于為絕緣體的氮化膜中，故即使如專利文獻1所記載地可有效防止水分侵入，亦被認為此效用無法直接使數(shù)據(jù)保存特性大幅上升。因此，在具有ONO膜的快閃記憶體中，現(xiàn)在需求能用以使數(shù)據(jù)保存特性上升的嶄新手段。
本發(fā)明的課題在具有ONO膜的快閃記憶體中，改善此構(gòu)造固有的電荷遺失(charge loss)，并使數(shù)據(jù)保存特性上升。
解決課題的方法本發(fā)明為一種半導(dǎo)體裝置，其具有半導(dǎo)體基板、形成于該基板上且形成有接觸孔的ONO膜、以及直接形成于該ONO膜上的層間絕緣膜。其中，該層間絕緣膜含有磷。
所述半導(dǎo)體裝置可為下述構(gòu)成方式其具有形成于所述ONO膜上的柵極電極，且所述層間絕緣膜直接形成于所述柵極電極上。另外，所述半導(dǎo)體亦可為下述構(gòu)成方式其具有形成于所述ONO膜上的柵極電極，且所述層間絕緣膜以與形成于所述柵極電極上部的硅化物區(qū)域相接的方式所形成。
較佳為所述層間絕緣膜在其與所述ONO膜的界面部中，含有4.5wt％以上的磷。若要更加以界定，則所述層間絕緣膜在其與所述ONO膜的界面部中，于成膜后，含有4.5wt％以上10.0wt％以下的磷。
例如，所述層間絕緣膜具有與ONO膜相接的第1部分、以及設(shè)置于該第1部分上的第2部分，且第1部分的磷濃度在第2部分的磷濃度以上。然后，所述第2部分可以含有硼而構(gòu)成。
所述層間絕緣膜例如為CVD(Chemical vapor deposition，化學(xué)氣相沉積)氧化膜或SOD(Spin on dielectric，旋涂式介電質(zhì))膜，且以CVD氧化膜而言，可為TEOS(Tetraethoxysilane，四乙氧基硅烷)氧化膜或HDP(High density plasma，高密度電漿)氧化膜中的任一者。
本發(fā)明又為一種半導(dǎo)體裝置的制造方法，其包括下列步驟在形成有擴散區(qū)域的半導(dǎo)體基板上形成ONO膜的步驟；在該ONO膜上形成含有磷的層間絕緣膜的步驟；在所述層間絕緣膜及ONO膜上形成接觸孔，并透過該接觸孔，將與所述擴散區(qū)域接觸的金屬配線層形成于所述層間絕緣膜上的步驟。形成所述層間絕緣膜的步驟，較佳為以在其與ONO膜的界面部分中含有4.5wt％以上的磷的方式，來形成所述層間絕緣膜。
發(fā)明的效果經(jīng)設(shè)置于ONO膜上的層間絕緣膜所含有的磷，被認為具有將從設(shè)置于ONO膜的接觸孔往接觸部侵入的可動離子予以捕捉的作用，而可抑制電荷遺失并使數(shù)據(jù)保存特性提升。尤其是，由于含有磷的層間絕緣膜直接形成于ONO膜上，故會得到有效地捕捉可動離子的優(yōu)異效果。


第1圖(A)及第1圖(B)為分別顯示本發(fā)明者進行實驗的結(jié)果的圖，第1圖(A)為顯示BPSG膜的成長條件與硼濃度的關(guān)系的圖，第1圖(B)為顯示BPSG膜的成長條件與磷濃度的關(guān)系的圖。
第2圖為顯示本發(fā)明進行實驗的結(jié)果的圖，為顯示BPSG膜的初期層磷濃度(界面部)與不良率的關(guān)系的圖。
第3圖(A)為本發(fā)明的一實施例的半導(dǎo)體裝置的剖面圖，第3圖(B)為顯示同一半導(dǎo)體裝置的ONO膜的構(gòu)造的剖面圖。
第4圖為顯示將本發(fā)明的一實施例的效果與比較例加以對比的圖。
第5圖(A)及第5圖(B)為顯示本發(fā)明的一實施例的半導(dǎo)體裝置的制造方法的圖。
具體實施例方式
本發(fā)明者為在具有ONO膜的快閃記憶體中，通過實驗而確認數(shù)據(jù)保存特性劣化的一個原因。
在本發(fā)明所進行的實驗中，使BPSG膜在ONO膜上成長，并測量硼濃度與磷濃度。通過此實驗，可知成膜后的硼濃度不會取決于膜厚度而為約略一定值，與設(shè)定值沒有大幅差異；相對于此，磷濃度不會與膜厚度方向一致，而是具有梯度，尤其是在界面部(為BPSG膜的初期層，且為在ONO膜上于初期成長階段所堆積的部分)的磷濃度會變得極端低。
第1圖(A)與第1圖(B)為顯示上述實驗結(jié)果。橫軸為顯示以下所說明的3種成膜方法，縱軸為顯示磷濃度。在此實驗中，具有0.6μm(即6000)的膜厚度的BPSG膜由以下3種方法所形成。在第1方法中，將0.3μm的BPSG膜予以積層2層。在第2方法中，將1.5μm的BPSG膜予以積層4層。在第3方法中，將1μm的BPSG膜予以積層6層。任一種BPSG膜，皆以成膜后的硼濃度成為4.5wt％、且磷濃度成為4.5wt％的方式而成膜。第1圖(A)為顯示硼濃度，第1圖(B)為顯示磷濃度?？芍饾舛炔痪杏贐PSG膜厚度而為約略一定值；相對于此，當膜厚度越薄，磷濃度就越降低。所以，當成膜為0.6μm的BPSG膜時，第1圖(B)的實驗結(jié)果為顯示在與ONO膜的界面附近的初期層濃度為低。
本發(fā)明者更進一步地，通過實驗而調(diào)查上述實驗結(jié)果與具有ONO膜的快閃記憶體的數(shù)據(jù)保存特性的關(guān)系。第2圖為顯示BPSG膜的初期層的磷濃度與因電荷遺失所造成的不良率的關(guān)系的圖。當初期層的磷濃度為4.5wt％時，不良率幾乎為0％；相對于此，可知當磷濃度為4.1％時，不良率會變高。所以，可知數(shù)據(jù)保存特性大幅地取決于在ONO膜的界面部中的層間絕緣膜的磷濃度。可容易地推知在從4.5wt％至4.1wt％為止的濃度中，不良率會逐漸地升高；另外，可知在超過4.5wt％的磷濃度中，不良率幾乎為0％。惟，若BPSG膜的磷與硼的合計濃度超過10wt％，則由于有結(jié)晶化、雜質(zhì)析出等的疑慮，故以BPSG膜的雜質(zhì)濃度總共為10wt％以下為較佳。
如后文所述，推測磷具有將從ONO膜往接觸孔侵入的可動離子予以捕捉的作用。此時，界面部可為不含有硼而僅含有磷的絕緣膜。由于硼與可動離子的捕捉并不相關(guān)，故在接近界面的層間絕緣膜部分(后述的界面部，相當于初期層或第1部分)中以不含硼而構(gòu)成為較佳。此時，此部分的磷濃度為4.5wt％以上10wt％以下。
較佳為將界面部(層間絕緣膜的第1部分)與殘余部分(層間絕緣膜的第2部分)以如下述所構(gòu)成。第1部分含有4.5wt％以上10wt％以下的磷的PSG膜，第2部分為磷濃度與硼濃度的合計為10wt％以下的BPSG膜。第1部分的PSG膜與ONO膜相接。此時，磷濃度不需要與第1部分相同，可為在4.5wt％以上10wt％以下的范圍內(nèi)的濃度梯度。例如，磷濃度會隨著從與ONO膜的界面離開而變低。此外，亦可構(gòu)成為第1部分的磷濃度與第2部分的磷濃度為相等，或是第1部分的磷濃度在第2部分的磷濃度以上。若考慮到磷在界面附近的可動離子的捕捉作用，則以在界面?zhèn)鹊牡?部分的磷濃度高于第2部分的磷濃度為較佳。另外，2層構(gòu)成并非用以解決發(fā)明的課題的必須要件，只要雜質(zhì)的合計濃度為4.5wt％以上10wt％以下，可為任何數(shù)目的層構(gòu)成。
磷濃度為4.5wt％以上的界面部，亦即第1部分的膜厚度以至少為0.02μm以上為較佳。亦即，只要是為此厚度以上，推測可排除稼動離子的影響，而得到良好的數(shù)據(jù)保存特性。若要更加以界定，則以第1部分的膜厚度在0.02μm至0.20μm的范圍內(nèi)為較佳。界面部的厚度，以在使磷的捕捉作用可有效地發(fā)揮且不會發(fā)生空孔(void)的范圍內(nèi)為較佳?；蚴呛穸鹊纳舷抟詫娱g絕緣膜10所埋入的電極間的最小間隔的1/2以下為較佳。
實施例第3圖(A)為本發(fā)明的一實施例的半導(dǎo)體裝置的剖面圖。圖示的半導(dǎo)體裝置為顯示快閃記憶體的核心部。在硅等半導(dǎo)體基板1的表面部分形成阱(well)區(qū)域2，在阱區(qū)域2中形成有位元線區(qū)域3。在半導(dǎo)體基板1的核心部整面，形成有ONO膜4。如第3圖(B)所示，ONO膜4具有從半導(dǎo)體基板1側(cè)依序地將通道絕緣膜4a、蓄積用氮化膜4b及氧化膜4c予以積層所成的ONO構(gòu)造。此氮化膜4b將經(jīng)捕獲的電荷予以蓄積。在ONO膜4形成有接觸孔11。在ONO膜4上形成有柵極電極5，且在其側(cè)部形成有側(cè)壁(sidewall)7。此外，在柵極電極5的上面，通過自動對準硅化物技術(shù)(Salicide，即Self-AlignedSilicide)而形成二硅化鈷區(qū)域6。亦可使用鈦、鎳或鉑以替代此硅化物膜的鈷。
在接觸孔11附近的ONO膜4上、二硅化鈷區(qū)域6及側(cè)壁7上，直接形成有層間絕緣膜10。亦即，層間絕緣膜10與ONO膜4或二硅化鈷區(qū)域6相接。層間絕緣膜10具有實施方式所說明的構(gòu)造。第3圖(A)所示的層間絕緣膜10，CVD氧化膜或SOD(Spin on dielectric，旋涂式介電質(zhì))膜，且以CVD氧化膜而言，例如可為TEOS氧化膜或HDP氧化膜。另外，層間絕緣膜10以第1部分8與第2部分9所構(gòu)成的2層構(gòu)成。第1部分8為PSG膜，第2部分9為BPSG膜。PSG膜8的磷濃度(剛堆積完P(guān)SG膜時的磷濃度)為4.5wt％以上10wt％以下，具有0.05μm的厚度。又，BPSG膜9的磷濃度(剛堆積完P(guān)SG膜時的磷濃度)例如為2.9wt％，剛成膜時具有1.15μm的厚度，但在之后通過CMP(chemical mechanical polishing；化學(xué)機械研磨)等的處里，于最終的器件型態(tài)為具有0.8μm左右的厚度。此時，BPSG膜9的硼濃度雖然為7.1wt％以下的任意值，但若過低會產(chǎn)生空孔，故使其成為適當?shù)呐饾舛取?br> 在這種構(gòu)成的層間絕緣膜10，為形成有與形成于ONO膜4的接觸孔11呈連續(xù)的接觸孔13。透過接觸孔11與13(此等的中填充有導(dǎo)電體12)，使形成于層間絕緣膜10上的金屬配線層14與位元線區(qū)域3以電性連接。
第4圖為顯示上述本實施例的不良率、與以BPSG膜形成層間絕緣膜10的比較例(界面部的磷濃度為2.9wt％)的不良率。比較例的膜厚度，與本實施例相同地在剛成膜完時為1.2μm，在CMP處理后為0.8μm。依據(jù)本實施例，可知比起比較例更改善不良率。其理由的一，認為為層間絕緣膜10的第1部分8所含的磷，會將從ONO膜4往接觸孔11的導(dǎo)電體12侵入(侵入至接觸孔中)的可動離子予以捕捉。此時，由于第1部分8為形成為直接接觸于ONO膜4，故認為通過磷所實施的捕捉可更為有效地進行。
第5圖(a)、(b)為顯示上述實施例的半導(dǎo)體裝置的制造步驟的圖。第5圖(a)為將直至在半導(dǎo)體基板1上生成ONO膜4為止的流程予以圖示。以公知的方法，將阱區(qū)域2形成于半導(dǎo)體基板1之后，使通道絕緣膜121、蓄積用氮化膜122及氧化膜123依序積層而形成ONO構(gòu)造的膜4，在此積層膜的定處設(shè)置開口部，此開口部為用以通過光微影技術(shù)(photolithography)而形成位元線區(qū)域3。然后，從這些開口部予以離子注入，而形成位元線區(qū)域3。此步驟為例如將通過HF處理而去除核心部及周邊電路部(省略圖示)的絕緣膜的半導(dǎo)體基板100的主面予以熱氧化而形成膜厚7nm的通道氧化膜，在此通道氧化膜上堆積膜厚10nm的CVD氮化膜，再將CVD氧化膜堆積于CVD氮化膜上，而制成ONO構(gòu)造。另外，從位元線擴散層形成用的開口部，以加速電壓50KeV將劑量1.0×1015cm-2的砷，進行離子注入而形成位元線區(qū)域4。并且，上述ONO膜4雖不僅形成于核心部，亦形成于周邊電路部，但由于此周邊電路部不需要此ONO構(gòu)造，故通過光阻圖案化技術(shù)去除周邊電路部的ONO膜4。
然后，如第5圖(B)所示，使柵極電極用導(dǎo)電性膜成長于ONO膜4上，對柵極電極用導(dǎo)電性膜施行光阻圖案化與蝕刻處理，而形成柵極電極5(字線)。此柵極電極用導(dǎo)電性膜，為例如通過熱CVD法而使其成長為厚度0.18μm的聚硅膜。接著，在柵極電極5的側(cè)面形成側(cè)壁7。然后，以使用有鈷的自動對準硅化物技術(shù)制程，形成二硅化鈷區(qū)域6。
接著，通過TEOS或HDP等的CVD法來堆積硅氧化膜，形成層間絕緣膜10。此時，控制磷與硼的劑量，形成所述構(gòu)成的層間絕緣膜10。然后，于層間絕緣膜10形成接觸孔13，于ONO膜4形成接觸孔11，并將導(dǎo)電體12填充于接觸孔11及13中，并形成金屬配線層14。
以上，說明本發(fā)明的實施型態(tài)及實施例。本發(fā)明并未限定于此，在本發(fā)明的范圍內(nèi)，亦可有其他實施型態(tài)或?qū)嵤├Ａ硗?，本發(fā)明的半導(dǎo)體裝置不僅為如快閃記憶體等半導(dǎo)體記憶裝置，亦包括具備快閃記憶體與其他半導(dǎo)體電路的各種類型的半導(dǎo)體裝置。
權(quán)利要求
1.一種半導(dǎo)體裝置，具有半導(dǎo)體基板；ONO膜，形成于所述基板上且形成有接觸孔；以及層間絕緣膜，直接形成于所述ONO膜上，并且所述層間絕緣膜含有磷。
2.如權(quán)利要求1所述的半導(dǎo)體裝置，其中，所述半導(dǎo)體裝置還具有形成于所述ONO膜上的柵極電極，且所述層間絕緣膜直接形成于所述柵極電極上。
3.如權(quán)利要求1所述的半導(dǎo)體裝置，其中，所述半導(dǎo)體裝置還具有形成于所述ONO膜上的柵極電極，且所述層間絕緣膜被形成為與形成于所述柵極電極上部的硅化物區(qū)域相接。
4.如權(quán)利要求1至3中任一項所述的半導(dǎo)體裝置，其中，所述層間絕緣膜在其與所述ONO膜的界面部中，含有4.5wt％以上的磷。
5.如權(quán)利要求1至3中任一項所述的半導(dǎo)體裝置，其中，所述層間絕緣膜在其與所述ONO膜的界面部中，于成膜后含有4.5wt％以上10.0wt％以下的磷。
6.如權(quán)利要求1至3中任一項所述的半導(dǎo)體裝置，其中，所述層間絕緣膜具有與ONO膜相接的第1部分以及設(shè)置于所述第1部分上的第2部分，且第1部分的磷濃度在第2部分的磷濃度以上。
7.如權(quán)利要求6所述的半導(dǎo)體裝置，其中，所述第2部分含有硼。
8.如權(quán)利要求1至6中任一項所述的半導(dǎo)體裝置，其中，所述層間絕緣膜為氧化膜。
9.如權(quán)利要求1至8中任一項所述的半導(dǎo)體裝置，其中，所述層間絕緣膜為CVD氧化膜或SOD膜。
10.如權(quán)利要求1至8中任一項所述的半導(dǎo)體裝置，其中，所述層間絕緣膜為TEOS氧化膜或HDP氧化膜中的任一者。
11.一種半導(dǎo)體裝置的制造方法，具有下列步驟在形成有擴散區(qū)域的半導(dǎo)體基板上形成ONO膜的步驟；在所述ONO膜上形成含有磷的層間絕緣膜的步驟；以及在所述層間絕緣膜及ONO膜形成接觸孔，并通過所述接觸孔，將與所述擴散區(qū)域接觸的金屬配線層形成于所述層間絕緣膜上的步驟。
12.如權(quán)利要求11所述的半導(dǎo)體裝置的制造方法，其中，所述形成層間絕緣膜的步驟，是以在與所述ONO膜的界面部分中含有4.5wt％以上的磷的方式，來形成所述層間絕緣膜。
全文摘要
一種半導(dǎo)體裝置，其具有半導(dǎo)體基板(1)、形成于該基板上且形成有接觸孔(11)的ONO膜(4)、直接形成于ONO膜(4)上的層間絕緣膜(10)；其中，該層間絕緣膜(10)含有磷。此層間絕緣膜(10)，在其與ONO膜(4)的界面部中，含有4.5wt％以上的磷。層間絕緣膜(10)具有其與ONO膜(4)相接的第1部分(8)、與經(jīng)設(shè)置于第1部分上的第2部分(9)，且第1部分的磷濃度在第2部分的磷濃度以上。
文檔編號H01L29/792GK101088155SQ20048004466
公開日2007年12月12日 申請日期2004年10月25日 優(yōu)先權(quán)日2004年10月25日
發(fā)明者宍戶清和, 東雅彥 申請人:斯班遜有限公司, 斯班遜日本有限公司