專利名稱:Soi晶片及其制造方法
技術(shù)領(lǐng)域:
本發(fā)明涉及SOI(Silicon On Insulator)晶片,尤其涉及電性可靠性極高的SOI晶片及這種SOI晶片的制造方法。
背景技術(shù):
以往,就裝置用基板而言,廣泛采用在支承基板上形成硅活性層(SOI層)的SOI晶片。這種SOI晶片的制造方法,已知有例如SIMOX(Separationby Ion-Implanted Oxygen)法或接合法,而上述SIMOX是將氧注入一片硅晶片內(nèi),而形成以氧化膜分隔的硅活性層,而上述接合法則是令兩片晶片彼此通過(guò)氧化膜接合或直接接合。
SIMOX法,指從施以鏡面研磨等硅晶片一邊的主表面,將氧離子注入晶片內(nèi)部,而形成氧離子注入層。然后在例如非活性氣體環(huán)境中,以1300℃以上的溫度,實(shí)施熱處理,以將形成于晶片內(nèi)部的氧離子注入層變成埋入式氧化膜層(絕緣膜層)。借此方式,可獲得在一片晶片內(nèi)以絕緣膜層分隔的SOI晶片。
此外,接合法之一的離子注入剝離法,指在作為硅活性層的硅晶片(黏接晶片),或作為支承基板的硅晶片(基底晶片)的表面,形成例如稱為氧化膜的絕緣膜(亦稱為埋入式絕緣膜、層間絕緣膜),然后從黏接晶片單側(cè)的表面,離子注入氫等離子,以在晶片內(nèi)部形成離子注入層(微小氣泡層)。接著,將黏接晶片注入離子側(cè)的那一面,經(jīng)由氧化膜與基底晶片接合后,借由實(shí)施熱處理,以離子注入層為交界,將黏接晶片剝離。借此方式,可獲得在基底晶片上,通過(guò)氧化膜形成較薄的硅活性層的SOI晶片。
此外,也有使用絕緣性支承基板,將黏接晶片直接接合于其上的情形,也就是說(shuō),沒(méi)有隔著氧化膜就直接接合于支承基板上。
此外,也有在以離子注入層為交界加以剝離后,再進(jìn)行用以提升硅活性層和基底晶片的結(jié)合力的熱處理(結(jié)合熱處理),或進(jìn)行用以去除表面氧化膜的氫氟酸洗凈等情形。
如上所述,制造SOI晶片時(shí),至目前為止一般采用的是表面形成有50nm尺寸以上的微小凹坑缺陷的硅晶片。但是,近年來(lái),對(duì)于硅活性層或埋入式氧化膜的薄膜化的要求日益增加,對(duì)于可適用其上的硅晶片品質(zhì)的要求也日趨嚴(yán)格。
尤其是,利用上述離子注入剝離法的SOI晶片的制造方法中,雖然有施行用來(lái)去除表面氧化膜的氫氟酸洗凈的情況,但是,這時(shí)常會(huì)發(fā)生以下的不良情況,即存在硅活性層表面的微小凹坑缺陷的尺寸因蝕刻而更加擴(kuò)大,經(jīng)由該凹坑侵入的氫氟酸會(huì)使埋入式氧化膜被蝕刻,而造成幾乎整面或局部的硅活性層或埋入式氧化膜被破壞。
于此,為了減少硅活性層缺陷,提出這樣的方案利用外延層或IG晶片的DZ(Dended Zone)層;或利用所謂中性(neutral)區(qū)域(N區(qū)域)硅單晶,此中性區(qū)域沒(méi)有FPD、LSTD、COP等稱為長(zhǎng)入型缺陷(Grown-in)等因單結(jié)晶所致的生長(zhǎng)缺陷。
例如,提出有在硅晶片(黏接晶片)上形成外延層,將硼離子注入外延層后,通過(guò)氧化膜接合于支承基板,進(jìn)而,借由研削研磨黏接晶片的背面,以制造SOI晶片的方法(例如,參考日本特開(kāi)平10-79498號(hào)公報(bào))。
然而,如上所述地雖然使用形成外延層的晶片作為黏接晶片時(shí),硅活性層的缺陷得以改善,但是,增加外延層生長(zhǎng)的步驟,也會(huì)產(chǎn)生制造成本顯著升高的問(wèn)題。
另一方面,采用沒(méi)有形成FPD或COP等微小缺陷的N區(qū)域所生成的硅晶片作為黏接晶片時(shí),必須精密地控制硅單晶的生成條件,但具有不需具備外延層形成步驟的優(yōu)點(diǎn)。
在此,先說(shuō)明硅單晶的制造方法,再說(shuō)明長(zhǎng)入型(grown-in)缺陷及N區(qū)域。
硅單晶的制造方法,主要可采用柴氏長(zhǎng)晶法(Czochralski Method,以下簡(jiǎn)稱Cz法)。
利用Cz法制造單結(jié)晶時(shí),可利用例如圖2所示的單結(jié)晶制造裝置10來(lái)制造。該單結(jié)晶制造裝置10具有供收容硅等原料多結(jié)晶且加以熔化的構(gòu)件、或用以切斷熱的隔熱構(gòu)件20等,而這些構(gòu)件皆收容在主處理室11內(nèi)。該裝置連接有從主處理室11的天花板部,向上延伸的提拉處理室12,而在該提拉處理式12的上部,設(shè)有用拉線(wire)14提拉單結(jié)晶13的提拉機(jī)構(gòu)(未圖示)。
主處理室11內(nèi)設(shè)有用來(lái)收容熔化的原料熔融液15的石英坩堝16、和用來(lái)支承該石英坩堝16的石墨坩堝17,而這些坩堝16、17可通過(guò)驅(qū)動(dòng)機(jī)構(gòu)(未圖示),借由軸18旋轉(zhuǎn)升降自如地支承。該坩堝16、17的驅(qū)動(dòng)機(jī)構(gòu),是用來(lái)補(bǔ)整隨著單結(jié)晶13的提拉而造成原料熔融液15液面的降低,其依據(jù)液面降低的程度令坩堝16、17上升。
以圍繞坩堝16、17的方式,配置有用以令原料熔化的石墨加熱器19。在該石墨加熱器19的外側(cè),設(shè)有包圍該其周圍的隔熱構(gòu)件20,以防止石墨加熱器19所生的熱直接輻射至主處理室11。
此外,在坩堝的上部設(shè)置石墨筒23,在該石墨筒23的外側(cè)下端,與原料熔融液相對(duì)之處,設(shè)置隔熱材24,以切斷(cut)熔融液面所產(chǎn)生的輻射,同時(shí)可保溫原料熔融液表面。
將原料塊收容于上述單結(jié)晶制造裝置內(nèi)所設(shè)置的石英坩堝16,然后利用上述石墨加熱器19將該坩堝16加熱,以使石英坩堝16內(nèi)的原料塊熔化。如上所述,令連接于拉線14下端的晶種保持器21所固定的籽晶22,浸入原料塊熔化的原料熔融液15中,然后一面接轉(zhuǎn)籽晶22,一面進(jìn)行提拉,借此方式,即得以在籽晶22的下方生成具有所期望的直徑和品質(zhì)的單結(jié)晶13。此時(shí),令籽晶22浸入原料熔融液15后,進(jìn)行所謂的晶種縮頸(necking)操作,即先將直徑變細(xì)為3mm左右而形成縮頸部,繼之,使之變粗成所期望的口徑,而提拉無(wú)位錯(cuò)結(jié)晶。
隨后,說(shuō)明長(zhǎng)入型缺陷及N區(qū)域。
以使用從硅熔點(diǎn)至1400℃間的提拉軸方向的結(jié)晶內(nèi)溫度梯度的平均值G較大的一般爐內(nèi)構(gòu)造(熱區(qū)HZ)的CZ提拉機(jī),于結(jié)晶軸方向令生長(zhǎng)速度F從高速變化至低速時(shí),可獲得圖4所示的缺陷分布圖已為眾所周知。
圖4中,V區(qū)域意指,Vacancy(空白)即因硅原子不足所發(fā)生的凹部、孔較多的區(qū)域;I區(qū)域意指,因存在多余的硅原子而發(fā)生位錯(cuò)或多余的硅原子塊較多的區(qū)域。亦可確認(rèn)在V區(qū)域和I區(qū)域間,存有原子不足或沒(méi)有(較少)多余原子的中性(Neutral,以下略記N)區(qū)域,此外,在V區(qū)域的交界附近,稱為OSF(氧化疊差、Oxidation Induced Stacking Fault)的缺陷,從結(jié)晶生長(zhǎng)軸的垂直方向的剖面觀察時(shí)乃呈環(huán)狀分布(以下,具有OSF環(huán))。
當(dāng)生長(zhǎng)速度較快時(shí),因空孔型點(diǎn)缺陷集合的空隙所致的FPD、LSTD、COP等長(zhǎng)入型缺陷,乃高密度地存在成于結(jié)晶軸方向整個(gè)區(qū)域,而存有這些缺陷的區(qū)域即為V區(qū)域。此外,隨著生長(zhǎng)速度的降低,自結(jié)晶周邊產(chǎn)生OSF環(huán),而在該環(huán)的外側(cè),低密度地形成被認(rèn)為是硅集合于晶格間的位錯(cuò)圈原因的L/D(Large Dislocation晶格間位錯(cuò)圈的簡(jiǎn)稱、LSEPD、LFPD等)缺陷(巨大錯(cuò)位叢),而存有這些缺陷的區(qū)域是I區(qū)域(有時(shí)稱為L(zhǎng)/D區(qū)域)。繼之,當(dāng)生長(zhǎng)速度變慢時(shí),OSF環(huán)收縮于晶片中心而消失,整面形成I區(qū)域。
并且,位于V區(qū)域和I區(qū)域中性的OSF環(huán)外側(cè)的N區(qū)域,是不存有因空孔所產(chǎn)生的FPD、LSTD、COP,也不存有因硅集合于晶格間所產(chǎn)生的LSEPD、LFPD的區(qū)域。此外,最近,進(jìn)一步將N區(qū)域分類的話,得知如圖4所示地具有鄰接于OSF環(huán)外側(cè)的Nv區(qū)域(空孔較多的區(qū)域)、和鄰接于I區(qū)域的Ni區(qū)域(晶格間硅較多的區(qū)域),在Nv區(qū)域,實(shí)施熱氧化處理時(shí),氧的析出量較多,在Ni區(qū)域幾乎沒(méi)有氧的析出。
以往,這種N區(qū)域雖僅存在于晶片面內(nèi)的一部分,但是,借由從提拉速度(F)和硅熔點(diǎn)至1400℃間提拉軸方向的結(jié)晶內(nèi)溫度梯度的平均值(G)比F/G,即可制得N區(qū)域朝橫向整面(晶片整面)擴(kuò)散的結(jié)晶。
因此,如上所述,SOI晶片的制造中,亦提出有使用整面形成N區(qū)域的硅單晶晶片作為黏接晶片的方法。
例如有利用柴氏長(zhǎng)晶法(CZ法)提拉硅單晶時(shí),將提拉速度(F)和硅熔點(diǎn)至1400℃間提拉軸方向的結(jié)晶內(nèi)溫度梯度的平均值(G)比(F/G),控制在預(yù)定范圍,以提拉硅單晶作為黏接晶片,而使用N區(qū)域的硅晶片的SOI晶片的提案(例如,參考日本特開(kāi)2001-146498號(hào)公報(bào)及日本特開(kāi)2001-44398號(hào)公報(bào))。
然而,利用CZ法,控制提拉速度等以提拉N區(qū)域的硅單晶時(shí),由于該N區(qū)域的硅單晶是以比較受限制的速度來(lái)生成,所以會(huì)有其生長(zhǎng)速度較難控制,且結(jié)晶的生產(chǎn)性及良率較低的問(wèn)題。因此,利用這種N區(qū)域單結(jié)晶的SOI晶片,價(jià)格大多較為昂貴。
另一方面,基底晶片,原本就須要介由絕緣膜來(lái)支承硅活性層,而不是在其表面直接形成元件。
因此,以基底晶片而言,考慮生產(chǎn)性的提升而廣泛使用如圖4所示地生成包含有一部分以高速提拉速度生長(zhǎng)的V區(qū)域或OSF區(qū)域、Nv區(qū)域的硅單晶,并將上述高速生長(zhǎng)而形成的硅單晶,加工成鏡面狀的硅晶片。例如有使用不符合電阻值等制品規(guī)格的虛設(shè)等極(dummy grade)硅晶片,作為基底晶片的提案(例如,參考日本特開(kāi)平11-40786號(hào)公報(bào)。)。
然而,最近日益要求層間絕緣膜的薄膜化,因此,也要求作為基底晶片的硅晶片品質(zhì)的提升。也就是說(shuō),若層間絕緣膜的膜厚足夠的話,即使例如空隙生長(zhǎng)的COP等空孔缺陷等,高密度形成于基底晶片表面時(shí),亦不需擔(dān)心會(huì)對(duì)絕緣膜破壞產(chǎn)生影響,但是,若例如當(dāng)層間絕緣膜形成膜厚100nm以下的薄膜的話,則會(huì)擔(dān)心損害層間絕緣膜的膜層,而對(duì)其絕緣功能造成妨礙。
此外,更廉價(jià)地提供高價(jià)SOI晶片的方法,于是提出有例如將利用離子注入剝離法,將從硅活性層剝離的剝離晶片,再利用作為基底晶片的方法(例如,參考日本特開(kāi)平11-297583號(hào)公報(bào))。但是,如近年來(lái)的要求,SOI晶片的層間絕緣膜形成例如膜厚100nm以下的薄膜時(shí),若被再利用作為基底晶片的剝離晶片,包含有V區(qū)域、OSF區(qū)域、巨大錯(cuò)位叢(LSEP、LFPD)區(qū)域等的話,則會(huì)損害層間絕緣膜的膜質(zhì),對(duì)其絕緣功能造成妨礙。因此,在此情況下,進(jìn)行基底晶片的再利用是困難的。
發(fā)明內(nèi)容
本發(fā)明有鑒于上述問(wèn)題點(diǎn)而開(kāi)發(fā),其目的在于可簡(jiǎn)單且廉價(jià)地提供一種SOI晶片,該SOI晶片即使形成例如厚度為200nm以下的極薄的硅活性層時(shí),也不會(huì)因氫氟酸洗凈等而產(chǎn)生微小凹坑,而具有優(yōu)異的電性特性,或即使形成例如厚度為100nm以下的極薄的層間絕緣膜時(shí),也可維持高絕緣性,且裝置制作步驟的電性可靠性高。
本發(fā)明為解決上述課題而開(kāi)發(fā),可提供至少在支承基板上,通過(guò)絕緣膜形成硅活性層或直接形成硅活性層的SOI晶片,其特征為至少上述硅活性層,是利用柴氏長(zhǎng)晶法所生成的N區(qū)域及/或無(wú)缺陷I區(qū)域的P(磷)摻雜硅單晶,且Al(鋁)濃度的含量為2×1012atoms/cc以上。
如上所述,至少硅活性層,是利用柴氏長(zhǎng)晶法所生成的N區(qū)域及/或無(wú)缺陷I區(qū)域的P(磷)摻雜硅單晶,且Al(鋁)濃度的含量為2×1012atoms/cc以上,如此構(gòu)成SOI晶片時(shí),硅活性層連極微小的缺陷都不存在,故即使將其施以氫氟酸洗凈時(shí),也不會(huì)產(chǎn)生微小的凹坑(bit),而形成具有優(yōu)異電性特性的SOI晶片。此外,使用這種SOI晶片的話,可不用像使用外延晶片那樣必須增加步驟來(lái)制造,可簡(jiǎn)單且廉價(jià)地制造硅活性層的無(wú)缺陷的硅單晶,故制造成本可抑制得較低。
此外,就此時(shí)的支承基板而言,可使用選擇硅、石英、SiC、藍(lán)寶石(sapphire)等。
此外,根據(jù)本發(fā)明,可提供令分別由硅單晶所構(gòu)成的基底晶圓和黏接晶片,通過(guò)絕緣膜接合后,借由將上述黏接晶片薄膜化,而形成硅活性層的SOI晶片,其特征為上述黏接晶片及/或上述基底晶片,是利用柴氏長(zhǎng)晶法所生成的N區(qū)域及/或無(wú)缺陷I區(qū)域的P摻雜硅單晶,且Al(鋁)濃度的含量為2×1012atoms/cc以上。
如上所述,黏接晶片是利用柴氏長(zhǎng)晶法所生成的N區(qū)域及/或無(wú)缺陷I區(qū)域的P(磷)摻雜硅單晶,且Al(鋁)濃度的含量為2×1012atoms/cc以上,如此構(gòu)成SOI晶片時(shí),由于將上述黏接晶片薄膜化,所形成得硅活性層連極微小的缺陷幾乎都不存在,故即使將其施以氫氟酸洗凈時(shí),也不會(huì)產(chǎn)生微小的凹坑,是具有優(yōu)異電性特性的SOI晶片。此外,若為這種SOI晶片的話,可不用像使用外延晶片那樣必須增加步驟來(lái)制造,可簡(jiǎn)單且廉價(jià)地制造使用于黏接晶片的無(wú)缺陷的硅單晶,故制造成本可抑制得較低。
此外,基底晶片是利用柴氏長(zhǎng)晶法所生成的N區(qū)域及/或無(wú)缺陷I區(qū)域的P(磷)摻雜硅單晶,且Al(鋁)濃度的含量為2×1012atoms/cc以上,如此構(gòu)成SOI晶片時(shí),基底晶片表面不會(huì)存有微小的缺陷,故即使該基底晶片上形成例如厚度為100nm以下的極薄的層間絕緣膜時(shí),也不會(huì)受到基底晶片表面缺陷的影響而造成絕緣破壞特性的劣化,裝置制作步驟的電性可靠性得以提高。此外,若為這種SOI晶片的話,可簡(jiǎn)單且廉價(jià)地制造使用于基底晶片的無(wú)缺陷的硅單晶,故制造成本可抑制得較低。
此時(shí),上述P摻雜硅單晶所含的P(磷)濃度以1×1014atoms/cc以上為佳。
如上所述,若上述P摻雜硅單晶所含的P(磷)濃度是1×1014atoms/cc以上的話,則具有充分的N型導(dǎo)電性。
此時(shí),上述硅活性層的厚度可設(shè)定在5nm以上、200nm以下的范圍。
近年來(lái),要求硅活性層的薄膜化,但因?yàn)楸景l(fā)明的SOI晶片的硅活性層連極微小的缺陷幾乎都不存在,所以即使硅活性層的厚度形成200nm以下,也不會(huì)因氫氟酸洗凈等導(dǎo)致缺陷擴(kuò)大而造成硅活性層被破壞,得以形成高品質(zhì)的SOI晶片。
此時(shí),絕緣膜是硅氧化膜,其厚度可設(shè)定在10nm以上,100nm以下的范圍。
近年來(lái),要求以硅氧化膜構(gòu)成的層間絕緣膜的厚度保持在100nm以下,但即使本發(fā)明的SOI晶片形成這種極薄氧化膜,也不會(huì)造成絕緣破壞特性劣化,得以確保高絕緣性。
以本發(fā)明的方法而言,可提供一種SOI晶片的制造方法,至少將氧注入硅晶片后,借由熱處理形成絕緣層(絕緣膜層),且在上述晶片內(nèi),形成以上述絕緣膜層分隔的硅活性層,其特征為至少上述硅晶片,是利用柴氏長(zhǎng)晶法所生成的N區(qū)域及/或無(wú)缺陷I區(qū)域的P摻雜硅單晶,且Al(鋁)濃度的含量為2×1012atoms/cc以上。
如上所述,利用SIMOX法制造SOI晶片時(shí),借由使用N區(qū)域及/或無(wú)缺陷I區(qū)域的P(磷)摻雜硅單晶,且Al(鋁)濃度的含量為2×1012atoms/cc以上,可獲得硅活性層極高質(zhì)量的SOI晶片。此外,因?yàn)椴豁氃黾又圃觳襟E,所使用的無(wú)缺陷硅單晶可簡(jiǎn)單且廉價(jià)地制造,故可將制造成本抑制得較低。
此外,以本發(fā)明的方法而言,可提供一種SOI晶片的制造方法,至少包括令基底晶片和黏接晶片直接接合的接合步驟;和借由將上述黏接晶片薄膜化,而形成硅活性層的薄膜化步驟,其特征為上述基底晶片是使用絕緣性基板,而上述黏接晶片是利用柴氏長(zhǎng)晶法所生成的N區(qū)域及/或無(wú)缺陷I區(qū)域的P摻雜硅單晶,且Al(鋁)濃度的含量為2×1012atoms/cc以上。
如上所述,作為基底基板的絕緣性基板,可使用選擇硅、石英、SiC、藍(lán)寶石(sapphire)等,利用令該基底晶片和硅單晶所構(gòu)成的黏接晶片直接接合的接合法,制造SOI晶片時(shí),借由使用N區(qū)域及/或無(wú)缺陷I區(qū)域的P摻雜硅單晶,且Al(鋁)濃度的含量為2×1012atoms/cc以上,作為黏接晶片,可獲得絕緣性基板上的硅活性層極高品質(zhì)的SOI晶片。此外,因?yàn)椴豁氃黾又圃觳襟E,所使用的無(wú)缺陷硅單晶可簡(jiǎn)單且廉價(jià)地制造,故可抑制制造成本。
此外,以本發(fā)明的方法而言,可提供一種SOI晶片的制造方法,至少包括令分別由硅單晶所構(gòu)成的基底晶片和黏接晶片,通過(guò)絕緣膜接合的接合步驟;和借由將上述黏接晶片薄膜化,而形成硅活性層的薄膜化步驟,其特征為上述基黏接晶片及/或上述基底晶片,是利用柴氏長(zhǎng)晶法所生成的N區(qū)域及/或無(wú)缺陷I區(qū)域的P摻雜硅單晶,且Al(鋁)濃度的含量為2×1012atoms/cc以上。
如上所述,利用令分別由硅單晶所構(gòu)成的基底晶片和黏接晶片,通過(guò)絕緣膜接合的接合法,制造SOI晶片時(shí),借由使用N區(qū)域及/或無(wú)缺陷I區(qū)域的P摻雜硅單晶,且Al(鋁)濃度的含量為2×1012atoms/cc以上,作為黏接晶片、基底晶片,可獲得硅活性層及/或支承基板極高品質(zhì)的SOI晶片。此外,因?yàn)椴豁氃黾又圃觳襟E,所使用的無(wú)缺陷硅單晶可簡(jiǎn)單且廉價(jià)地制造,故可將制造成本抑制得較低。
這些接合法中,在接合步驟實(shí)施前,先進(jìn)行從黏接晶片表面,注入氫離子及稀有氣體離子的至少一種離子,以在晶片內(nèi)部形成離子注入層的離子注入步驟,而在上述接合步驟中,令該黏接晶片注入有離子的一側(cè)的表面和上述基底晶片的表面,直接接合或通過(guò)絕緣膜接合,而在上述薄膜化步驟中,借由熱處理,以上述離子注入層將上述黏接晶片的一部分剝離。
如此,利用離子注入剝離法,制造SOI晶片時(shí),可將硅活性層變得極薄且厚度均勻,可形成無(wú)缺陷的極高品質(zhì)的SOI晶片。
此時(shí),上述P摻雜硅單晶所含的P(磷)濃度以1×1014atoms/cc以上為佳。
如上所述,若上述P摻雜硅單晶所含的P(磷)濃度是1×1014atoms/cc以上的話,則具有充分的N型導(dǎo)電性。
此時(shí),上述硅活性層的厚度可設(shè)定在5nm以上、200nm以下的范圍。
近年來(lái),要求硅活性層的薄膜化,但是利用本發(fā)明的方法,制造SOI晶片時(shí),硅活性層上連極微小的缺陷幾乎都不存在,所以即使硅活性層的厚度形成200nm以下,也不會(huì)因氫氟酸洗凈等導(dǎo)致缺陷擴(kuò)大而造成硅活性層被破壞,得以形成高品質(zhì)的SOI晶片。
此時(shí),絕緣膜是硅氧化膜,該硅氧化膜的厚度可設(shè)定在10nm以上,100nm以下的范圍。
近年來(lái),要求以硅氧化膜構(gòu)成的層間絕緣膜的厚度保持在100nm以下,但是,利用本發(fā)明方法制造SOI晶片時(shí),即使形成這種極薄的氧化膜,也不會(huì)造成絕緣破壞特性劣化,得以確保高絕緣性。
如上述的說(shuō)明,根據(jù)本發(fā)明可提供一種硅晶片,硅活性層及/或支承基板是N區(qū)域及/或無(wú)缺陷I區(qū)域的P(磷)摻雜硅單晶,且Al(鋁)濃度的含量為2×1012atoms/cc以上。若為這種SOI晶片,即使形成例如厚度為200nm以下的極薄的硅活性層時(shí),也不會(huì)因氫氟酸洗凈等產(chǎn)生微小凹坑,而具有優(yōu)異的電性特性,或者,即使例如絕緣膜的厚度為100nm以下時(shí),也可維持優(yōu)良的絕緣特性,所以使用此晶片來(lái)制造裝置時(shí),即可高良率、簡(jiǎn)單、且廉價(jià)地制造電性特性優(yōu)異的裝置。
圖1是表示各條件的生長(zhǎng)速度和結(jié)晶缺陷的關(guān)系的說(shuō)明圖。
(a)提拉條件5、(b)提拉條件3、(c)提拉條件4、(d)提拉條件1、提拉條件2圖2是單結(jié)晶制造裝置的概略圖。
圖3(a)是硅單晶的生長(zhǎng)速度和結(jié)晶切斷位置的關(guān)系圖。圖3(b)是表示生長(zhǎng)速度和各缺陷區(qū)域的說(shuō)明圖。
圖4是表示利用公知技術(shù)的生長(zhǎng)速度和結(jié)晶缺陷分布的關(guān)系的說(shuō)明圖。
圖5是利用離子注入剝離法,制造本發(fā)明SOI晶片的步驟的一例的流程圖。
圖6是利用SIMOX法,制造本發(fā)明SOI晶片的步驟的一例的流程圖。
其中,附圖標(biāo)記說(shuō)明如下10單線晶制造裝置11主處理室12提拉處理室13單結(jié)晶14拉線15原料熔融液16石英坩堝 17石墨坩堝18軸19石墨加熱器20隔熱構(gòu)件21晶種保持器22籽晶 23石墨筒 24隔熱材31黏接晶片 32基底晶片33、38氧化膜
34離子注入層 35剝離晶片36、46 SOI晶片37、44硅活性層41硅晶片 42氧離子注入層43埋入式氧化膜45支承基板具體實(shí)施方式
以下說(shuō)明本發(fā)明的實(shí)施型態(tài),然而本發(fā)明并不局限于此。
本發(fā)明的SOI晶片,至少在支承基板上,通過(guò)絕緣膜形成硅活性層或直接形成硅活性層的SOI晶片,其中,至少上述硅活性層,是利用柴氏長(zhǎng)晶法所生成的N區(qū)域及/或無(wú)缺陷I區(qū)域的P(磷)摻雜硅單晶,且Al(鋁)濃度的含量為2×1012atoms/cc以上。
如上所述,當(dāng)SOI晶片的硅活性層是由無(wú)缺陷的P摻雜硅單晶所構(gòu)成時(shí),硅活性層連極微小的缺陷幾乎都不存在,故即使將其施以氫氟酸洗凈時(shí),也不會(huì)產(chǎn)生微小的凹坑(bit),此外,也不會(huì)產(chǎn)生氫氟酸經(jīng)由凹坑侵入埋入式氧化膜而被蝕刻的問(wèn)題,所以是電性特性優(yōu)異的SOI晶片。
此外,本發(fā)明的SOI晶片是分別將硅單晶所構(gòu)成的基底晶片(base wafer)和黏接晶片(bond wafer),通過(guò)絕緣膜接合后,將上述黏接晶片施以薄膜化,而形成硅活性層的SOI晶片,而上述黏接晶片及/或上述基底晶片是利用柴氏長(zhǎng)晶法(Czochralski method)所生成的N區(qū)域及/或無(wú)缺陷I區(qū)域的P摻雜硅單晶,且Al(鋁)濃度的含量為2×1012atoms/cc以上。
如上所述,當(dāng)SOI晶片的硅活性層的黏接晶片是由無(wú)缺陷的P摻雜硅單晶所構(gòu)成時(shí),硅活性層連極微小的缺陷幾乎都不存在,故即使將其施以氫氟酸洗凈時(shí),也不會(huì)產(chǎn)生微小的凹坑,所以是電性特性優(yōu)異的SOI晶片。
此外,當(dāng)SOI晶片的支承基板的基底晶片是由無(wú)缺陷的P摻雜硅單晶所構(gòu)成時(shí),基底晶片表面不會(huì)存有微小的缺陷,故即使該基底晶片上形成例如厚度為100nm以下的極薄的層間絕緣膜時(shí),也不會(huì)受到基底晶片表面的缺陷的影響而造成絕緣破壞特性的劣化,故裝置制作步驟的電性可靠性高。
所述本發(fā)明SOI晶片的硅活性層的厚度皆可設(shè)定在5nm以上、200nm以下的范圓。近年來(lái)要求硅活性層的薄膜化,但因?yàn)楸景l(fā)明的SOI晶片的硅活性層連極微小的缺陷都不存在,所以即使硅活性層的厚度形成200nm以下,也不會(huì)因氫氟酸洗凈等導(dǎo)致缺陷擴(kuò)大而造成硅活性層被破壞,也不會(huì)使埋入式氧化膜被蝕刻,得以形成高品質(zhì)的SOI晶片。
此外,絕緣膜是硅氧化膜,其厚度可設(shè)定在10nm以上,100nm以下的范圍。近年來(lái)要求以硅氧化膜構(gòu)成的層間絕緣膜的厚度保持在100nm以下,但即使本發(fā)明的SOI晶片形成這種極薄氧化膜,也不會(huì)造成絕緣破壞特性劣化,得以確保高絕緣性。
以下,說(shuō)明本發(fā)明的SOI晶片所使用的無(wú)缺陷P摻雜硅單晶的制造方法。
利用柴氏長(zhǎng)晶法(Czochralski method),制造B摻雜硅單晶時(shí),從結(jié)晶肩部至軀干尾部,令單結(jié)晶的生長(zhǎng)速度從高速遞減至低速時(shí),當(dāng)OSF到達(dá)某生長(zhǎng)速度時(shí)變小,繼之,又于低速區(qū)域按N區(qū)域(Nv區(qū)域、Ni區(qū)域)、I區(qū)域的順序,形成各晶相。尤其,可得知在比N區(qū)域更低速側(cè)的I區(qū)域,形成尺寸約10μm以上大小的巨大錯(cuò)位叢,且存有LSEPD、LEPD等缺陷。此外,在B摻雜硅單晶的情況下,N區(qū)域的形成時(shí)刻是當(dāng)F/G(mm2/℃·min)值為0.20至0.22的范圍時(shí)。
另一方面,利用柴氏長(zhǎng)晶法(Czochralski method),制造P摻雜硅單晶時(shí),從結(jié)晶肩至軀干尾部,令單結(jié)晶的生長(zhǎng)速度從高速遞減至低速時(shí),當(dāng)OSF到達(dá)某生長(zhǎng)速度時(shí)縮小,繼之,又于低速區(qū)域按N區(qū)域(Nv區(qū)域、Ni區(qū)域)、I區(qū)域的順序,形成各相位。此外,該I區(qū)域的巨大錯(cuò)位叢群并不包含LFPD,僅包含LSEP。此外,在P摻雜硅單晶的情況下,N區(qū)域的形成時(shí)刻是當(dāng)F/G(mm2/℃·min)值位于0.18至0.20的范圍時(shí)。
如上所述,B摻雜硅單晶和P摻雜硅單晶在缺陷分布的動(dòng)向上有所不同。本案發(fā)明者等發(fā)現(xiàn)特別是由于I區(qū)域的結(jié)晶缺陷產(chǎn)生狀況的不同,p摻雜硅單晶中,從天然石英坩堝熔出并進(jìn)入提拉結(jié)晶內(nèi)部的Al元素,得以抑制原本I區(qū)域已確認(rèn)的巨大錯(cuò)位叢的形成。
可確認(rèn)提拉P摻雜硅單晶之際,使用幾乎不含Al成分的合成石英坩堝時(shí),I區(qū)域存有巨大錯(cuò)位叢。但是,當(dāng)Al元素在5×1011atoms/cc以上、未滿2×1012atoms/cc的濃度范圍中,使用會(huì)進(jìn)入提拉結(jié)晶內(nèi)部的天然石英坩堝時(shí),可知其在較Ni區(qū)域更靠近低速側(cè)的I區(qū)域確認(rèn)得高密度的LSEPD,但在低速區(qū)域并沒(méi)有形成LSEPD,而是無(wú)缺陷的I區(qū)域。在此,本案發(fā)明者等檢測(cè)在lSEPD消失交界附近的I區(qū)域的Al濃度時(shí),判知其濃度為2×1012atoms/cc左右,此時(shí),該交界的F/G(mm2/℃·min)值是0.17。
本案發(fā)明者等基于以上的事實(shí),使用合成石英坩堝,進(jìn)行多晶硅原料的充填時(shí),是以將2×1012atoms/cc以上的Al元素進(jìn)入提拉結(jié)晶內(nèi)部的方式添加純Al金屬粒。然后,從結(jié)晶肩部至軀干尾部,令生長(zhǎng)速度從高速至低速遞減時(shí),即使是在較Ni區(qū)域更靠近低速側(cè)的I區(qū)域,也不會(huì)形成巨大錯(cuò)位叢,而是無(wú)缺陷,此外,低速時(shí)也同樣是無(wú)缺陷區(qū)域。因此,得知摻雜有Al的P摻雜結(jié)晶中,在OSF和N區(qū)域交界的F/G(mm2/℃·min)為0.20以下的區(qū)域,形成N區(qū)域及無(wú)缺陷的I區(qū)域。
在此,是提拉結(jié)晶的硅熔點(diǎn)至1400℃間提拉軸方向的結(jié)晶內(nèi)溫度梯度的平均值G(℃/mm)值,而該值是借由綜合傳熱解析軟件FEMAG的計(jì)算所算出。FEMAG是揭示于文獻(xiàn)(F.Dupret,P.Nicodeme,Y.Ryckmans,p.Wouters,and M.J.Crochet,Int.J.Heat Mass Transfer,33,1849(1900))的綜合傳熱解析軟件。
此外,由于Al是P型導(dǎo)電型元素,故進(jìn)行高濃度摻雜時(shí)必須加以留意。尤其是,為了使摻雜時(shí)不至于對(duì)裝置設(shè)計(jì)造成妨礙,故以控制進(jìn)入結(jié)晶內(nèi)部的Al濃度,使之不超過(guò)1×1014atoms/cc為佳。
此外,以P摻雜硅單晶中P濃度為1×1014atoms/cc以上的方式施行P摻雜為佳。這是因?yàn)槿羲鶕诫s的P濃度為1×1014atoms/cc以上的話,可獲得充足的N型導(dǎo)電性的緣故。
本發(fā)明SOI晶片是使用上述所制造的摻雜有適當(dāng)量的鋁的無(wú)缺陷P摻雜硅單晶,例如利用離子注入剝離法的接合法、SIMOX法等,以下述方式來(lái)制造。
圖5是表示利用離子注入剝離法,制造本發(fā)明SOI晶片的步驟的一例的流程圖。
首先,在最初的步驟(a),制備作為硅活性層的黏接晶片31、和作為支承基板的基底晶片32。在此,本發(fā)明中,作為黏接晶片31及/或基底晶片32而使用的硅晶片,如上所述地是利用柴氏長(zhǎng)晶法所生成的N區(qū)域及/或無(wú)缺陷I區(qū)域的p摻雜硅單晶,且Al(鋁)濃度之含量為2×1012atoms/cc以上。
上述N區(qū)域及/或無(wú)缺陷I區(qū)域的P摻雜硅單晶,且Al(鋁)濃度的含量為2×1012atoms/cc以上的硅單晶,可使用例如圖2的單晶制造裝置10,一面控制F/G及Al摻雜量,一邊進(jìn)行生成。
繼之,圖5的步驟(b)中,將黏接晶片31和基底晶片32中至少一邊的晶片的表面施以氧化。此處是將黏接晶片31施以熱氧化,而在其表面形成有氧化膜33。此時(shí),氧化膜33乃形成得以確保所需求的絕緣性的厚度,本發(fā)明中,亦可形成極薄的氧化膜,使其厚度為10nm至100nm范圍。
以往,使用例如表面存有50nm以上的多數(shù)微小缺陷的硅晶片,作為基底晶片,且將埋入式氧化膜的厚度設(shè)在100nm以下而制得SOI晶片時(shí),會(huì)有氧化膜受到存在于基底晶片表面的微小缺陷的影響,因后績(jī)之結(jié)合熱處理或裝置步驟的熱處理,而產(chǎn)生劣化或破壞之虞。然而,本發(fā)明使用的基底晶片32連極微小的缺陷都不存在,故即使氧化膜33的厚度形成100nm以下,亦不會(huì)發(fā)生絕緣破壞特性劣化的問(wèn)題。
此外,當(dāng)氧化膜33的厚度未滿10nm時(shí),也會(huì)有氧化膜的形成時(shí)間雖然縮短,但是無(wú)法確保絕緣性之虞,故以形成10nm以上為佳。
步驟(c)中,從表面形成氧化膜33的黏接晶片31的單側(cè)表面,離子注入氫離子。此外,亦可進(jìn)行稀有氣體離子或氫離子和稀有氣體的混合氣體離子的離子注入。借此方式,可在晶片內(nèi)部,離子的平均進(jìn)入深度之處,形成與表面平行的離子注入層34。此外,此時(shí)離子注入層34的深度可對(duì)應(yīng)最后形成的硅活性層的厚度。因此,借由控制注入能量等,施行離子注入,可將硅活性層的厚度控制在例如5nm至3000nm的范圍,特別是可形成厚度為200nm以下的硅活性層。
由于本發(fā)明使用的黏接晶片31的長(zhǎng)入型缺陷幾乎無(wú)法檢測(cè)出來(lái),所以即使將硅活性層的厚度形成200nm以下,將其施以氫氟酸洗凈時(shí),也不會(huì)發(fā)生微小凹坑,可形成具有優(yōu)異電性特性的SOI晶片。
步驟(d)中,令黏接晶片31的離子注入側(cè)的表面、和基底晶片32的表面,通過(guò)氧化膜(絕緣膜)接合。例如在常溫干凈的環(huán)境下,令兩片晶片31、32的表面彼此接觸,借此方式,晶片彼此不需使用接合劑等即得以接合。
此外,就基底晶片而言,亦可使用SiO2、SiC、Al2O3等絕緣性的晶片。在此情況下,黏接晶片和基底晶片不需借著氧化膜即可直接地結(jié)合。
接著,于步驟(e)中,借由熱處理,以離子注入層34為交界,將黏接晶片31的一部分剝離。例如,相對(duì)于使令黏接晶片31和基底晶片32接合而黏接,若在非活性氣體環(huán)境下,施以500℃以上的溫度的熱處理,則通過(guò)結(jié)晶的再排列和氣泡的凝聚,可分離成剝離晶片35和SOI晶片36(硅活性層37+氧化膜33+基底晶片32)。
在此,關(guān)于副生的剝離晶片35,最近提出有在剝離面實(shí)施研磨等再生處理,以再利用作為基底晶片或黏接晶片的方法。如上所述,就黏接晶片31而言,使用摻雜有Al的N區(qū)域及/或無(wú)缺陷I區(qū)域的P摻雜硅晶片時(shí),將剝離晶片35施行再生處理而形成的硅晶片,亦可使用在基底晶片和黏接晶片的任一者。因此,將剝離晶片35再利用作為基底晶片32,可制造同樣高質(zhì)量的SOI晶片。也就是說(shuō),本發(fā)明的SOI晶片,實(shí)際上可借由一片硅晶片來(lái)制得,可將制造成本抑制得更低。
步驟(f)中,對(duì)SOI晶片36增加結(jié)合熱處理。該步驟(f)中,因?yàn)橥ㄟ^(guò)上述步驟(d)(e)的接合步驟及剝離熱處理步驟所密接的晶片彼此的結(jié)合力,就此使用在裝置制作步驟時(shí)較弱,所以結(jié)合熱處理是對(duì)SOI晶片36實(shí)施高溫?zé)崽幚?,使結(jié)合強(qiáng)度充足。例如,該熱處理可在非活性氣體環(huán)境下,以1050℃至1200℃,于30分至2小時(shí)的范圍實(shí)施。
即使實(shí)施這種高溫的熱處理,基底晶片32的晶片整面亦無(wú)缺陷,故埋入式氧化膜33的絕緣破壞特性不會(huì)劣化,可維持高絕緣性。
步驟(g)中,利用氫氟酸洗凈,將形成于SOI晶片36表面的氧化膜去除。此時(shí),若硅活性層37形成有空孔型缺陷的話,則會(huì)有HF經(jīng)由缺陷到達(dá)埋入式氧化膜,而發(fā)生微小凹坑之虞,但是,本發(fā)明中,由于硅活性層37整面皆由N區(qū)域及/或無(wú)缺陷I區(qū)域的P摻雜硅單晶所構(gòu)成,所以即使施行氫氟酸洗凈,也不會(huì)有凹坑變大,破壞硅活性層37及氧化膜33的情形。
此外,在步驟(h)中,按照需要,施行用來(lái)調(diào)整硅活性層37厚度的氧化,繼之,在步驟(I),利用氫氟酸洗凈,進(jìn)行去除氧化膜38的所謂的犧牲氧化。
經(jīng)由上述步驟(a)至(I)所制成的SOI晶片,基底晶片32和硅活性層37整面皆是N區(qū)域及/或無(wú)缺陷I區(qū)域的P摻雜硅單晶,且由摻雜有Al的CZ硅單晶所構(gòu)成,盡管埋入式氧化膜33極薄,仍可維持高絕緣性,電性可靠性極高。
圖6是表示利用SIMOX法,制造本發(fā)明的SOI晶片的步驟的一例的流程圖。
首先,在最初的步驟(α),制備施以鏡面研磨的硅晶片41。本發(fā)明中,硅晶片41如上所述地利用柴氏長(zhǎng)晶法所生成的N區(qū)域及/或無(wú)缺陷I區(qū)域的P摻雜硅單晶,且Al(鋁)濃度的含量為2×1012atoms/cc以上。
繼之,于步驟(β)中,從加熱至500℃左右的硅晶片41一邊的表面,將氧離子(O+)離子注入預(yù)定深度,而形成氧離子注入層42。此時(shí),離子注入條件雖無(wú)特別的限定,然而,例如注入能量一般廣泛使用150至200keV左右,此外,以劑量而言,為了防止之后施行氧化膜形成熱處理時(shí),發(fā)生貫穿錯(cuò)位,故以大約4.0×1017/cm以上的低劑量,進(jìn)行離子注入。此時(shí),亦可依據(jù)需要,將氧離子注入分割來(lái)進(jìn)行。
接著,在步驟(γ)中,施行將氧離子注入層42變成埋入式氧化膜43的氧化膜形成熱處理。氧化膜形成熱處理的熱處理?xiàng)l件,若可將氧離子注入層變成埋入式氧化膜的話,則無(wú)特別的限定,例如借由在氧濃度為1%以下的氫氣環(huán)境中,以1300℃以上,硅熔點(diǎn)以下的溫度,進(jìn)行3至6小時(shí)的熱處理,即可形成埋入式氧化膜(絕緣膜)43。以此方式,可制得在支承基板45上,通過(guò)絕緣膜43形成硅活性層44的SOI晶片46。
如上所述,因?yàn)槔肧IMOX制造的SOI晶片,其硅活性層或埋入式氧化膜的膜厚決定于進(jìn)行氧離子注入時(shí)的離子注入能量或劑量,所以具有可容易獲得優(yōu)異的膜厚均一性的優(yōu)點(diǎn),此外,如上述的接合法所示,不需要兩片晶片,使用1片硅晶片即可制造SOI晶片,因此,可以較低的成本來(lái)制造。
以下例舉實(shí)施例及比較例,說(shuō)明本發(fā)明。
(提拉條件1)使用圖2的單結(jié)晶制造裝置,制造硅單晶。在直徑24英寸(600mm)的石英坩堝中,加入150kg的原料多晶硅和4mg的純Al金屬粒,提拉直徑210mn,面方位<100>的硅單晶。提拉硅單晶時(shí),將生長(zhǎng)速度控制在0.60mm/min至0.20mm/min的范圍,使速度從結(jié)晶頭部至尾部逐漸地變緩。此外,以P濃度為3×1014至5.5×1014atoms/cc,且酵素濃度為24至27ppma(ASTM’79)的方式制造硅單晶。
將以上述方式生成的各硅單晶棒的軀干部,如圖3(a)所示地于結(jié)晶生長(zhǎng)軸方向,以每10cm的長(zhǎng)度,切成塊后,再于結(jié)晶軸方向?qū)⒏鲏K豎向切斷而制得數(shù)片約2mm厚的樣品。
關(guān)于上述樣品,利用MLT測(cè)定器(SEMILAB、WT-85)及干蝕刻(seccoetching),檢查V區(qū)域、OSF區(qū)域、N區(qū)域、I區(qū)域等各區(qū)域的分布狀況(參照?qǐng)D3(b)),即FPD、LFPD、LSEPD等分布狀況,與OSF的發(fā)生狀況,并確認(rèn)各區(qū)域的交界的F/G(mm2/℃·min)值。
具體而言,首先是關(guān)于FPD、LFPD、LSEPD的評(píng)價(jià),將樣品中的1片施以平面研削后,再施以鏡面蝕刻、干蝕刻(30分鐘),在無(wú)攪拌的狀態(tài)下放置,施以預(yù)定處理后,進(jìn)行各缺陷的密度測(cè)定。此外,關(guān)于OSF的評(píng)價(jià),將樣品中的1片施以1150℃、100分鐘(濕氧環(huán)境)的熱處理后,再冷卻(放入800℃的環(huán)境),以藥液去除氧化膜后,進(jìn)行OSF環(huán)狀圖案(ring pattern)的確認(rèn)及密度測(cè)定。
此外,將于結(jié)晶軸方向豎向加工的板樣品(slab sample),挖空加工成直徑200mm的大小,利用拋光,完成鏡面狀態(tài),接著,借由900℃、焦氧化,在晶片表面形成氧化薄膜后,以熱硫酸回收氧化膜中的重金屬,并由根據(jù)該溶液中WSA法所生的測(cè)定值,來(lái)測(cè)定結(jié)晶主體中所含的Al濃度。
圖1(d)是表示以上述測(cè)定方式判知各區(qū)域更詳細(xì)的分布狀況,此外,以下是表示各區(qū)域交界的F/G(mm2/℃·min)及Al濃度。
OSF和N區(qū)域交界的F/G(mm2/℃·min)0.20N區(qū)域和I區(qū)域(無(wú)缺陷)交界的F/G(mm2/℃·min)0.18F/G=0.17附近的結(jié)晶主體中Al濃度4.1×1012atoms/cc(提拉條件2)除了在石英坩堝中,加入150kg的原料多晶硅和8mg的純Al金屬粒的部分不同外,其余部分利用與實(shí)施例1同樣的方式來(lái)制造硅單晶,并進(jìn)行各項(xiàng)測(cè)定。
圖1(d)是表示以上述測(cè)定方式判知各區(qū)域更詳細(xì)的分布狀況,此外,以下是表示各區(qū)域交界的F/G(mm2/℃·min)及Al濃度。
OSF和N區(qū)域交界的F/G(mm2/℃·min)0.20N區(qū)域和I區(qū)域(無(wú)缺陷)交界的F/G(mm2/℃·min)0.18
F/G=0.17附近的結(jié)晶主體中Al濃度8.8×1012atoms/cc(提拉條件3)除了在石英坩堝中,加入150kg的原料多晶硅而沒(méi)有放入Al金屬粒的部分不同外,其余部分利用與實(shí)施例1同樣的方式來(lái)制造硅單晶,并進(jìn)行各項(xiàng)測(cè)定。
圖1(b)是表示以上述測(cè)定方式判知各區(qū)域更詳細(xì)的分布狀況,此外,以下是表示各區(qū)域交界的F/G(mm2/℃·min)及Al濃度。
OSF和N區(qū)域交界的F/G(mm2/℃·min)0.20N區(qū)域和I區(qū)域(巨大錯(cuò)位叢形成)交界的F/G(mm2/℃·min)0.18F/G=0.17附近的結(jié)晶主體中Al濃度1×108atoms/cc(提拉條件4)除了在石英坩堝中,加入150kg的原料多晶硅和2mg的純Al金屬粒的部分不同之外,其余部分利用與實(shí)施例1同樣的方式,制造硅單晶,并進(jìn)行各項(xiàng)測(cè)定。
圖1(c)是表示以上述測(cè)定方式判知各區(qū)域更詳細(xì)的分布狀況,此外,以下是表示各區(qū)域交界的F/G(mm2/℃·min)及Al濃度。
OSF和N區(qū)域交界的F/G(mm2/℃·min)0.20N區(qū)域和I區(qū)域(巨大錯(cuò)位叢形成)交界的F/G(mm2/℃·min)0.18I區(qū)域(巨大錯(cuò)位叢形成)和I區(qū)域(無(wú)缺陷)交界的F/G(mm2/℃·min)0.17F/G=0.17附近的結(jié)晶主體中Al濃度1.8×1012atoms/cc(提拉條件5)除了在石英坩堝中,加入150kg的原料多晶硅和4mg的純Al金屬粒,且B(硼)濃度為1×1015至1.5×1015atoms/cc的部分不同之外,其余部分利用與實(shí)施例1同樣的方式來(lái)制造硅單晶,并進(jìn)行各項(xiàng)測(cè)定。
圖1(a)是表示以上述測(cè)定方式判知各區(qū)域更詳細(xì)的分布狀況,此外,以下是表示各區(qū)域交界的F/G(mm2/℃·min)及Al濃度。
OSF和N區(qū)域交界的F/G(mm2/℃·min)0.22N區(qū)域和I區(qū)域(巨大錯(cuò)位叢形成)交界的F/G(mm2/℃·min)0.20F/G=0.17附近的結(jié)晶主體中Al濃度3.8×1012atoms/cc
由圖1得知p摻雜硅單晶的情況中,Al濃度未滿2×1012atoms/cc的提拉條件3、4中,I區(qū)域形成有巨大錯(cuò)位叢,此外,即使有出現(xiàn)無(wú)缺陷的I區(qū)域,也僅限于一部分(第圖1(b)圖1(c))。然而,Al濃度為2×1012atoms/cc以上的提拉條件1及提拉條件2中,如圖1(d)所示地I區(qū)域無(wú)缺陷,而比OSF和N區(qū)域交界更低速側(cè)的整面是無(wú)缺陷區(qū)域。
另一方面,B摻雜硅單晶的情況如提拉條件5所示,即使Al濃度為2×1012atoms/cc以上時(shí)亦如圖1(a)所示地在I區(qū)域形成巨大錯(cuò)位叢,而沒(méi)有出現(xiàn)無(wú)缺陷的I區(qū)域。
(實(shí)施例1)上述提拉條件1中,將提拉速度F控制在F/G(mm2/℃·min)為0.19至0.13,以制造整面為N區(qū)域及無(wú)缺陷I區(qū)域的P摻雜硅單晶。由該P(yáng)摻雜硅單晶,制作鏡面晶片而形成黏接晶片。
繼之,在上述提拉條件3中,將提拉速度F控制在F/G(mm2/℃·min)為0.27至0.24,以制造整面為V區(qū)域的P摻雜硅單晶。由該P(yáng)摻雜硅單晶,制作鏡面晶片而形成基底晶片。
使用以上述方式制備的黏接晶片和基底晶片,利用根據(jù)圖5的步驟的離子注入剝離法,經(jīng)由對(duì)黏接晶片實(shí)施離子注入,與基底晶片的接合、剝離熱處理、結(jié)合熱處理(接合氧化)、氧化膜去除、硅活性層調(diào)整氧化、氧化膜去除等,而制成具有200nm厚度的絕緣膜和50nm厚度的硅活性層的SOI晶片。
利用微粒計(jì)數(shù)器(KLA-Tencor社制、Surfscan SP-1),測(cè)定該SOI晶片的硅活性層表面。結(jié)果,即便是在硅活性層調(diào)整氧化后,施以氫氟酸洗凈,實(shí)施熱氧化膜的去除,仍然可以確認(rèn)硅活性層上沒(méi)有形成蝕刻凹坑(etchpit),硅活性層沒(méi)有受到破壞。
(實(shí)施例2)上述提拉條件1中,將提拉速度F控制在F/G(mm2/℃·min)為0.19至0.13,以制造整面為N區(qū)域及無(wú)缺陷I區(qū)域的P摻雜硅單晶。由該P(yáng)摻雜硅單晶,制作鏡面晶片而形成黏接晶片及基底晶片。
使用以上述方式制備的黏接晶片和基底晶片,并利用與實(shí)施例1同樣的離子注入剝離法,制造硅活性層的膜厚為50nm、絕緣膜的膜厚為70nm的SOI晶片。接著,利用微粒計(jì)數(shù)器,測(cè)定硅活性層表面時(shí),確認(rèn)硅活性層上沒(méi)有形成蝕刻凹坑(etchpit),硅活性層沒(méi)有受到破壞。
此外,將該SOI晶片的硅活性層,置于氫氟化鉀溶液中施以選擇性蝕刻而去除。繼之,對(duì)具有殘留絕緣膜的基底晶片,以6MV/cm的電解強(qiáng)度,進(jìn)行利用Cu沉淀(deposition)法的評(píng)價(jià)。結(jié)果確認(rèn)絕緣膜無(wú)缺陷,沒(méi)有發(fā)生絕緣膜受到破壞的情形。
(比較例1)上述提拉條件3中,將提拉速度F控制在F/G(mm2/℃·min)為0.27至0.24,以制造整面為V區(qū)域的P摻雜硅單晶。借由該P(yáng)摻雜硅單晶,制作鏡面晶片而形成黏接晶片及基底晶片。
使用以上述方式制備的黏接晶片和基底晶片,并利用與實(shí)施例1同樣的方法,制造具有200nm厚度的絕緣膜和50nm厚度的硅活性層的SOI晶片。利用微粒計(jì)數(shù)器,測(cè)定該SOI晶片的硅活性層表面時(shí),結(jié)果確認(rèn)表示硅活性層受到破壞的高密度亮點(diǎn)。
(比較例2)上述提拉條件3中,將提拉速度F控制在F/G(mm2/℃·min)為0.27至0.24,以制造整面為V區(qū)域的P摻雜硅單晶。由該P(yáng)摻雜硅單晶,制作鏡面晶片而形成黏接晶片及基底晶片。
使用以上述方式制備的黏接晶片和基底晶片,并利用與實(shí)施例2同樣的方法,制造硅活性層膜厚為50nm、絕緣膜膜厚為70nm的SOI晶片,接著,利用微粒計(jì)數(shù)器,測(cè)定該SOI晶片的硅活性層表面時(shí),結(jié)果確認(rèn)表示硅活性層受到破壞的高密度亮點(diǎn)。進(jìn)而,去除硅活性層,利用Cu沉淀(deposition)法評(píng)價(jià)絕緣膜時(shí),結(jié)果確認(rèn)表示絕緣膜受到破壞的高密度氧化膜的缺陷。
此外,本發(fā)明并不局限于上述實(shí)施型態(tài)。上述實(shí)施型態(tài)僅為例示,實(shí)質(zhì)上具有與本發(fā)明權(quán)利要求書(shū)記載的技術(shù)思想相同的構(gòu)成,且具有相同作用效果的任一種型態(tài)皆包含于本發(fā)明的技術(shù)范圍。
權(quán)利要求
1.一種SOI晶片,至少在支承基板上,通過(guò)絕緣膜形成硅活性層或直接形成硅活性層的SOI晶片,其特征為至少上述硅活性層,是利用柴氏長(zhǎng)晶法所生成的N區(qū)域及/或無(wú)缺陷I區(qū)域的P(磷)摻雜硅單晶,且Al(鋁)濃度的含量為2×1012atoms/cc以上。
2.一種SOI晶片,使分別由硅單晶所構(gòu)成的基底晶片和黏接晶片通過(guò)絕緣膜接合后,借由將上述黏接晶片薄膜化,而形成硅活性層的SOI晶片,其特征為上述黏接晶片及/或上述基底晶片,是利用柴氏長(zhǎng)晶法所生成的N區(qū)域及/或無(wú)缺陷I區(qū)域的P摻雜硅單晶,且Al(鋁)濃度的含量為2×1012atoms/cc以上。
3.如權(quán)利要求1或2所述的SOI晶片,其中,上述P摻雜硅單晶所含的P(磷)濃度是1×1014atoms/cc以上。
4.如權(quán)利要求1至3中任一項(xiàng)所述的SOI晶片,其中,上述硅活性層的厚度是設(shè)定在5nm以上、200nm以下的范圍。
5.如權(quán)利要求1至4中任一項(xiàng)所述的SOI晶片,其中,上述絕緣膜是硅氧化膜,且厚度是設(shè)定在10nm以上、100nm以下的范圍。
6.一種SOI晶片的制造方法,至少將氧注入硅晶片后,借由熱處理形成絕緣層(絕緣膜層),且在上述晶片內(nèi),形成以上述絕緣膜層分隔的硅活性層,其特征為至少上述硅晶片,是利用柴氏長(zhǎng)晶法所生成的N區(qū)域及/或無(wú)缺陷I區(qū)域的P摻雜硅單晶,且Al(鋁)濃度的含量為2×1012atoms/cc以上。
7.一種SOI晶片的制造方法,至少包括使基底晶片和黏接晶片直接接合的接合步驟;和借由將上述黏接晶片薄膜化,而形成硅活性層的薄膜化步驟,其特征為上述基底晶片是使用絕緣性基板,而上述黏接晶片是利用柴氏長(zhǎng)晶法所生成的N區(qū)域及/或無(wú)缺陷I區(qū)域的P摻雜硅單晶,且Al(鋁)濃度的含量為2×1012atoms/cc以上。
8.一種SOI晶片的制造方法,至少包括使分別由硅單晶所構(gòu)成的基底晶片和黏接晶片,通過(guò)絕緣膜接合的接合步驟;和借由將上述黏接晶片薄膜化,而形成硅活性層的薄膜化步驟,其特征為上述基黏接晶片及/或上述基底晶片,是利用柴氏長(zhǎng)晶法所生成的N區(qū)域及/或無(wú)缺陷I區(qū)域的P摻雜硅單晶,且Al(鋁)濃度的含量為2×1012atoms/cc以上。
9.如權(quán)利要求7或8所述的SOI晶片的制造方法,其中,上述接合步驟實(shí)施前,先進(jìn)行從黏接晶片表面注入氫離子及稀有氣體離子的至少一種離子以在晶片內(nèi)部形成離子注入層的離子注入步驟,而在上述接合步驟中,使該黏接晶片注入有離子的一側(cè)的表面與上述基底晶片的表面直接接合或通過(guò)絕緣膜接合,而在上述薄膜化步驟中,借由熱處理,以上述離子注入層將上述黏接晶片的一部分剝離。
10.如權(quán)利要求6至9中任一項(xiàng)所述的SOI晶片的制造方法,其中,上述P摻雜硅單晶所含的P(磷)濃度是1×1014atoms/cc以上。
11.如權(quán)利要求6至10中任一項(xiàng)所述的SOI晶片的制造方法,其中,上述硅活性層的厚度是設(shè)定在5nm以上、200nm以下的范圍。
12.如權(quán)利要求6、8至11中任一項(xiàng)所述的SOI晶片的制造方法,其中,上述絕緣膜是硅氧化膜,而該硅氧化膜的厚度是設(shè)定在10nm以上、100nm以下的范圍。
全文摘要
一種SOI晶片及其制造方法,至少在支承基板上,通過(guò)絕緣膜形成硅活性層或直接形成硅活性層的SOI晶片,其特征為至少上述硅活性層,是利用柴氏長(zhǎng)晶法所生成的N區(qū)域及/或無(wú)缺陷I區(qū)域的P(磷)摻雜硅單晶,且Al(鋁)濃度的含量為2×10
文檔編號(hào)H01L21/76GK1757115SQ20048000588
公開(kāi)日2006年4月5日 申請(qǐng)日期2004年3月12日 優(yōu)先權(quán)日2003年3月18日
發(fā)明者櫻田昌弘 申請(qǐng)人:信越半導(dǎo)體股份有限公司