專利名稱：Cmos組件的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種CMOS組件，特別涉及一種利用局部機(jī)械應(yīng)力控制(local mechanical-stress control，簡(jiǎn)稱LMC)來增加CMOS組件的效能的結(jié)構(gòu)。
背景技術(shù)：
在目前的半導(dǎo)體組件中，是使用硅整體(Si bulk)做為基底，并藉由縮小組件尺寸來達(dá)到高速操作和低耗電量的目的。然而，目前組件尺寸的縮小已接近物理的極限和成本的極限。因此，需要發(fā)展其它不同于縮小尺寸的方法的技術(shù)，來達(dá)到高速操作和低耗電量的目的。
因此，有人提出在晶體管的通道區(qū)利用應(yīng)力控制的方式，來克服組件縮小化的極限。此方法為藉由使用應(yīng)力改變硅晶格間距，來增加電子和電洞的遷移率。
常見的方法為使用置于Si-Ge層(處于拉伸應(yīng)力)上拉伸張力的硅層(tensile-strained Si layer)做為NMOS晶體管的通道層，以及使用壓縮張力的硅鍺層(compressive-strained Si-Ge layer)(處于壓縮應(yīng)力)做為PMOS晶體管的通道層。藉由使用拉伸張力的硅層和壓縮張力的Si-Ge層做為MOS晶體管的通道層，會(huì)增加表面電子和電洞的遷移率，而同時(shí)達(dá)到高速操作及低能量耗損的目的。
然而，此技術(shù)存在一些問題，當(dāng)同時(shí)形成拉伸張力的Si層(n通道層)和壓縮張力的Si-Ge層(p通道層)做為CMOS的通道層時(shí)，制程會(huì)變得很復(fù)雜，而且要選擇性形成NMOS信道層和PMOS信道層是相當(dāng)困難的。而且，當(dāng)藉由高溫?zé)崽幚硇纬蒘i-Ge層時(shí)，會(huì)發(fā)生差排(dislocation)或發(fā)生Ge的分離(segregation)，而使閘極崩潰電壓的特性惡化。
另外，近來有研究利用做為接觸窗蝕刻停止層的氮化硅層產(chǎn)生應(yīng)力，來影響晶體管趨動(dòng)電流，此技術(shù)稱為局部機(jī)械應(yīng)力控制。藉由增加外加的壓縮應(yīng)力，可以改善PMOS晶體管的遷移率；藉由減少外加的壓縮應(yīng)力，可以改善NMOS晶體管的遷移率。
雖然上述利用氮化硅層產(chǎn)生應(yīng)力來提高晶體管效能的方法較使用Si-Ge緩沖層的方法簡(jiǎn)單，但其能改善的效果有限。

發(fā)明內(nèi)容
有鑒于此，本實(shí)用新型的目的是提供一種CMOS組件結(jié)構(gòu)，利用局部機(jī)械應(yīng)力控制的技術(shù)，進(jìn)一步提高晶體管的效能。
根據(jù)本實(shí)用新型的目的所提供的一種CMOS組件，其結(jié)構(gòu)包括將閘極電極設(shè)于基底上，將源極/汲極設(shè)于閘極電極兩側(cè)的基底中，將應(yīng)力緩沖襯層順應(yīng)性地配置于閘極電極兩側(cè)且部分延伸至基底表面，并將應(yīng)力層設(shè)于閘極電極、應(yīng)力緩沖襯層和源極/汲極上，且與應(yīng)力緩沖襯層接觸，藉以提高閘極電極下方基底中的通道區(qū)的應(yīng)力。
具體地說，本實(shí)用新型所提供的CMOS組件，其結(jié)構(gòu)包括一基底；一閘極電極，設(shè)在該基底上；一源極/汲極，設(shè)在該閘極電極兩側(cè)的該基底中；一應(yīng)力緩沖襯層，順應(yīng)性地配置在該閘極電極兩側(cè)且部分延伸至該基底表面；以及一應(yīng)力層，設(shè)在該閘極電極、該應(yīng)力緩沖襯層和該源極/汲極上，且與該應(yīng)力緩沖襯層接觸，藉以提高該閘極電極下方該基底中的一通道區(qū)的應(yīng)力。
其中，所述應(yīng)力緩沖襯層的厚度優(yōu)選小于500埃。該應(yīng)力緩沖襯層的材質(zhì)為氧化硅。而該應(yīng)力層的材質(zhì)為氮化硅、氮氧化硅或氮化硅和氮氧化硅的迭層。
其中，若上述的應(yīng)力層具拉伸應(yīng)力，覆蓋于應(yīng)力層下方的閘極電極和源極/汲極構(gòu)成的晶體管為PMOS晶體管和NMOS晶體管。若上述的應(yīng)力層具壓縮應(yīng)力，覆蓋于應(yīng)力層下方的閘極電極和源極/汲極構(gòu)成的晶體管為PMOS晶體管。
此外，本實(shí)用新型的CMOS組件中更可包括一金屬硅化物層，設(shè)置在該應(yīng)力層和該源極/汲極之間，以及該應(yīng)力層和該閘極電極之間。
同時(shí)，本實(shí)用新型還提供了另一種CMOS組件，其結(jié)構(gòu)包括將閘極電極設(shè)于設(shè)置有至少一隔離組件的基底上，此淺溝槽隔離組件中包括一第一應(yīng)力層，將源極/汲極設(shè)于閘極電極兩側(cè)的基底中并接觸上述隔離組件，將應(yīng)力緩沖襯層順應(yīng)性地配置于閘極電極兩側(cè)且部分延伸至基底表面，并將第二應(yīng)力層設(shè)于閘極電極、應(yīng)力緩沖襯層和源極/汲極上，且與應(yīng)力緩沖襯層接觸，藉由上述第一應(yīng)力層與第二應(yīng)力層以提高閘極電極下方基底中的通道區(qū)的應(yīng)力。
具體地說，本實(shí)用新型所提供的另一種CMOS組件，其結(jié)構(gòu)包括一基底，設(shè)置有至少一隔離組件，且該隔離組件中包括一第一應(yīng)力層；一閘極電極，設(shè)在該基底上；一源極/汲極，設(shè)在該閘極電極兩側(cè)的該基底中并接觸所述隔離組件；一應(yīng)力緩沖襯層，順應(yīng)性地配置在該閘極電極兩側(cè)且部分延伸至該基底表面；以及一第二應(yīng)力層，設(shè)在該閘極電極、該應(yīng)力緩沖襯層和該源極/汲極上，且與該應(yīng)力緩沖襯層接觸，藉由第二應(yīng)力層以及第一應(yīng)力層以提高該閘極電極下方該基底中的一通道區(qū)的應(yīng)力。
其中所述應(yīng)力緩沖襯層的厚度優(yōu)選小于500埃。而該應(yīng)力緩沖襯層的材質(zhì)優(yōu)選為氧化硅。該第一應(yīng)力層的材質(zhì)可為氮化硅、氮氧化硅或氮化硅和氮氧化硅的迭層，該第二應(yīng)力層的材質(zhì)可為氮化硅、氮氧化硅或氮化硅和氮氧化硅的迭層。當(dāng)所述氮化硅和氮氧化硅的迭層為一拉伸應(yīng)力層，優(yōu)選該迭層的上層比其下層具有較高的拉伸應(yīng)力。例如其中該下層材質(zhì)為富硅的氮化硅(silicon-rich nitride)或氮氧化硅，而該上層材質(zhì)為氮化硅或富氮的氮化硅(nitrogen-rich nitride)。
其中，若上述第二應(yīng)力層具拉伸應(yīng)力而第一應(yīng)力層具拉伸應(yīng)力時(shí)，覆蓋于第二應(yīng)力層下方的閘極電極和源極/汲極構(gòu)成的晶體管為PMOS晶體管和NMOS晶體管。若上述第二應(yīng)力層具壓縮應(yīng)力而第一應(yīng)力層具壓縮或拉伸應(yīng)力時(shí)，覆蓋于第二應(yīng)力層下方的閘極電極和源極/汲極構(gòu)成的晶體管為PMOS晶體管。
此外，本實(shí)用新型的CMOS組件更可包括一金屬硅化物層，設(shè)置在該第二應(yīng)力層和該源極/汲極之間，以及該第二應(yīng)力層和該閘極電極之間，提供該P(yáng)MOS晶體管一壓縮應(yīng)力。
利用本實(shí)用新型所提供的CMOS組件的結(jié)構(gòu)，可將機(jī)械應(yīng)力集中在通道區(qū)，藉以形成具有高速操作及低能量耗損的特性的晶體管。
為讓本實(shí)用新型的上述目的、特征及優(yōu)點(diǎn)能更明顯易懂，下文特舉一優(yōu)選實(shí)施例，并配合所附圖式，作詳細(xì)說明如下
圖1A至圖1E是繪示本實(shí)用新型一種CMOS組件的結(jié)構(gòu)及制造過程的示意圖。
圖2A至圖2G是繪示本實(shí)用新型另一種CMOS組件的結(jié)構(gòu)及制造過程的示意圖。
具體實(shí)施方式
根據(jù)研究結(jié)果顯示，對(duì)P通道型晶體管而言，當(dāng)增加通道區(qū)的壓縮應(yīng)力或拉伸應(yīng)力時(shí)，會(huì)通加電洞載子的遷移率。對(duì)N通道型晶體管而言，當(dāng)降低通道區(qū)的壓縮應(yīng)力時(shí)，也即增加通道區(qū)的拉伸應(yīng)力時(shí)，會(huì)通加電子載子的遷移率。為了增加載子在通道區(qū)的遷移率，因此本實(shí)用新型提供一種可以有效增加通道區(qū)的應(yīng)力的CMOS組件的結(jié)構(gòu)。
結(jié)構(gòu)本實(shí)用新型提供一種CMOS組件的結(jié)構(gòu)，如圖1D所示。在此結(jié)構(gòu)，閘極電極104是設(shè)于基底100上，且源極/汲極S/D是設(shè)于閘極電極104兩側(cè)的基底100中。其中，閘極電極104的材質(zhì)可為多晶硅、金屬、硅鍺、或含鍺的多晶硅。
另外，在閘極電極104和基底100設(shè)置一閘極介電層102，其材質(zhì)可為氧化硅。
應(yīng)力緩沖襯層110是順應(yīng)性地配置在閘極電極104兩側(cè)且部分延伸至基底100表面。應(yīng)力緩沖襯層110的厚度控制在500埃以下，其材質(zhì)可為氧化硅。
接著，將應(yīng)力層118設(shè)在閘極電極104、應(yīng)力緩沖襯層110和源極/汲極S/D上，且與閘極電極104和應(yīng)力緩沖襯層110接觸，藉以提高閘極電極104下方基底100中的通道區(qū)114的應(yīng)力。其中，應(yīng)力層118的材質(zhì)為氮化硅(SiN)、氮氧化硅(SiON)、或氮化硅(SiN)和氮氧化硅(SiON)的迭層。
若此應(yīng)力層118具拉伸應(yīng)力，覆蓋在應(yīng)力層118下方的閘極電極104和源極/汲極S/D構(gòu)成的晶體管則為PMOS晶體管和NMOS晶體管。
若此應(yīng)力層118具壓縮應(yīng)力，覆蓋在應(yīng)力層118下方的閘極電極104和源極/汲極S/D構(gòu)成的晶體管則為PMOS晶體管。
另外，在應(yīng)力層118和源極/汲極S/D之間，設(shè)置一金屬硅化物層116，藉以降低源極/汲極S/D的片電阻，其也表現(xiàn)出適當(dāng)?shù)膲嚎s應(yīng)力，可提升PMOS晶體管效能。通常，在應(yīng)力層118和閘極電極104之間，也會(huì)設(shè)置相同材質(zhì)的金屬硅化物層116。
此外，也可采用離子布植程序(未繪示)以植入如氬(Ar)離子或氧(O)離子于應(yīng)力層118中，其操作時(shí)機(jī)為應(yīng)力層118形成之后，且在完成離子布植后接著施行一介于350℃～700℃的回火程序，以增加應(yīng)力層118的壓縮應(yīng)力，藉此而適度調(diào)整通道區(qū)114中的整體應(yīng)力。
再者，本實(shí)用新型還提供了另一種CMOS組件的結(jié)構(gòu)，如圖2F所示。在此結(jié)構(gòu)，閘極電極210設(shè)置于由兩淺溝槽隔離組件STI’所定義出的主動(dòng)區(qū)AA內(nèi)基底200上，且源極/汲極S/D設(shè)于閘極電極210兩側(cè)的基底200中并貼附于鄰近的淺溝槽隔離組件STI’。其中，于淺溝槽隔離組件STI’內(nèi)設(shè)置有順應(yīng)性的第一應(yīng)力層205。
另外，閘極電極210的材質(zhì)可為多晶硅、金屬、硅鍺、或含鍺的多晶硅，而在閘極電極210和基底200設(shè)置一閘極介電層208，其材質(zhì)可為氧化硅。
應(yīng)力緩沖襯層214順應(yīng)性地配置于閘極電極210兩側(cè)且部分延伸至基底200表面。應(yīng)力緩沖襯層214的厚度控制在500埃以下，其材質(zhì)可為氧化硅。
接著，將第二應(yīng)力層224設(shè)于閘極電極210、應(yīng)力緩沖襯層214和源極/汲極S/D上，且與閘極電極210和應(yīng)力緩沖襯層214接觸，藉由設(shè)置于淺溝槽隔離組件STI’內(nèi)的第一應(yīng)力層205以及設(shè)置于閘極電極表面的第二應(yīng)力層224的影響以提高閘極電極210下方基底200中通道區(qū)220應(yīng)力。其中，第一應(yīng)力層205以及第二應(yīng)力層224的材質(zhì)可為氮化硅(SiN)、氮氧化硅(SiON)、或氮化硅(SiN)和氮氧化硅(SiON)的迭層。
若此第二應(yīng)力層224具拉伸應(yīng)力而第一應(yīng)力層205具拉伸應(yīng)力時(shí)，覆蓋于第二應(yīng)力層224下方的閘極電極210和源極/汲極S/D構(gòu)成的晶體管則為PMOS晶體管或NMOS晶體管。
若此第二應(yīng)力層224具壓縮應(yīng)力而第一應(yīng)力層205具拉伸或壓縮應(yīng)力時(shí)，覆蓋于第二應(yīng)力層224下方的閘極電極210和源極/汲極S/D構(gòu)成的晶體管則為PMOS晶體管。
另外，在第二應(yīng)力層224和源極/汲極S/D之間，可設(shè)置一金屬硅化物層222，藉以降低源極/汲極S/D的片電阻，其也可表現(xiàn)出適當(dāng)?shù)膲嚎s應(yīng)力而提升PMOS晶體管的效能。通常，在第二應(yīng)力層224和閘極電極210之間，也會(huì)設(shè)置相同材質(zhì)的金屬硅化物層222。
此外，也可采用離子布植程序(未繪示)以植入如氬(Ar)離子或氧(O)離子于第一應(yīng)力層205及第二應(yīng)力層224中，其操作時(shí)機(jī)為所述應(yīng)力層形成之后，且于完成離子布植后接著施行一介于350℃～700℃的回火程序，以增加此些應(yīng)力層的壓縮應(yīng)力，藉此而適度調(diào)整通道區(qū)220中的整體應(yīng)力。
制造方法第一實(shí)施例圖1A至圖1E是繪示本實(shí)用新型一種CMOS組件的制造方法的示意圖。
首先請(qǐng)參照?qǐng)D1A，提供一基底100，基底100具有主動(dòng)區(qū)AA。其中此主動(dòng)區(qū)AA是藉由在基底100中形成隔離組件結(jié)構(gòu)，例如淺溝槽隔離組件STI，而定義出。
接著，對(duì)于主動(dòng)區(qū)形成晶體管，此晶體管可為PMOS晶體管和NMOS晶體管。如圖所示，在基底100上形成一閘極介電層102和閘極電極104，其中閘極介電層102的材質(zhì)可為氧化硅，閘極電極104的材質(zhì)可為多晶硅、金屬、硅鍺或含鍺的多晶硅。其中閘極介電層102和閘極電極104的形成方法，例如是在基底100上依序沉積一層介電層和導(dǎo)電層，并在導(dǎo)電層上形成一圖案化罩幕層(未繪示)，之后，以圖案化罩幕層為罩幕，依序?qū)?dǎo)電層及介電層進(jìn)行非等向性蝕刻，以形成如圖所示的閘極介電層102和閘極電極104，再將圖案化罩幕層移除。
之后，在閘極電極104兩側(cè)的基底100中的主動(dòng)區(qū)AA形成淡摻雜區(qū)106，其形成方法是以離子植入法將摻質(zhì)植入未被閘極電極104和淺溝槽隔離組件STI覆蓋的基底100中。
接著請(qǐng)參照?qǐng)D1B，順應(yīng)性地形成一應(yīng)力緩沖襯層108在閘極電極104兩側(cè)且部分延伸至基底100表面。上述的應(yīng)力緩沖襯層108的厚度小于500埃，其材質(zhì)可為氧化硅。應(yīng)力緩沖襯層108除了用以做為應(yīng)力緩沖的作用外，還可用以保護(hù)閘極電極104的側(cè)壁以及靠近通道區(qū)114的區(qū)域。之后，在閘極電極104兩側(cè)應(yīng)力緩沖層108上形成一間隙壁110。上述的間隙壁110的材質(zhì)可為氮化硅或氧化硅/氮化硅的迭層。其中，應(yīng)力緩沖襯層108和間隙壁110的形成方法，例如是依序在基底100、閘極電極104與門極介電層102露出的表面上順應(yīng)性形成一薄層絕緣層和另一較厚的絕緣層；然后，利用非等向性蝕刻，以形成一間隙壁110及應(yīng)力緩沖襯層108。
接著，在閘極電極104兩側(cè)未被閘極電極104和間隙壁110覆蓋的基底100中的主動(dòng)區(qū)AA形成濃摻雜區(qū)112，其形成方法是以離子植入法將摻質(zhì)植入未被閘極電極104、間隙壁110和淺溝槽隔離組件STI覆蓋的基底100中。其中淡摻雜區(qū)106和濃摻雜區(qū)112是構(gòu)成晶體管的源極/汲極區(qū)S/D。
接著請(qǐng)參照?qǐng)D1C，利用濕蝕刻或干蝕刻移除間隙壁110，以露出應(yīng)力緩沖襯層108。
其中在移除間隙壁110之前，更包括進(jìn)行一自動(dòng)對(duì)準(zhǔn)硅化物制程，以在源極/汲極S/D的表面形成一金屬硅化物層116；或者是在移除間隙壁110之后，進(jìn)行一自動(dòng)對(duì)準(zhǔn)硅化物制程，以在源極/汲極S/D的表面形成一金屬硅化物層116，如圖1C所示。在上述的自動(dòng)對(duì)準(zhǔn)硅化物制程中，若閘極電極104的材質(zhì)為多晶硅、硅鍺或含鍺的多晶硅，則其表面也會(huì)形成金屬硅化物層116，如圖所示。
接著請(qǐng)參照?qǐng)D1D，在移除間隙壁110且完成自動(dòng)對(duì)準(zhǔn)硅化物制程之后，在閘極電極104、應(yīng)力緩沖襯層108和源極/汲極S/D上覆蓋一應(yīng)力層118，且與閘極電極104和應(yīng)力緩沖襯層108接觸，藉以提高閘極電極104下方基底中100的通道區(qū)114的應(yīng)力。
上述的應(yīng)力層118可為壓縮應(yīng)力層或者是拉伸應(yīng)力層，其材質(zhì)可為氮化硅(SiN)、氮氧化硅(SiON)、或氮化硅(SiN)和氮氧化硅(SiON)的迭層，其厚度約為300～700埃()之間，其形成方法可為電漿增強(qiáng)型化學(xué)氣相沉積法(PECVD)、快速熱制程化學(xué)氣相沉積法(RTCVD)、原子層級(jí)化學(xué)氣相沉積法(ALCVD)、低壓化學(xué)氣相沉積法(LPCVD)。
當(dāng)應(yīng)力層118為使用氮化硅(SiN)/氮氧化硅(SiON)迭層的拉伸應(yīng)力層時(shí)，位于上層的拉伸應(yīng)力較下層優(yōu)選地來得大。此時(shí)，位于迭層上層的材質(zhì)優(yōu)選為氮氧化硅或一含硅量較高的氮化硅層(silicon-rich nitride)，而位于迭層下層的材質(zhì)則優(yōu)選地為氮化硅或含氮量較高的氮化硅層(nitrogen-rich nitride)。
藉由控制形成的條件，可調(diào)整所形成的膜層的應(yīng)力大小，根據(jù)研究，可控制應(yīng)力的因素有溫度、壓力或制程氣體比例，若為電漿沉積法，則可控制應(yīng)力的因素還包括電漿電力(plasma power)。
以電漿增強(qiáng)型化學(xué)氣相沉積法形成材質(zhì)為氮化硅且為壓縮應(yīng)力的應(yīng)力層118為例，所需的溫度大致介于300℃和500℃之間，所需的壓力大致介于1.0托爾(torr)和1.5托爾之間，所需的電漿電力大致介于1000瓦(W)和2000瓦之間，其制程氣體可為NH3∶SiH4，比例大致為4～10。
以快速熱制程化學(xué)氣相沉積法形成材質(zhì)為氮化硅且為拉伸應(yīng)力的應(yīng)力層118為例，所需的溫度大致介于300℃和800℃之間，所需的壓力大致介于150托爾和300托爾之間，其制程氣體可為NH3∶SiH4，比例大致為50～400；或者其制程氣體可為二氯硅烷(dichlorosilane，SiH2Cl2，簡(jiǎn)稱DCS)∶NH3，比例大致為0.1～1。
以低壓化學(xué)氣相沉積法形成材質(zhì)為氮化硅且為壓縮應(yīng)力的應(yīng)力層118為例，所需的溫度大致介于400℃和750℃之間，所需的壓力大致介于0.1托爾(torr)和50托爾之間，其制程氣體可為二氯硅烷與NH3，比例大致為1～300。
若應(yīng)力層118具拉伸應(yīng)力，覆蓋在應(yīng)力層118下方的閘極電極104和源極/汲極S/D構(gòu)成的晶體管可為PMOS晶體管和NMOS晶體管。在此情況下，與傳統(tǒng)未移除間隙壁的結(jié)構(gòu)相較，本實(shí)用新型的CMOS組件的通道區(qū)114的壓縮應(yīng)力會(huì)降低約93～128MPa，藉此提高電子和電洞載子在通道區(qū)的遷移率。
若應(yīng)力層118具壓縮應(yīng)力，覆蓋在應(yīng)力層118下方的閘極電極104和源極/汲極S/D構(gòu)成的晶體管為PMOS晶體管。在此情況下，與傳統(tǒng)未移除間隙壁的結(jié)構(gòu)相較，本實(shí)用新型的CMOS組件的通道區(qū)114的壓縮應(yīng)力會(huì)增加約93～128MPa，藉此提高電洞載子在通道區(qū)的遷移率。
此外，也可采用離子布植程序(未繪示)以植入如氬(Ar)離子或氧(O)離子于應(yīng)力層118中，其操作時(shí)機(jī)為應(yīng)力層118形成之后，且于完成離子布植后接著施行一介于350℃～700℃的回火程序，以增加應(yīng)力層118的壓縮應(yīng)力，藉此而適度調(diào)整通道區(qū)114中的整體應(yīng)力。
此外，上述的應(yīng)力層118也可做為后續(xù)接觸窗制程的蝕刻停止層。
接著進(jìn)行后續(xù)的制程，例如是內(nèi)聯(lián)機(jī)制程。如圖1E所示，在應(yīng)力層118上形成內(nèi)層介電層120，其材質(zhì)例如為氧化硅、硼磷硅玻璃(BPSG)、或其它類似此性質(zhì)的，并在該內(nèi)層介電層120經(jīng)平坦化后，藉由微影蝕刻制程，在內(nèi)層介電層120和應(yīng)力層118中形成接觸窗開口122。在接觸窗的蝕刻步驟中，上述的應(yīng)力層118是做為蝕刻停止層，待蝕刻至露出接觸窗開口122中的應(yīng)力層118后，再轉(zhuǎn)換蝕刻條件，移除接觸窗開口122中的應(yīng)力層118，直至暴露出待聯(lián)機(jī)的組件區(qū)。
第二實(shí)施例圖2A至圖2G繪示了本實(shí)用新型另一實(shí)施例的CMOS組件的制造方法的示意圖。
首先請(qǐng)參照?qǐng)D2A，提供一基底200，該基底200具有主動(dòng)區(qū)AA，此主動(dòng)區(qū)AA是藉由在基底200中形成兩溝槽202而定義出。接著在溝槽202內(nèi)分別形成一襯層204以平滑化溝槽202的表面。襯層204例如為由熱氧化法所形成的氧化硅層。接著在溝槽202內(nèi)及基底200上順應(yīng)地形成第一應(yīng)力層205并覆蓋于溝槽202內(nèi)的襯層204上。在此，第一應(yīng)力層205可參照前述第一實(shí)施例中的應(yīng)力層118的制造方法而形成。然后全面性地沉積一絕緣材料206于基底200上并填入溝槽202內(nèi)。
接著請(qǐng)參照?qǐng)D2B，藉由如化學(xué)機(jī)械研磨程序的一平坦化步驟(未圖示)的施行將高于基底200表面的絕緣材料206移除，進(jìn)而在溝槽202內(nèi)留下一絕緣層206a。然后藉由一蝕刻步驟(未圖示)的施行以除去主動(dòng)區(qū)AA內(nèi)基底表面的部分第一應(yīng)力層，最后在溝槽內(nèi)留下順應(yīng)于溝槽表面的一第一應(yīng)力層205，并于溝槽202內(nèi)則形成了定義不同主動(dòng)區(qū)用的淺溝槽隔離組件STI’。
請(qǐng)參照?qǐng)D2C，接著在主動(dòng)區(qū)AA內(nèi)形成晶體管，此晶體管可為PMOS晶體管或NMOS晶體管。如圖所示，在基底200上形成一閘極介電層208和閘極電極210，其中閘極介電層208的材質(zhì)可為氧化硅，閘極電極210的材質(zhì)可為多晶硅、金屬、硅鍺或含鍺的多晶硅。其中閘極介電層208和閘極電極210的形成方法，例如可以是在基底200上依序沉積一層介電層和導(dǎo)電層，并在導(dǎo)電層上形成一圖案化罩幕層(未繪示)，之后，以圖案化罩幕層為罩幕，依序?qū)?dǎo)電層及介電層進(jìn)行非等向性蝕刻，以形成如圖所示的閘極介電層208和閘極電極210，再將圖案化罩幕層移除。
之后，在閘極電極210兩側(cè)的基底200中的主動(dòng)區(qū)AA形成淡摻雜區(qū)212，其形成方法是以離子植入法將摻質(zhì)植入未被閘極電極210和淺溝槽隔離組件STI’覆蓋的基底200中。
接著請(qǐng)參照?qǐng)D2D，順應(yīng)性地形成一應(yīng)力緩沖襯層214于閘極電極210兩側(cè)且部分延伸至基底200表面。上述的應(yīng)力緩沖襯層214的厚度小于500埃，其材質(zhì)可為氧化硅。應(yīng)力緩沖襯層214除了用以做為應(yīng)力緩沖的作用外，還可用以保護(hù)閘極電極210的側(cè)壁以及靠近通道區(qū)220的區(qū)域。之后，于閘極電極210兩側(cè)應(yīng)力緩沖層214上形成一間隙壁216。上述的間隙壁216的材質(zhì)可為氮化硅或氧化硅/氮化硅的迭層。其中，應(yīng)力緩沖襯層214和間隙壁216的形成方法，例如可以是依序在基底200、閘極電極210與閘極介電層208露出的表面上順應(yīng)性形成一薄層絕緣層和另一較厚的絕緣層；然后，利用非等向性蝕刻，以形成一間隙壁216及應(yīng)力緩沖襯層214。
接著，在閘極電極210兩側(cè)未被閘極電極210和間隙壁216覆蓋的基底200中的主動(dòng)區(qū)AA形成濃摻雜區(qū)218，其形成方法是以離子植入法將摻質(zhì)植入未被閘極電極210、間隙壁216和淺溝槽隔離組件STI’覆蓋的基底200中。其中淡摻雜區(qū)212和濃摻雜區(qū)218構(gòu)成晶體管的源極/汲極區(qū)S/D。
接著請(qǐng)參照?qǐng)D2E，利用濕蝕刻或干蝕刻移除間隙壁216，以露出應(yīng)力緩沖襯層214。
其中在移除間隙壁216之前，更可包括進(jìn)行一自動(dòng)對(duì)準(zhǔn)硅化物制程，以于源極/汲極S/D的表面形成一金屬硅化物層222；或者是在移除間隙壁216之后，進(jìn)行一自動(dòng)對(duì)準(zhǔn)硅化物制程，以于源極/汲極S/D的表面形成一金屬硅化物層222，如圖2E所示。在上述的自動(dòng)對(duì)準(zhǔn)硅化物制程中，若閘極電極210的材質(zhì)為多晶硅、硅鍺或含鍺的多晶硅，則其表面也會(huì)形成金屬硅化物層222，如圖所示。在此，形成于源極/汲極S/D的表面處的金屬硅化物層222對(duì)于通道區(qū)220也可表現(xiàn)出一壓縮應(yīng)力。
接著請(qǐng)參照?qǐng)D2F，在移除間隙壁216且完成自動(dòng)對(duì)準(zhǔn)硅化物制程之后，在閘極電極210、應(yīng)力緩沖襯層214和源極/汲極S/D上覆蓋一第二應(yīng)力層224，且與閘極電極210和應(yīng)力緩沖襯層214接觸，藉以提高閘極電極210下方基底中200的通道區(qū)220的應(yīng)力。
此外，也可采用離子布植程序(未繪示)以植入如氬(Ar)離子或氧(O)離子于第一應(yīng)力層205及第二應(yīng)力層224中，其操作時(shí)機(jī)為所述應(yīng)力層形成之后，且于完成離子布植后接著施行一介于350℃～700℃的回火程序，以增加第一和第二應(yīng)力層的壓縮應(yīng)力，藉此而適度調(diào)整通道區(qū)220中的整體應(yīng)力。
此外，上述的第二應(yīng)力層224也可做為后續(xù)接觸窗制程的蝕刻停止層。
接著進(jìn)行后續(xù)的制程，例如是內(nèi)聯(lián)機(jī)制程。如圖2G所示，于第二應(yīng)力層224上形成內(nèi)層介電層226，其材質(zhì)例如為氧化硅、硼磷硅玻璃(BPSG)、或其它類似此性質(zhì)的物質(zhì)，并于該內(nèi)層介電層226經(jīng)平坦化后，藉由微影蝕刻制程，在內(nèi)層介電層226和第二應(yīng)力層224中形成接觸窗開口228。在接觸窗的蝕刻步驟中，上述的第二應(yīng)力層224做為蝕刻停止層，待蝕刻至露出接觸窗開口228中的第二應(yīng)力層224后，再轉(zhuǎn)換蝕刻條件，移除接觸窗開口228中的第二應(yīng)力層224，直至暴露出待聯(lián)機(jī)的組件區(qū)。
上述的第一應(yīng)力層205與第二應(yīng)力層224可為壓縮應(yīng)力層或者是拉伸應(yīng)力層，其材質(zhì)可為氮化硅(SiN)、氮氧化硅(SiON)、或氮化硅(SiN)和氮氧化硅(SiON)的迭層，其厚度分別約為20～300埃()及300～700埃()之間，其形成方法可為電漿增強(qiáng)型化學(xué)氣相沉積法(PECVD)、快速熱制程化學(xué)氣相沉積法(RTCVD)、快速熱制程化學(xué)氣相沉積法(RTCVD)、原子層級(jí)化學(xué)氣相沉積法(ALCVD)、低壓化學(xué)氣相沉積法(LPCVD)。當(dāng)應(yīng)力層(第一應(yīng)力層205或第二應(yīng)力層224)為使用氮化硅(SiN)/氮氧化硅(SiON)迭層的一拉伸應(yīng)力層時(shí)，位于上層的拉伸應(yīng)力較下層優(yōu)選地來得大。此時(shí)，位于迭層下層的材質(zhì)優(yōu)選為氮氧化硅或含硅量較高的氮化硅層(silicon-rich nitride)，而位于迭層上層的材質(zhì)則優(yōu)選地為氮化硅或含氮量較高的氮化硅層(nitrogen-rich nitride)。
藉由控制形成的條件，可調(diào)整所形成的膜層的應(yīng)力大小，根據(jù)研究，可控制應(yīng)力的因素有溫度、壓力或制程氣體比例，若為電漿沉積法，則可控制應(yīng)力的因素還包括電漿電力(plasma power)。
以電漿增強(qiáng)型化學(xué)氣相沉積法形成材質(zhì)為氮化硅且為壓縮應(yīng)力的第二應(yīng)力層224為例，所需的溫度大致介于300℃和500℃之間，所需的壓力大致介于1.0托爾(torr)和1.5托爾之間，所需的電漿電力大致介于1000瓦(W)和2000瓦之間，其制程氣體可為NH3∶SiH4，比例大致為4～10。
以快速熱制程化學(xué)氣相沉積法形成材質(zhì)為氮化硅且為拉伸應(yīng)力的第二應(yīng)力層224為例，所需的溫度大致介于300℃和800℃之間，所需的壓力大致介于150托爾和300托爾之間，其制程氣體可為NH3∶SiH4，比例大致為50～400；或者其制程氣體可為二氯硅烷(dichlorosilane，SiH2Cl2，簡(jiǎn)稱DCS)∶NH3，比例大致為0.1～1。
以低壓化學(xué)氣相沉積法形成材質(zhì)為氮化硅且為壓縮應(yīng)力的第二應(yīng)力層224為例，所需的溫度大致介于400℃和750℃之間，所需的壓力大致介于0.1托爾(torr)和50托爾之間，其制程氣體可為DCS∶NH3，比例大致為1～300。
若第二應(yīng)力層224具拉伸應(yīng)力而第一應(yīng)力層205具拉伸應(yīng)力時(shí)，覆蓋于第二應(yīng)力層224下方的閘極電極210和源極/汲極S/D構(gòu)成的晶體管可為PMOS晶體管和NMOS晶體管。在此情況下，與傳統(tǒng)未移除間隙壁的結(jié)構(gòu)相較，本實(shí)用新型的CMOS組件的通道區(qū)220的壓縮應(yīng)力會(huì)降低約100～900MPa，藉此提高電子和電洞載子于通道區(qū)的遷移率。
若第二應(yīng)力層224具壓縮應(yīng)力而第一應(yīng)力層206a具拉伸或壓縮應(yīng)力時(shí)，覆蓋于第二應(yīng)力層224下方的閘極電極210和源極/汲極S/D構(gòu)成的晶體管為PMOS晶體管。在此情況下，與傳統(tǒng)未移除間隙壁的結(jié)構(gòu)相較，本實(shí)用新型的CMOS組件的通道區(qū)220的壓縮應(yīng)力會(huì)增加約100～900MPa，藉此提高電洞載子于通道區(qū)的遷移率。
綜上所述，利用本實(shí)用新型所提供的結(jié)構(gòu)，可將機(jī)械應(yīng)力集中在通道區(qū)，藉以形成具有高速操作及低能量耗損的特性的晶體管。
在制造晶體管的過程中，在沉積應(yīng)力層之前，藉由增加一道移除間隙壁的過程，可使沉積的應(yīng)力層的應(yīng)力有效地集中在晶體管的通道區(qū)。因此，該方法可適用于任何藉由局部機(jī)械應(yīng)力控制來提高晶體管的效能的制程。另外，就上述的應(yīng)力層的制造而言，可根據(jù)P信道和N信道的不同的需求，分別制造符合其需求的具有壓縮應(yīng)力和拉伸應(yīng)力的應(yīng)力層。
因此，應(yīng)力層的形成方法，并不限定于上述的方法，其它可以藉由局部機(jī)械應(yīng)力控制來提高晶體管的效能的制程均可適用于本實(shí)用新型。
雖然本實(shí)用新型已以優(yōu)選實(shí)施例揭露如上，然其并非用以限制本實(shí)用新型，任何熟習(xí)此項(xiàng)技藝的人，在不脫離本實(shí)用新型的精神和范圍內(nèi)，當(dāng)可做更動(dòng)與潤(rùn)飾，因此本實(shí)用新型的保護(hù)范圍當(dāng)以權(quán)利要求所界定的范圍為準(zhǔn)。
權(quán)利要求1.一種CMOS組件，其特征在于包括一基底；一閘極電極，設(shè)在該基底上；一源極/汲極，設(shè)在該閘極電極兩側(cè)的該基底中；一應(yīng)力緩沖襯層，順應(yīng)性地配置在該閘極電極兩側(cè)且部分延伸至該基底表面；以及一應(yīng)力層，設(shè)在該閘極電極、該應(yīng)力緩沖襯層和該源極/汲極上，且與該應(yīng)力緩沖襯層接觸。
2.如權(quán)利要求1所述的CMOS組件，其特征在于其中該應(yīng)力緩沖襯層的厚度小于500埃。
3.如權(quán)利要求1所述的CMOS組件，其特征在于其中該應(yīng)力緩沖襯層的材質(zhì)為氧化硅。
4.如權(quán)利要求1所述的CMOS組件，其特征在于其中該應(yīng)力層的材質(zhì)為氮化硅、氮氧化硅或氮化硅和氮氧化硅的迭層。
5.如權(quán)利要求1所述的CMOS組件，其特征在于其中該應(yīng)力層具拉伸應(yīng)力，覆蓋于該應(yīng)力層下方的該閘極電極和該源極/汲極構(gòu)成的晶體管為PMOS晶體管和NMOS晶體管。
6.如權(quán)利要求1所述的CMOS組件，其特征在于其中該應(yīng)力層具壓縮應(yīng)力，覆蓋于該應(yīng)力層下方的該閘極電極和該源極/汲極構(gòu)成的晶體管為PMOS晶體管。
7.如權(quán)利要求1所述的CMOS組件，其特征在于其中更包括一金屬硅化物層，設(shè)置在該應(yīng)力層和該源極/汲極之間，以及該應(yīng)力層和該閘極電極之間。
8.一種CMOS組件，其特征在于包括一基底，設(shè)置有至少一隔離組件，且該隔離組件中包括一第一應(yīng)力層；一閘極電極，設(shè)在該基底上；一源極/汲極，設(shè)在該閘極電極兩側(cè)的該基底中并接觸所述隔離組件；一應(yīng)力緩沖襯層，順應(yīng)性地配置在該閘極電極兩側(cè)且部分延伸至該基底表面；以及一第二應(yīng)力層，設(shè)在該閘極電極、該應(yīng)力緩沖襯層和該源極/汲極上，且與該應(yīng)力緩沖襯層接觸。
9.如權(quán)利要求8所述的CMOS組件，其特征在于其中該應(yīng)力緩沖襯層的厚度小于500埃。
10.如權(quán)利要求8所述的CMOS組件，其特征在于其中該應(yīng)力緩沖襯層的材質(zhì)為氧化硅。
11.如權(quán)利要求8所述的CMOS組件，其特征在于其中該第一應(yīng)力層的材質(zhì)為氮化硅、氮氧化硅或氮化硅和氮氧化硅的迭層。
12.如權(quán)利要求8所述的CMOS組件，其特征在于其中該第二應(yīng)力層的材質(zhì)為氮化硅、氮氧化硅或氮化硅和氮氧化硅的迭層。
13.如權(quán)利要求12所述的CMOS組件，其特征在于其中該氮化硅和氮氧化硅的迭層為一拉伸應(yīng)力層，且該迭層的上層比其下層具有較高的拉伸力。
14.如權(quán)利要求12所述的CMOS組件，其特征在于其中該下層材質(zhì)為富硅的氮化硅或氮氧化硅，而該上層材質(zhì)為氮化硅或富氮的氮化硅。
15.如權(quán)利要求8所述的CMOS組件，其特征在于其中該第二應(yīng)力層具拉伸應(yīng)力且該第一應(yīng)力層具拉伸應(yīng)力，覆蓋于第二應(yīng)力層下方的該閘極電極和該源極/汲極構(gòu)成的晶體管為PMOS晶體管和NMOS晶體管。
16.如權(quán)利要求8所述的CMOS組件，其特征在于其中該第二應(yīng)力層具壓縮應(yīng)力且該第一應(yīng)力層具拉伸或壓縮應(yīng)力，覆蓋于該第二應(yīng)力層下方的該閘極電極和該源極/汲極構(gòu)成的晶體管為PMOS晶體管。
17.如權(quán)利要求8所述的CMOS組件，其特征在于其中更包括一金屬硅化物層，設(shè)置在該第二應(yīng)力層和該源極/汲極之間，以及該第二應(yīng)力層和該閘極電極之間。
18.如權(quán)利要求16所述的CMOS組件，其特征在于其中更包括一金屬硅化物層，設(shè)置在該第二應(yīng)力層和該源極/汲極之間，以及該第二應(yīng)力層和該閘極電極之間。
專利摘要本實(shí)用新型提供一種CMOS組件，其結(jié)構(gòu)包括將閘極電極設(shè)于基底上，將源極/汲極設(shè)于閘極電極兩側(cè)的基底中，將應(yīng)力緩沖襯層順應(yīng)性地配置于閘極電極兩側(cè)且部分延伸至基底表面，并將應(yīng)力層設(shè)于閘極電極、應(yīng)力緩沖襯層和源極/汲極上，且與應(yīng)力緩沖襯層接觸，藉以提高閘極電極下方基底中的通道區(qū)的應(yīng)力。
文檔編號(hào)H01L27/092GK2731717SQ20042000767
公開日2005年10月5日 申請(qǐng)日期2004年3月30日 優(yōu)先權(quán)日2003年3月31日
發(fā)明者高健朝, 葛崇祜, 李文欽, 胡正明, 卡羅斯, 楊富量 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司