專利名稱：存儲器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種存儲器件及其制造方法，更確切地，涉及一種存儲器件及應用源區(qū)和漏區(qū)的簡化制造工藝制造該存儲器件的方法，由此提高存儲器件的成品率和性能。
背景技術(shù)：
半導體存儲器件的存儲容量由表示單位面積上存儲單元數(shù)目的集成度決定。一般地，半導體存儲器件包括通過電路相連的多個存儲單元。例如，動態(tài)隨機存取存儲器(DRAM)的存儲單元由晶體管和電容組成。因此，需要減小晶體管和電容的尺寸以提高半導體存儲器件的集成度。
半導體存儲器件的集成度和應用于其制造工藝的設(shè)計規(guī)則緊密相關(guān)。這樣，為了提高半導體存儲器件的集成度，必須對制造工藝應用更加嚴格的設(shè)計規(guī)則。換句話說，由于光刻工藝或者蝕刻工藝的工藝裕度(processmargin)不足，對這類工藝需要更高的精確度以制造半導體存儲器件。
就此而論，發(fā)展了包括數(shù)據(jù)存儲器件的新型半導體存儲器件，例如晶體管上的巨磁阻(GMR)結(jié)構(gòu)或隧道磁阻(TMR)結(jié)構(gòu)。GMR和TMR結(jié)構(gòu)是與傳統(tǒng)半導體存儲器件的電容不同的數(shù)據(jù)存儲器件。
多晶硅-氧化物-氮化物-氧化物-硅(polysilicon-oxide-nitride-oxide-silicon)(SONOS)存儲器件是新型半導體存儲器件之一。圖1A至圖1H說明了制造SONOS存儲器件的傳統(tǒng)方法。
參照圖1A，隧道氧化層12、氮化物層13、阻擋氧化層14和柵電極層15依次淀積在半導體襯底11上，由此形成柵層疊結(jié)構(gòu)(gate stack structure)。在這一公開中，隧道氧化層12、氮化物層13以及阻擋氧化層14將被稱作氧化物-氮化物-氧化物(ONO)層。ONO層是柵層疊結(jié)構(gòu)，必須被蝕刻以得到源區(qū)17a和漏區(qū)17b(參照圖1F)以及柵結(jié)構(gòu)。為了蝕刻，掩模層16和電子束抗蝕劑19依次涂敷在所得結(jié)構(gòu)上，并且構(gòu)圖電子束抗蝕層19，如圖1A所示。接下來，蝕刻掩模層16與柵電極層15以獲得圖1B中的結(jié)構(gòu)。之后，蝕刻ONO層并去除電子束抗蝕劑19，由此獲得圖1C的柵結(jié)構(gòu)。
下面，如圖1D所示，n型摻雜劑注入到半導體襯底11中以形成源區(qū)17a和漏區(qū)17b。在這種情況下，重要之處在于要精確控制n型摻雜劑的濃度和厚度，以防止隧道氧化層12下方的溝道區(qū)摻入n型摻雜劑。接著。將絕緣材料涂覆到半導體襯底11上并蝕刻已涂覆的絕緣材料的兩端以獲得圖1E中的所得結(jié)構(gòu)。更具體地說，蝕刻絕緣層使得沿柵層疊結(jié)構(gòu)的側(cè)壁形成側(cè)壁層18并且暴露用于源區(qū)17a和漏區(qū)17b的區(qū)域。下面，如圖1F所示，n型摻雜劑進一步注入到用于源區(qū)17a和漏區(qū)17b的區(qū)域從而控制其中的摻雜量并形成預期形狀的區(qū)域。此后，在圖1G所示的所得結(jié)構(gòu)上進行退火，由此激活源區(qū)17a和漏區(qū)17b。然后，如圖1H所示，在所得結(jié)構(gòu)上形成保護層19，并進行金屬化工藝以形成電極層20，從而將源區(qū)17a和漏區(qū)17b以及柵電極層15互連。
制造SONOS存儲器件的傳統(tǒng)方法，如圖1A至圖1H所示的，具有以下問題。首先，這一方法執(zhí)行起來過于復雜。也就是，蝕刻例如多晶硅形成的柵電極層；蝕刻ONO層；注入n型摻雜劑；淀積并蝕刻側(cè)壁層；進一步注入n型摻雜劑；在所得結(jié)構(gòu)上進行退火。
第二，氧化層之下的溝道區(qū)必須形成得足夠窄以形成寬度為100nm或更少的柵層疊結(jié)構(gòu)并獲得適合于該柵層疊結(jié)構(gòu)的源區(qū)和漏區(qū)。然而，由于柵層疊結(jié)構(gòu)的寬度很窄，源區(qū)和漏區(qū)之間的距離在注入n型摻雜劑后的退火期間會變得非常窄，由此引起源區(qū)和漏區(qū)貼在一起。因此，這種方法需要更高的精確度。
第三，由于隧道氧化層形成為較薄的大約20nm的厚度，很難將其完全蝕刻。由此很難將n型摻雜劑注入到半導體襯底中以得到預期的濃度。
第四，必須以大約90度角形成圖案輪廓(pattern profile)以使得源區(qū)和漏區(qū)之間的距離為100nm或更小。然而，這種情況下，掩模層必須形成得很薄以使得其輪廓幾乎不受蝕刻材料輪廓的影響。依據(jù)蝕刻條件，在蝕刻柵電極層之后蝕刻ONO層期間，掩模層也被蝕刻，從而使得掩模層輪廓顯著劣化。掩模層輪廓的劣化增加了源區(qū)和漏區(qū)之間的距離，結(jié)果，即使n型摻雜劑被注入到半導體襯底以控制源區(qū)和漏區(qū)的濃度及深度，也不可能得到任何特定的效果。

發(fā)明內(nèi)容
本發(fā)明提供了一種存儲器件以及使用簡化的制造工藝制造該存儲器件的方法，由此提高存儲器件的成品率和性能。
根據(jù)本發(fā)明的一個方面，提供了一種半導體存儲器件的制造方法，該方法包括以下步驟(a)在半導體襯底上形成柵層疊結(jié)構(gòu)，并通過蝕刻所述柵層疊結(jié)構(gòu)的端部，部分地暴露所述半導體襯底的上端部分；(b)將摻雜劑注入所述半導體襯底的所述暴露部分中以形成源區(qū)和漏區(qū)。蝕刻所述柵層疊結(jié)構(gòu)從而使其寬度從頂部至底部增加。
步驟(a)包括(a1)在所述半導體襯底上依次形成第一氧化層、電介質(zhì)層、第二氧化層和柵電極層；(a2)在所述柵電極層上形成掩模層并形成預定寬度的抗蝕劑圖案；以及(a3)依次蝕刻所述掩模層、所述柵電極層、所述第二氧化層、所述電介質(zhì)層和所述第一氧化層，同時留下未蝕刻的所述抗蝕劑圖案。
步驟(a3)包括(a31)在氯氣氛中蝕刻所述柵電極層；以及(a32)在氟氣氛中依次蝕刻所述柵電極層、所述第二氧化層、所述電介質(zhì)層和所述第一氧化層。
在步驟(a32)中，蝕刻所述電介質(zhì)層和所述第一氧化層使得其寬度從頂部至底部增大。
使用反應離子束蝕刻所述電介質(zhì)層和所述第一氧化層。
在步驟(a32)中，通過控制氟的濃度蝕刻所述電介質(zhì)層和所述第一氧化層使得所述電介質(zhì)層寬度從頂部到底部增加，以調(diào)整在所述電介質(zhì)層下方的所述第一氧化層的寬度。
步驟(b)包括向所述半導體襯底的所述暴露部分注入摻雜劑，在所述半導體襯底上進行退火以使注入的摻雜劑穩(wěn)定；以及，在所述半導體襯底上形成保護層，蝕刻所述保護層以部分地暴露所述源區(qū)和漏區(qū)以及柵電極層，并形成電極層。
抗蝕劑圖案形成為100nm或更小的寬度。
根據(jù)本發(fā)明的另一方面，提供了一種存儲器件，包括一半導體襯底；在所述半導體襯底上形成為預定寬度的一柵層疊結(jié)構(gòu)；以及源區(qū)和漏區(qū)，所述源區(qū)和漏區(qū)形成在所述半導體襯底的兩端、與所述柵層疊結(jié)構(gòu)接觸、并且摻有其極性與用于所述半導體襯底的材料的極性相反的摻雜劑。柵層疊結(jié)構(gòu)的寬度從頂部到底部增長。
柵層疊結(jié)構(gòu)形成為約100nm或更小的寬度。
電介質(zhì)層的寬度朝向第一氧化層增加。
所述電介質(zhì)層包括從Si3x4、HfO2和HfON構(gòu)成的組中選取的至少一種。


本發(fā)明以上及其他的方面和優(yōu)點將通過參照附圖對本發(fā)明示例性實施例的詳細描述而變得更加明顯，附圖中圖1A至圖1H是說明存儲器件的傳統(tǒng)制造方法的圖；圖2是根據(jù)本發(fā)明一實施例的存儲器件的圖；圖3A至圖3F是根據(jù)本發(fā)明一實施例的存儲器件制造方法的圖；以及圖4A和4B是根據(jù)本發(fā)明一實施例的蝕刻存儲器件柵層疊結(jié)構(gòu)的方法的圖。
具體實施例方式
圖2說明了根據(jù)本發(fā)明一實施例的存儲器件。參照圖2，在半導體襯底21中形成源區(qū)27a和漏區(qū)27b。源區(qū)27a和漏區(qū)27b摻雜了其極性與半導體襯底21的極性相反的摻雜劑。在半導體襯底21的包括部分源區(qū)27a和漏區(qū)27b的中心部分上形成柵層疊結(jié)構(gòu)。柵層疊結(jié)構(gòu)通過依次形成隧道氧化層22、電介質(zhì)層23、阻擋氧化層24和柵電極層25而獲得。隧道氧化層22與源區(qū)27a和漏區(qū)27b的一部分相接觸，并且在隧道氧化層22的下方形成溝道區(qū)。保護層28在源區(qū)27a和漏區(qū)27b上沿柵層疊結(jié)構(gòu)的側(cè)壁形成。電極層29進一步形成在所得結(jié)構(gòu)上從而連接到部分源區(qū)27a和漏區(qū)27b。
與例如圖1H中器件的傳統(tǒng)存儲器件類似，圖2中的存儲器件在電介質(zhì)層23中具有預定密度的陷阱點(trap site)。當對柵電極層25施加預定電壓時，電子(未示出)在陷阱點中通過隧道氧化層22被俘獲。當電子在陷阱點中被俘獲時，阻擋氧化層24防止電子向柵電極層25移動。與圖1H中的傳統(tǒng)存儲器件相比，圖2中的存儲器件不包括側(cè)壁層18，并且隧道氧化層22具有菱形剖面。也就是說，形成根據(jù)本發(fā)明的存儲器件的柵層疊結(jié)構(gòu)使得其寬度從頂部至底部增加。因此，可以形成寬度為100nm或更小的柵層疊結(jié)構(gòu)，同時防止柵層疊結(jié)構(gòu)下方的源區(qū)27a和漏區(qū)27b貼在一起。
現(xiàn)將參照圖3A至圖3F，更加詳細地描述根據(jù)本發(fā)明實施例的存儲器件的制造方法。參照圖3A，隧道氧化層22、電介質(zhì)層23、阻擋氧化層24和柵電極層25依次在半導體襯底21上形成，由此形成柵層疊結(jié)構(gòu)。電介質(zhì)層23包括至少一種用于存儲器件的電介質(zhì)材料，例如Si3N4、HfO2和HfON。如果根據(jù)本發(fā)明的存儲器件為SONOS存儲器件，則隧道氧化層22、電介質(zhì)層23和阻擋氧化層24形成了氧化物-氮化物-氧化物(ONO)層。這種情況下，電介質(zhì)層23用作氮化物層。半導體襯底21的類型不受局限。例如，硅(Si)襯底或絕緣體上硅(silicon-on-insulator)(SOI)襯底均可用作半導體襯底21。此外，柵層疊結(jié)構(gòu)的材料也不受局限，從而其可以用傳統(tǒng)方法中所使用的材料制造。
為了制造柵結(jié)構(gòu)，在柵電極層25上形成掩模層26。接著，電子束抗蝕劑30被涂敷在掩模層26上并被構(gòu)圖為預期的寬度，例如，大約100nm。
接著，在以上圖3A的所得結(jié)構(gòu)上進行各向異性蝕刻以蝕刻掩模層26和柵電極層25并去除電子束抗蝕劑30。結(jié)果，如圖3B所示，ONO層上與電子束抗蝕劑30不接觸的部分柵電極層25被去除，由此暴露與柵電極層25不接觸的部分阻擋氧化層24。通常，蝕刻柵電極層25，同時通過向其中供應氬(Ar)和氧(O2)來控制氯(Cl2)氣氛處理室中的氯(Cl2)的濃度。例如，利用反應離子束來蝕刻柵電極層25。
之后，參照圖3C，ONO層的兩端都被蝕刻并除去以使得ONO層的寬度等于柵電極層25的寬度?？梢酝ㄟ^調(diào)整蝕刻條件來蝕刻ONO層使得電介質(zhì)層23和阻擋氧化層24垂直向下蝕刻而隧道氧化層22被蝕刻為菱形。即，可以蝕刻隧道氧化層22的兩端使其以預定角度傾斜。這種情況下，ONO層在通常蝕刻氧化物的氟(F)氣氛的處理室中被蝕刻。
與傳統(tǒng)方法不同，根據(jù)本發(fā)明，蝕刻ONO層使得與在電介質(zhì)層23和隧道氧化層22上的阻擋氧化層24或柵電極層25的寬度相比，電介質(zhì)層23或隧道氧化層22的寬度從頂部到底部增加?？梢酝ㄟ^調(diào)整如圖4A所示反應離子束蝕刻期間離子束的入射角度，來如上所述蝕刻ONO層。換言之，可以蝕刻電介質(zhì)層23和/或阻擋氧化層24，使得通過將反應離子束輻射到其上放置了半導體襯底21的測試樣品持具(test sample holder)上同時改變離子束的角度，電介質(zhì)層23和/或阻擋氧化層24的端部以預定角度傾斜。
可選擇地，可以通過調(diào)整通常用作氧化物蝕刻氣體的氟的濃度來如上所述蝕刻ONO層。當使用氟作為蝕刻氣體時，以高速蝕刻氧化層而以相對低的速度來蝕刻氮化物層。因此，如圖4B所示，阻擋氧化層24在垂直方向向下蝕刻。然而，由于采用氟作為蝕刻氣體時以相對低的速度被蝕刻，作為氮化物層的電介質(zhì)層23被蝕刻為其寬度從底部至頂部減小。同時，由于電介質(zhì)層23，電介質(zhì)層23之下的隧道氧化層22被蝕刻為與已蝕刻的電介質(zhì)層23的形狀相似的形狀。在根據(jù)本發(fā)明的SONOS存儲器件的情況下，柵結(jié)構(gòu)形成為大約100nm的寬度，因此其必須以低速被蝕刻，優(yōu)選50埃/分鐘或更慢以將柵結(jié)構(gòu)制成為預期的形狀。
接下來，如圖3D所示，將摻雜劑注入到半導體襯底21的暴露部分中以形成源區(qū)27a和漏區(qū)27b。在根據(jù)本發(fā)明的SONOS存儲器件中，源區(qū)27a和漏區(qū)27b之間的溝道長度小于圖1H所示的傳統(tǒng)SONOS存儲器件的源區(qū)17a和漏區(qū)17b之間的溝道長度。
如圖3E所示，在形成源區(qū)27a和漏區(qū)27b之后，對所得結(jié)構(gòu)在預定溫度下進行退火以使注入的摻雜劑穩(wěn)定。預定溫度約為1000℃。當摻雜劑被加熱到約1000℃時，摻雜劑擴散到整個半導體襯底21中。因此，如果源區(qū)和漏區(qū)之間的溝道長度較短，源區(qū)和漏區(qū)會貼在一起。然而，根據(jù)本發(fā)明，由于隧道氧化層22和/或電介質(zhì)層23的寬度從頂部至底部增加，當摻雜劑注入到半導體襯底21中時，它們起到了掩模的作用，由此增加了源區(qū)27a和漏區(qū)27b之間的溝道長度。因此，可防止源區(qū)27a和漏區(qū)27b在退火期間貼在一起。
接著，如圖3F所示，保護層28形成于源區(qū)27a和漏區(qū)27b之上并被蝕刻以暴露出部分源區(qū)27a和漏區(qū)27b。然后，在所得結(jié)構(gòu)上進行金屬化以在其上涂覆導電材料，從而形成電極層29。
根據(jù)本發(fā)明，當形成源區(qū)和漏區(qū)時，蝕刻ONO層使得隧道氧化層能夠用作掩模以代替?zhèn)缺趯印４送猓景l(fā)明不需要將摻雜劑進一步注入到半導體襯底中以控制源區(qū)和漏區(qū)中的摻雜量。因此，可以簡化存儲器件的制造工藝，從而減少制造成本和時間。同時，在蝕刻ONO層期間，無需額外的工藝可以去除柵電極層上的掩模層。
盡管已參考其示例性實施例對本發(fā)明進行了特別地表示和說明，本領(lǐng)域技術(shù)人員應理解的是可以在不偏離由所附權(quán)利要求限定的本發(fā)明的主旨和范圍的前提下對本發(fā)明進行形式和細節(jié)上的多種變化。本發(fā)明可應用于各種半導體器件，包括晶體管結(jié)構(gòu)半導體器件。
權(quán)利要求
1.一種半導體存儲器件的制造方法，包括以下步驟(a)在一半導體襯底上形成一柵層疊結(jié)構(gòu)，并通過蝕刻所述柵層疊結(jié)構(gòu)的端部，部分地暴露所述半導體襯底的上端部分；以及(b)將摻雜劑注入到所述半導體襯底的所述暴露部分中以形成源區(qū)和漏區(qū)，其中蝕刻所述柵層疊結(jié)構(gòu)使得其寬度從頂部至底部增加。
2.如權(quán)利要求1所述的方法，其中步驟(a)包括(a1)在所述半導體襯底上依次形成一第一氧化層、一電介質(zhì)層、一第二氧化層和一柵電極層；(a2)在所述柵電極層上形成一掩模層并形成預定寬度的抗蝕劑圖案；以及(a3)依次蝕刻所述掩模層、所述柵電極層、所述第二氧化層、所述電介質(zhì)層和所述第一氧化層，同時不蝕刻所述抗蝕劑圖案。
3.如權(quán)利要求2所述的方法，其中步驟(a3)包括(a31)在氯氣氛中蝕刻所述柵電極層；以及(a32)在氟氣氛中依次蝕刻所述柵電極層、所述第二氧化層、所述電介質(zhì)層和所述第一氧化層。
4.如權(quán)利要求3所述的方法，其中在步驟(a32)期間，蝕刻所述電介質(zhì)層和所述第一氧化層使得其寬度從頂部至底部增大。
5.如權(quán)利要求4所述的方法，其中使用反應離子束蝕刻所述電介質(zhì)層和所述第一氧化層。
6.如權(quán)利要求3所述的方法，其中在步驟(a32)期間，通過控制氟的濃度蝕刻所述電介質(zhì)層和所述第一氧化層使得所述電介質(zhì)層的寬度從頂部到底部增加，以調(diào)整在所述電介質(zhì)層下方的所述第一氧化層的寬度。
7.如權(quán)利要求1所述的方法，其中步驟(b)包括向所述半導體襯底的所述暴露部分注入所述摻雜劑，在所述半導體襯底上進行退火以穩(wěn)定注入的摻雜劑；以及在所述半導體襯底上形成一保護層，蝕刻所述保護層以部分地暴露所述源區(qū)和漏區(qū)以及柵電極層，并且形成一電極層。
8.如權(quán)利要求2所述的方法，其中抗蝕劑圖案形成為100nm或更小的寬度。
9.一種存儲器件，包括一半導體襯底；在所述半導體襯底上形成為預定寬度的一柵層疊結(jié)構(gòu)；以及源區(qū)和漏區(qū)，所述源區(qū)和漏區(qū)形成在所述半導體襯底的兩端、與所述柵層疊結(jié)構(gòu)接觸、并且摻有其極性與用于所述半導體襯底的材料的極性相反的摻雜劑，其中所述柵層疊結(jié)構(gòu)的寬度從頂部至底部增加。
10.如權(quán)利要求9所述的存儲器件，其中所述柵層疊結(jié)構(gòu)形成為100nm或更小的寬度。
11.如權(quán)利要求9所述的存儲器件，其中所述柵層疊結(jié)構(gòu)包括一第一氧化層、一電介質(zhì)層、一第二氧化層和一柵電極層。
12.如權(quán)利要求11所述的存儲器件，其中所述電介質(zhì)層包括從Si3N4、HfO2和HfON構(gòu)成的組中選取的至少一種。
13.如權(quán)利要求11所述的存儲器件，其中電介質(zhì)層的寬度朝向第一氧化層增加。
全文摘要
提供了一種存儲器件及其制造方法。該方法包括以下步驟在半導體襯底上形成柵層疊結(jié)構(gòu)，并通過蝕刻所述柵層疊結(jié)構(gòu)的端部，部分地暴露所述半導體襯底的上端部分；將摻雜劑注入到所述半導體襯底的所述暴露部分中以形成源區(qū)和漏區(qū)，其中蝕刻所述柵層疊結(jié)構(gòu)使得其寬度從頂部至底部增加。因此，可采用簡化的制造工藝來制造高集成度的存儲器件。
文檔編號H01L27/115GK1627503SQ200410098358
公開日2005年6月15日 申請日期2004年12月8日 優(yōu)先權(quán)日2003年12月12日
發(fā)明者宋仁才, 金元住, 徐順愛 申請人:三星電子株式會社