專利名稱：一種減少通孔側(cè)壁上MOCVD TiN膜厚的等離子體處理工藝的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬集成電路芯片制造技術(shù)領(lǐng)域，具體涉及一種降低通孔側(cè)壁上TiN膜厚，去除TiN膜中C、O等雜質(zhì)的后處理工藝，以降低通孔電阻，減少金屬互連中的RC延遲。
背景技術(shù)：
隨著集成電路制造技術(shù)的快速發(fā)展，制約電路速度的主要因素，已由柵延遲(gatedelay)變成由連線的電阻(R)和連線間的電容(C)造成的RC延遲，因此減少RC延遲是一項緊迫重要的工作。
在目前的鋁金屬互聯(lián)技術(shù)中，鋁線條由刻蝕而成，相鄰層的鋁線由通孔中的鎢連接，為了在通孔中填充良好的鎢塞，首先需要在通孔的側(cè)壁及底部淀積一層連續(xù)完整的TiN阻擋層，這層TiN層不僅能防止WF6和SIO2等介質(zhì)層的反應(yīng)，重金屬離子的深層擴散，還增強了鎢塞和介質(zhì)層的黏附力，而且其質(zhì)量的好壞對鎢塞能否正常填充有直接的影響，所以TiN阻擋層的制備是整個通孔制備的先決條件。目前常用的通孔制備工藝可簡述如下1、Ti/TiN阻擋層層淀積(PVD)。阻擋層的淀積，主要包含以下3個步驟硅片除氣(degas)；氬氣預(yù)清洗(Ar pre-clean)；阻擋層淀積(barrier deposition)；2、鎢填充(W CVD)；3、鎢磨平(W CMP)；上述工藝步驟中，Ti/TiN阻擋層的淀積通常是用PVD技術(shù)來完成的，但是，當(dāng)IC的線寬縮小到0.18μm以下的深亞微米技術(shù)時，PVD技術(shù)受其工藝特點的限制，已經(jīng)變得難于在深寬比很大的通孔內(nèi)淀積出完整連續(xù)的Ti/TiN阻擋層。
相對于PVD技術(shù)，MOCVD技術(shù)由于其能在深孔內(nèi)實現(xiàn)全方位生長，因而能有效克服這一工藝難點，特別是能在幾何形狀復(fù)雜、深寬比大的孔內(nèi)，生長出在孔的底部，側(cè)壁上均有良好覆蓋性的阻擋層，可以有效提高金屬互連的良率。因此，這一技術(shù)近年來獲得了很大應(yīng)用。
通常MOCVD制備阻擋層有兩步1、Ti/TiN薄膜淀積。2、用H2/N2等離子氣體處理以降低薄膜電阻。現(xiàn)有MOCVD技術(shù)存在的一個工藝問題是，在等離子氣體處理步驟中，孔內(nèi)側(cè)壁上的TN阻擋層幾乎受不到處理，其厚度約占到孔徑的~10％，造成CD損失，互連電阻升高。相對于PVD TiN膜，MOCVD TiN缺點還在于薄膜中含有較高的C、O等雜質(zhì)，造成通孔電阻比PVD TiN搞出10~15％。

發(fā)明內(nèi)容
本發(fā)明提出一種增強通孔側(cè)壁上TiN阻擋層處理的工藝，以有效去除側(cè)壁上TiN阻擋層中的C、O等雜質(zhì)，并減少膜厚度，從而起到降低通孔電阻的目的。
通常，MOCVD TiN的制備是通過下述兩步反應(yīng)實現(xiàn)的1、MOCVD TiN淀積
2、MOCVD TiN淀積完后用H2/N2等離子體處理以去處膜中的C、O等雜質(zhì)。
處理前.Resistivity＝3000～5000μΩ-cm，處理后.Resistivity＝～200μΩ-cm，用上述工藝制備TiN膜，在完成第一步反應(yīng)后，TiN膜中含有很多C、O等雜質(zhì)，因此要用H2/N2等離子體處理以去除膜中的C、O等雜質(zhì)，反應(yīng)式如下，薄膜中的C則被N等離子置換出來。在現(xiàn)有的TiN等離子體后處理工藝中，H2/N2的壓力通常為～1.3Tor，等離子體主要依靠離化源和硅片表面之間的偏壓轟擊孔底部，這樣只能使孔底部的TiN和硅片場區(qū)的TiN得到處理。而孔測壁上的TiN很難得到處理。
本發(fā)明在對原有硬件設(shè)備不做任何改變的基礎(chǔ)上，通過調(diào)控相關(guān)反應(yīng)參數(shù)，可使得孔側(cè)壁上的TiN也能得到有效處理，而不損傷孔底部TiN的覆蓋狀況，同時，還能減輕由于等離子處理造成的器件損傷。
本發(fā)明的特點是，在傳統(tǒng)用H2和N2等離子體處理以去除TiN膜中的C、O等雜質(zhì)從而增強通孔側(cè)壁上MOCVD TiN膜處理的工藝中，在H2和N2等離子體氣體中再加入離子氣體Ar。本發(fā)明TiN膜處理的主要工藝過程是1、MOCVD TiN膜淀積完成后，繼續(xù)進行后處理，工藝步驟為CVD腔通入N2、H2和Ar，升壓到額定值，并對氣體等離子化，利用N2、H2、Ar等離子體對TiN膜進行轟擊處理；2、完成步驟1后，系統(tǒng)排氣；重復(fù)步驟1，利用N2/H2/Ar等離子體對TiN膜進行轟擊處理；系統(tǒng)排氣，完成制造。
上述的N2、H2、Ar的體積配比控制為1∶1～4∶0.01～0.003，H2和N2的壓力范圍為5Tor～15Tor；對TiN膜的等離子氣體處理時間為10S~20S；處理溫度為375C~450C；加入離子氣體Ar可增加N2和H2等氣體的離化率，氣體的離化功率為400～750W。
本發(fā)明在實驗基礎(chǔ)上，確定了相應(yīng)的工藝參數(shù)，使H2和N2的壓力控制在5～15Tor內(nèi)，即在高壓下，增強H2和N2向孔內(nèi)的擴散，等離子處理時間縮短為10～20S，離化功率小于750W。由于當(dāng)反應(yīng)腔體內(nèi)壓力較高時，離子運動的自由程較短，會造成氣體離化率降低，所以本工藝中引入適量Ar來增強離化效果。這樣，由于反應(yīng)腔體的壓力較高，H2和N2向孔內(nèi)擴散的能力很強，同時在Ar及離化功率的作用下，孔內(nèi)仍可保持較高的的H2/N2等離子體濃度，使得側(cè)壁上的TiN膜中的C、O雜質(zhì)得到有效去處，而且孔測壁上的TiN也能得到減薄。


圖1為刻蝕出的通孔。
圖2為通孔中的Ti/TiN阻擋層。
圖中標(biāo)號1為通空，2為為Ti/TiN阻擋層。
具體實施例方式
該項技術(shù)的實施步驟如下1、在硅片上進行金屬互連通孔的刻蝕、洗凈工藝；2、進行MOCVD TiN膜淀積；3、完成后，繼續(xù)進行等離子體后處理。工藝步驟為CVD腔通入N2、H2和Ar，升壓到5、10或15Tor；H2∶N2∶Ar＝1∶1∶0.01或者H2∶N2∶Ar＝1∶3∶0.001；氣體等離子化功率控制在400、500或750W；處理時間可為10～20S之間；4、完成步驟1后，反應(yīng)腔體排氣至10mT；5、繼續(xù)步驟3；6、完成步驟5后，系統(tǒng)排氣至10-7mT；7、設(shè)備恢復(fù)到等待制造狀態(tài)。
權(quán)利要求
1.一種減少通孔側(cè)壁上MOCVD TiN膜厚的等離子體處理工藝，其特征是等離子體氣體采用H2、N2、Ar混合氣體，主要工藝過程如下(1)MOCVD TiN膜淀積完成后，對CVD腔通入N2、H2、Ar混合氣體，升壓到額定值，并對氣體等離子化，利用N2、H2、Ar等離子體對TiN膜進行轟擊處理；(2)完成步驟(1)后，系統(tǒng)排氣；重復(fù)步驟(1)利用N2、H2、Ar等離子體對TiN膜進行轟擊處理，系統(tǒng)排氣，完成制造。
2.根據(jù)權(quán)利要求1所述的處理工藝，其特征是所述的N2、H2、Ar混合氣體的體積配比控制為1∶1～4∶0.01～0.003，H2和N2的壓力范圍為5Tor～15Tor。
3.根據(jù)權(quán)利要求1所述的處理工藝，其特征是所述混合氣體的離化功率為400～750W。
4.根據(jù)權(quán)利要求1所述的處理工藝，其特征是對TiN膜的等離子氣體處理時間為10S~20S，處理溫度為375C~450C。
全文摘要
本發(fā)明屬于集成電路制造工藝技術(shù)領(lǐng)域，具體為一種減少通孔側(cè)壁上MOCVD TiN膜厚的等離子體處理工藝?，F(xiàn)有MOCVD TiN膜制造中，在等離子氣體處理時，通孔內(nèi)側(cè)壁上的TiN膜幾乎受不到處理，其厚度約占到孔徑的~10％，造成通孔電阻升高。本發(fā)明通過增加N
文檔編號H01L21/70GK1632930SQ20041009345
公開日2005年6月29日 申請日期2004年12月23日 優(yōu)先權(quán)日2004年12月23日
發(fā)明者朱建軍 申請人:上海華虹(集團)有限公司, 上海集成電路研發(fā)中心有限公司