專利名稱：開關(guān)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明有關(guān)于一種開關(guān)電路，特別有關(guān)一種能夠降低插入損失的射頻開關(guān)電路。
背景技術(shù)：
眾所皆知，射頻開關(guān)元件(radio frequency switches)系為許多無(wú)線通信系統(tǒng)的重要構(gòu)成元件。例如移動(dòng)電話(cellular telephone)、無(wú)線電傳呼器(wireless pagers)、衛(wèi)星通信設(shè)備(satellite communicationequipment)、有線電視設(shè)備(cable television equipment)等等皆含有射頻開關(guān)元件。一般來(lái)說(shuō)，射頻開關(guān)元件的效能系由三個(gè)主要的參數(shù)，例如插入損失(insertion loss)、開關(guān)絕緣(switch isolation)以及1dB壓縮點(diǎn)(compression point)來(lái)控制的。
第1圖系表示傳統(tǒng)單極雙投(single pole dual throw；SPDT)的射頻(radio frequency；RF)開關(guān)電路，包括開關(guān)元件M1～M4，并且根據(jù)開關(guān)元件M1/M2的小信號(hào)模型，可以得知其插入損失可藉由減少基板(Bulk)電阻或是增加基板電阻而有所改善。
Feng-Jung Huang等人于IEEE J.Solid-State Circuits，vol.36，No.3，March 2001中，系揭露增加基板與接地之間的接點(diǎn)(contact)，使得接點(diǎn)總阻值降低、基板電阻降低，而使得插入損失減少。然而，此方法將需要大量的面積來(lái)增加接點(diǎn)(contact)。此外，RF開關(guān)元件系用于天線端ANT與接收/發(fā)射端的RX/TX間，發(fā)射端的功率放大器(power amplifier)灌入RF開關(guān)元件的功率常高于10dBm，當(dāng)負(fù)半弦周期時(shí)，電壓擺幅(voltage swing)會(huì)使得MOS元件的漏/源端電平低于0V。由于MOS之本體(bulk)端接地，將造成NMOS之漏/源極與本體(bulk)間的PN接面有正偏壓現(xiàn)象，導(dǎo)致信號(hào)失真。
如第2圖所示，Niranjan A等人于IEEE J.Solid-State Circuits，vol.39，No.6，June 2004中，揭露使用并聯(lián)的LC電路，在所需頻率下形成近似開路的阻抗，使得基板電阻RB近似無(wú)限大。因此，所需頻率下，會(huì)得到一個(gè)最佳的插入損失。然而，為了要讓LC并聯(lián)電路在所需頻率下，形成近似無(wú)限大的阻抗，電感元件需要高Q值。但電感元件Q值愈高，此LC元件能表現(xiàn)出低插入損失的頻寬就愈窄。也就是說(shuō)，使用LC元件會(huì)有低插入損失與頻寬兩者之間的補(bǔ)償(trade-off)。此外，此方法需要使用電感元件將需要較大的面積。再者，此方法于在大功率下，同樣信號(hào)失真的問題，故前述兩習(xí)知開關(guān)元件，皆需要施加DC偏壓于MOS元件漏/源極上。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的首要目的，藉由深井區(qū)技術(shù)及外部電阻元件，降低開關(guān)元件的開關(guān)損失。本發(fā)明系提供開關(guān)電路包括第一導(dǎo)電型的第一MOS元件，設(shè)置于第二導(dǎo)電型的基底中，包括第一端耦接輸出/輸入端，第二端耦接天線元件，控制端耦接控制信號(hào)，以及本體(bulk)端經(jīng)由外部電阻元件耦接第一電壓，以及第一導(dǎo)電型的深井區(qū)，設(shè)置于第二導(dǎo)電型的基底上，用以隔絕第一導(dǎo)電型的第一MOS元件與第二導(dǎo)電型的基底。
為達(dá)成上述目的，本發(fā)明亦提供另一開關(guān)電路，包括第一導(dǎo)電型的第一MOS元件，設(shè)置于第二導(dǎo)電型的基底中，包括第一端耦接輸出/輸入端，第二端耦接天線元件，控制端耦接控制信號(hào)，以及本體端；第一導(dǎo)電型的深井區(qū)，設(shè)置于第二導(dǎo)電型的基底中，用以隔絕第一導(dǎo)電型的第一MOS元件與第二導(dǎo)電型的基底；以及電阻元件，系耦接于第一MOS元件的第二端與本體端之間。
為達(dá)成上述目的，本發(fā)明還提供一種開關(guān)電路，包括第一導(dǎo)電型的深井區(qū)，設(shè)置于第二導(dǎo)電型的基底上；第一導(dǎo)電型的第一、第二MOS元件，設(shè)置于第一導(dǎo)電型的深井區(qū)中，包括第一端系耦接第一輸出/輸入端，第二端耦接天線元件，控制端耦接控制信號(hào)，以及本體端經(jīng)由第一外部電阻元件耦接第一電壓；以及第一導(dǎo)電型的第二MOS元件，設(shè)置于第一導(dǎo)電型的深井區(qū)中，包括第一端耦接第二輸出/輸入端，第二端耦接天線元件，控制端耦接控制信號(hào)的反相信號(hào)，以及本體端經(jīng)由第二外部電阻元件耦接第一電壓。其中，第一導(dǎo)電型的深井區(qū)用以隔絕第一導(dǎo)電型的第一、第二MOS元件與第二導(dǎo)電型的基底。
為達(dá)成上述目的，本發(fā)明又提供一開關(guān)電路，包括第一導(dǎo)電型的深井區(qū)，設(shè)置于第二導(dǎo)電型的基底中；第一導(dǎo)電型的第一MOS元件，設(shè)置于第一導(dǎo)電型的深井區(qū)，包括第一端耦接第一輸出/輸入端，第二端耦接天線元件，控制端耦接控制信號(hào)，以及本體端；第一電阻元件，系耦接于第一MOS元件的第一端與本體端之間；第一導(dǎo)電型的第二MOS元件，設(shè)置于第一導(dǎo)電型的深井區(qū)，包括第一端耦接第二輸出/輸入端，第二端耦接天線元件，控制端耦接控制信號(hào)，以及本體端，其中，第一導(dǎo)電型的深井區(qū)用以隔絕第一導(dǎo)電型的第一、第二MOS元件與第二導(dǎo)電型的基底；以及第二電阻元件，系耦接于第二MOS元件的第一端與本體端之間。


第1圖系表示一種傳統(tǒng)的單極雙投的射頻開關(guān)電路。
第2圖系表示一種使用并聯(lián)的LC電路的射頻開關(guān)電路。
第3圖表示為本發(fā)明的第一實(shí)施例的一射頻開關(guān)電路。
第4圖系表示第3圖中所示的開關(guān)元件的結(jié)構(gòu)。
第5圖系表示頻率與插入損失的關(guān)系圖。
第6圖表示為本發(fā)明的第一實(shí)施例的另一射頻開關(guān)電路。
第7圖表示為本發(fā)明的第一實(shí)施例的一單極雙投的射頻開關(guān)電路。
第8圖表示為本發(fā)明的第二實(shí)施例的一射頻開關(guān)電路。
第9圖系表示第7圖中所示的開關(guān)元件的結(jié)構(gòu)。
第10圖表示為本發(fā)明的第二實(shí)施例的另一射頻開關(guān)電路。
第11圖表示為本發(fā)明的第二實(shí)施例的一單極雙投的射頻開關(guān)電路。
標(biāo)號(hào)說(shuō)明現(xiàn)有技術(shù)M1～M5開關(guān)元件； ANT天線裝置；RX接收端； TX發(fā)射端；D漏極；S源極；G柵極；B本體端；L電感；C電容。
本發(fā)明10OA～100D開關(guān)電路；10A～10D、N1a～N1d、M12、M14、M16開關(guān)元件；N1NMOS元件；P1PMOS元件；
RA、RA1、RA2外部電阻元件；VCTRL、/VCRTL控制信號(hào)；ANT天線裝置；18、36第一端；20、40第二端；RB接點(diǎn)阻值；D漏極；S源極；G柵極；B本體端；L電感；R1～R4電阻；12P基板；14N型深井區(qū)；16P井區(qū)；24N基板；28P型深井區(qū)；32N井區(qū)；TX/RX、TX1/RX1、TX2/RX2輸出/輸入端。
具體實(shí)施例方式
為了讓本發(fā)明的上述和其它目的、特征、和優(yōu)點(diǎn)能更明顯易懂，下文特舉一較佳實(shí)施例，并配合所附圖示，作詳細(xì)說(shuō)明如下第一實(shí)施例第3圖表示為本發(fā)明的第一實(shí)施例的一射頻開關(guān)電路。如圖所示開關(guān)電路100A系包括兩開關(guān)元件10A、M12。其中開關(guān)元件10A系包括第一端18耦接輸出/輸入端TX/RX，第二端20耦接天線元件ANT，控制端耦接控制信號(hào)VCTRL，以及本體(bulk)端B經(jīng)由外部電阻元件RA耦接接地電壓GND。開關(guān)元件M12包括控制端耦接控制信號(hào)VCTRL的反相信號(hào)，第一端耦接接地電壓GND，以及第二端耦接輸入/輸入TX/RX與開關(guān)元件10A的第一端18。當(dāng)開關(guān)元件10A系根據(jù)其控制端上的控制信號(hào)，而導(dǎo)通用以由天線裝置所接收的信號(hào)傳遞至輸出/輸入端，或是將輸入/輸出端所輸出的信號(hào)傳遞至天線裝置。
第4圖系表示開關(guān)元件10A的結(jié)構(gòu)。如圖所示，開關(guān)元件10A系包括設(shè)置于P基板12中的NMOS元件N1與N型深井區(qū)14。MOS元件N1系包括P井區(qū)16設(shè)置于N型深井區(qū)14中、第一、第二摻雜區(qū)設(shè)置于P井區(qū)16中，以及本體(bulk)端經(jīng)由外部電阻元件RA耦接接地電壓(GND)；N型深井區(qū)14系設(shè)置于P基底12上，用以隔絕NMOS元件N1與P基底12。
由于增加或減少基板阻值都可以以降低插入損失，本實(shí)施例系藉由串聯(lián)一高阻抗的外部電阻元件RA，使得開關(guān)元件10A的本體與接地端間的阻值，變?yōu)榻狱c(diǎn)電阻RB與外部電阻元件RA的總合，用以增加本體端與接地端之間的絕緣，而降低插入損失。但如果少了N型深井區(qū)14，NMOS元件N1的本體端B上的串聯(lián)電阻RA將失去隔絕信號(hào)損失的功能。因此，本發(fā)明藉由三重井區(qū)(triple well)技術(shù)，于NMOS元件N1的P井區(qū)16的下方，再摻雜N型深井區(qū)14，用以隔絕NMOS元件N1的本體端B與整顆IC的P基板(GND)相接。相較于習(xí)知技術(shù)使用大量接點(diǎn)(contact)或電感、電容，本發(fā)明使用電阻元件，所需之面較小且沒有頻寬的限制，其中外部電阻元件RA的阻值系不小于1K歐姆，最好為10K歐姆以上。
第5圖系表示頻率與插入損失的關(guān)系圖，其中曲線RH1表示未加外部電阻的習(xí)知開關(guān)元件中，頻率與插入損失的關(guān)系；曲線RH2系表示本發(fā)明具有外部電阻元件的開關(guān)元件中，頻率與插入損失的關(guān)系。由此可知，本發(fā)明的插入損失于3GHz時(shí)增進(jìn)了0.5dB，在6GHz時(shí)更增進(jìn)了1dB左右。
開關(guān)元件10A亦可以由PMOS與P型深井區(qū)來(lái)實(shí)現(xiàn)，如第6圖所示的開關(guān)元件10B。如圖所示，開關(guān)電路10B系包括PMOS元件P1以及P型深井區(qū)28。PMOS元件P1系設(shè)置于N基底24中，且包括N井區(qū)32設(shè)置于P型深井區(qū)28中、第一、第二摻雜區(qū)S、D系設(shè)置于N井區(qū)32中以及本體(bulk)端經(jīng)由外部電阻元件RA耦接高電壓(VDD)。P型深井區(qū)28系設(shè)置于N型基底24上，用以隔絕PMOS元件P1與N基底24。開關(guān)元件10B的動(dòng)作原理系與第4圖中所示的開關(guān)元件10A相似，于此不在累述。
第二實(shí)施例本發(fā)明的第二實(shí)施例亦提供單極雙投(single pole dual throw；SPDT)的射頻開關(guān)電路，如第7圖所示。如圖所示，開關(guān)電路100B包括開關(guān)元件N1a、N1b、M14及M16，其中開關(guān)元件M14及M16系為正常的NMOS晶體管，而開關(guān)元件N1a、N1b的結(jié)構(gòu)系與第4圖所示的開關(guān)元件10A相同。開關(guān)元件N1a具有漏極端系耦接至輸入/輸出端RX1/TX1，源極端耦接至天線裝置ANT，柵極端耦接經(jīng)由電阻R1耦接至控制信號(hào)VCTRL，以及本體端藉由外部電阻元件RA1耦接至接地電位GND。開關(guān)元件N1b具有漏極端系耦接至輸入/輸出端RX2/TX2，源極端耦接至天線裝置ANT，柵極端經(jīng)由電阻R2耦接至控制信號(hào)VCTRL的反相信號(hào)/VCTRL，以及本體端藉由外部電阻元件RA2耦接至接地電位GND。開關(guān)元件M14具有漏極端系耦接至輸入/輸出端RX1/TX1，源極端經(jīng)由電容耦接至接地電位GND，柵極端經(jīng)由電阻R 3耦接至控制信號(hào)VCTRL的反相信號(hào)/VCRTL，以及本體端耦接至接地電位GND。開關(guān)元件M16具有漏極端系耦接至輸入/輸出端RX2/TX2，源極端經(jīng)由電容耦接至接地電位GND，柵極端耦接經(jīng)由電阻R4耦接至控制信號(hào)VCTRL，以及本體端耦接至接地電位GND，其中外部電阻元件RA1、RA2的阻值系不小于1K歐姆，最好為10K歐姆以上。
當(dāng)控制信號(hào)VCTRL為HIGH時(shí)，開關(guān)元件N1a會(huì)導(dǎo)通用以將天線裝置ANT所接收之信號(hào)傳遞至輸出/輸入端RX1/TX1，或是將輸入/輸出端RX1/TX1所輸出的信號(hào)傳遞至天線裝置ANT。開關(guān)元件M16會(huì)導(dǎo)通，以將輸入/輸出端RX2/TX2上的電位拉到接地電位GND，且開關(guān)元件N1b、M14會(huì)截止。反過(guò)來(lái)說(shuō)，當(dāng)控制信號(hào)VCTRL為L(zhǎng)OW時(shí)，開關(guān)元件N1b會(huì)導(dǎo)通用以將天線裝置ANT所接收的信號(hào)傳遞至輸出/輸入端RX2/TX2，或是將輸入/輸出端RX2/TX2所輸出的信號(hào)傳遞至天線裝置ANT。開關(guān)元件M14會(huì)導(dǎo)通，以將輸入/輸出端RX1/TX1上的電位拉到接地電位GND，且開關(guān)元件N1a、M16會(huì)截止。
第三實(shí)施例當(dāng)負(fù)半弦周期時(shí)，電壓擺幅(voltage swing)會(huì)使得MOS元件的漏/源端電平低于0V。由于MOS元件的本體(bulk)端接地，將造成NMOS元件的漏/源極與本體(bulk)間的PN接面有正偏壓現(xiàn)象，而導(dǎo)致信號(hào)失真。為了避免此問題，本發(fā)明的第三實(shí)施例系揭露另一射頻開關(guān)電路100C，如第8圖中所示。
如圖所示，開關(guān)電路100C系包括兩開關(guān)元件10C、M12。其中開關(guān)元件10C系包括第一端18耦接輸出/輸入端TX/RX，第二端20耦接天線元件ANT，控制端耦接控制信號(hào)VCTRL，以及本體(bulk)端B經(jīng)由外部電阻元件RA耦接至接地電壓GND。開關(guān)元件M12包括控制端耦接控制信號(hào)VCTRL的反相信號(hào)，第一端耦接接地電壓GND，以及第二端耦接輸入/輸入TX/RX與開關(guān)元件10C的第一端18。當(dāng)開關(guān)元件10C系根據(jù)其控制端上的控制信號(hào)VCTRL，而導(dǎo)通用以由天線裝置ANT所接收的信號(hào)傳遞至輸出/輸入端TX/RX，或是將輸入/輸出端TX/RX所輸出的信號(hào)傳遞至天線裝置ANT。
第9圖系表示開關(guān)元件10C的結(jié)構(gòu)。如圖所示，開關(guān)元件10C與第3圖的開關(guān)元件10A相似，系包括NMOS元件N1以及N型深井區(qū)14，不同的是外部電阻元件RA系耦接于NMOS元件N1的本體端B與源極S之間。由于外部電阻元件RA，開關(guān)元件10C之本體端與接地端間的總阻值亦會(huì)增加，而用以降低插入損失，其中外部電阻元件RA的阻值系不小于1K歐姆，最好為10K歐姆以上。
此外，由于NMOS元件N1的本體端B不會(huì)有電流流通，因此當(dāng)NMOS元件N1之源極端S與本體端B連接時(shí)，源極S與本體端B上的電位會(huì)相等。因此，在負(fù)半弦周期時(shí)，NMOS元件N1之本體端B、源極端D與漏極端S之間不會(huì)有電位差，故不會(huì)產(chǎn)生順偏(forward bias)，因而可防止信號(hào)失真。
同樣地，開關(guān)元件10C亦可以由PMOS與P型深井區(qū)來(lái)實(shí)現(xiàn)，如第10圖所示之開關(guān)元件10D。如圖所示，開關(guān)電路10D系包括PMOS元件P1以及P型深井區(qū)28。PMOS元件P1系設(shè)置于N基底24中，且包括N井區(qū)32設(shè)置于P型深井區(qū)28中、源極摻雜區(qū)S、漏極摻雜區(qū)D以及本體(bulk)端B經(jīng)由外部電阻元件RA耦接至源極摻雜區(qū)S。P型深井區(qū)28系設(shè)置于N型基底24上，用以隔絕PMOS元件P1與N基底24。開關(guān)元件10D的動(dòng)作原理系與第3圖中所示的開關(guān)元件10A相似，于此不在累述。
第四實(shí)施例本發(fā)明的第四實(shí)施例亦提供另一單極雙投的射頻開關(guān)電路，如第11圖所示。如圖所示，開關(guān)電路100D包括開關(guān)元件N1c、N1d、M14及M16，其中開關(guān)元件M14及M16系為正常的NMOS晶體管，而開關(guān)元件N1c、N1d的結(jié)構(gòu)系與第10圖所示的開關(guān)元件10D相同。開關(guān)元件N1c具有漏極端系耦接至輸入/輸出端RX1/TX1，源極端耦接至天線裝置ANT，柵極端耦接至控制信號(hào)VCTRL，以及本體端藉由外部電阻元件RA1耦接至其源極端。開關(guān)元件N1d具有漏極端系耦接至輸入/輸出端RX2/TX2，源極端耦接至天線裝置ANT，柵極端耦接至控制信號(hào)VCTRL的反相信號(hào)/VCTRL，以及本體端藉由外部電阻元件RA2耦接至其源極端。開關(guān)元件M14具有漏極端系耦接至輸入/輸出端RX1/TX1，源極端經(jīng)由電容耦接至接地電位GND，柵極端耦接經(jīng)由電阻R3耦接至控制信號(hào)VCTRL的反相信號(hào)/VCRTL，以及本體端耦接至接地電位GND。開關(guān)元件M16具有漏極端系耦接至輸入/輸出端RX2/TX2，源極端經(jīng)由電容耦接至接地電位GND，柵極端耦接經(jīng)由電阻R4耦接至控制信號(hào)VCTRL，以及本體端耦接至接地電位GND，其中外部電阻元件RA1、RA2的阻值系不小于1K歐姆，最好為10K歐姆以上。
當(dāng)控制信號(hào)VCTRL為HIGH時(shí)，開關(guān)元件N1c會(huì)導(dǎo)通用以將天線裝置ANT所接收之信號(hào)傳遞至輸出/輸入端RX1/TX1，或是將輸入/輸出端RX1/TX1所輸出之信號(hào)傳遞至天線裝置ANT。開關(guān)元件M16會(huì)導(dǎo)通，以將輸入/輸出端RX2/TX2上的電位拉到接地電位GND，且開關(guān)元件N1d、M14會(huì)截止。反過(guò)來(lái)說(shuō)，當(dāng)控制信號(hào)VCTRL為L(zhǎng)OW時(shí)，開關(guān)元件N1d會(huì)導(dǎo)通用以將天線裝置ANT所接收的信號(hào)傳遞至輸出/輸入端RX2/TX2，或是將輸入/輸出端RX2/TX2所輸出的信號(hào)傳遞至天線裝置ANT。開關(guān)元件M14會(huì)導(dǎo)通，以將輸入/輸出端RX1/TX1上的電位拉到接地電位GND，且開關(guān)元件N1c、M16會(huì)截止。由于外部電阻元件RA，開關(guān)元件10D的本體端與接地端間的總阻值亦會(huì)增加，而用以降低插入損失。此外，由于開關(guān)元件的本體端B不會(huì)有電流流通，因此當(dāng)開關(guān)元件的源極端S與本體端B連接時(shí)，源極S與本體端B上的電位會(huì)相等。因此，在負(fù)半弦周期時(shí)，開關(guān)元件的本體端B、源極端D與漏極端S之間不會(huì)有電位差，故不會(huì)產(chǎn)生順偏(forward bias)，因而可防止信號(hào)失真。
雖然本發(fā)明已以較佳實(shí)施例揭露如上，然其并非用以限定本發(fā)明，任何熟習(xí)此技藝者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許之更動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍當(dāng)視所附的權(quán)利要求所界定者為準(zhǔn)。
權(quán)利要求
1.一種開關(guān)電路，包括第一導(dǎo)電型的第一MOS元件，設(shè)置于第二導(dǎo)電型的基底中，包括第一端耦接輸出/輸入端，第二端耦接天線元件，控制端耦接控制信號(hào)，以及本體端經(jīng)由外部電阻元件耦接第一電壓；以及第一導(dǎo)電型的深井區(qū)，設(shè)置于上述第二導(dǎo)電型的基底上，用以隔絕上述第一導(dǎo)電型的第一MOS元件與上述第二導(dǎo)電型的基底。
2.根據(jù)權(quán)利要求1所述的開關(guān)電路，其中上述第一MOS元件，包括第二導(dǎo)電型的井區(qū)，設(shè)置于上述第一導(dǎo)電型的深井區(qū)中，耦接至上述本體端；第一導(dǎo)電型的第一摻雜區(qū)，設(shè)置于上述第二導(dǎo)電型的井區(qū)中，耦接至上述第一端；以及第一導(dǎo)電型的第二摻雜區(qū)，設(shè)置于上述第二導(dǎo)電型的井區(qū)中，耦接上述第二端。
3.根據(jù)權(quán)利要求1所述的開關(guān)電路，其中上述第一導(dǎo)電型系為N型，且第二導(dǎo)電型系為P型。
4.根據(jù)權(quán)利要求3所述的開關(guān)電路，其中上述第一電壓系為接地電壓。
5.根據(jù)權(quán)利要求4所述的開關(guān)電路，還包括第一導(dǎo)電型的第二MOS元件，具有第一端耦接上述第一MOS元件的第一端，第二端耦接上述接地電壓，以及控制端耦接上述控制信號(hào)的反相信號(hào)。
6.根據(jù)權(quán)利要求1所述的開關(guān)電路，其中上述第一導(dǎo)電型系為P型，且第二導(dǎo)電型系為N型。
7.根據(jù)權(quán)利要求6所述的開關(guān)電路，其中上述第一電壓系為電源電壓。
8.根據(jù)權(quán)利要求7所述的開關(guān)電路，還包括第一導(dǎo)電型的第二MOS元件，具有第一端耦接上述第一MOS元件的第一端，第二端耦接上述電源電壓，以及控制端耦接上述控制信號(hào)的反相信號(hào)。
9.根據(jù)權(quán)利要求1所述的開關(guān)電路，其中上述外部電阻元件的阻值系不小于1K歐姆。
10.一種開關(guān)電路，包括第一導(dǎo)電型的第一MOS元件，設(shè)置于第二導(dǎo)電型的基底中，包括第一端耦接輸出/輸入端，第二端耦接天線元件，控制端耦接控制信號(hào)，以及本體端；第一導(dǎo)電型的深井區(qū)，設(shè)置于上述第二導(dǎo)電型的基底中，用以隔絕上述第一導(dǎo)電型的第一MOS元件與上述第二導(dǎo)電型的基底；以及電阻元件，系耦接于上述第一MOS元件的第二端與本體端之間。
11.根據(jù)權(quán)利要求10所述的開關(guān)電路，其中上述第一MOS元件，包括第二導(dǎo)電型的井區(qū)，設(shè)置于上述第一導(dǎo)電型深井區(qū)中，耦接至上述本體端；第一導(dǎo)電型的第一摻雜區(qū)，設(shè)置于上述第二導(dǎo)電型的井區(qū)中，耦接至上述第一端；以及上述第一導(dǎo)電型的第二摻雜區(qū)，設(shè)置于上述第二導(dǎo)電型的井區(qū)中，耦接上述第二端。
12.根據(jù)權(quán)利要求10所述的開關(guān)電路，其中上述第一導(dǎo)電型系為N型，且第二導(dǎo)電型系為P型。
13.根據(jù)權(quán)利要求12所述的開關(guān)電路，還包括第一導(dǎo)電型的第二MOS元件，具有第一端耦接上述第一MOS元件的第一端，第二端耦接上述接地電壓，以及控制端耦接上述控制信號(hào)的反相信號(hào)。
14.根據(jù)權(quán)利要求10所述的開關(guān)電路，其中上述第一導(dǎo)電型系為P型，且第二導(dǎo)電型系為N型。
15.根據(jù)權(quán)利要求14所述的開關(guān)電路，還包括第一導(dǎo)電型的第二MOS元件，具有第一端耦接上述第一MOS元件的第一端，第二端耦接上述電源電壓，以及控制端耦接上述控制信號(hào)的反相信號(hào)。
16.一種開關(guān)電路，包括第一導(dǎo)電型的深井區(qū)，設(shè)置于第二導(dǎo)電型的基底上；第一導(dǎo)電型的第一、第二MOS元件，設(shè)置于上述第一導(dǎo)電型的深井區(qū)中，包括第一端系耦接第一輸出/輸入端，第二端耦接天線元件，控制端耦接控制信號(hào)，以及本體端經(jīng)由第一外部電阻元件耦接第一電壓；以及第一導(dǎo)電型的第二MOS元件，設(shè)置于上述第一導(dǎo)電型的深并區(qū)中，包括第一端耦接第二輸出/輸入端，第二端耦接上述天線元件，控制端耦接上述控制信號(hào)的反相信號(hào)，以及本體端經(jīng)由第二外部電阻元件耦接上述第一電壓，其中，上述第一導(dǎo)電型的深井區(qū)用以隔絕上述第一導(dǎo)電型的第一、第二MOS元件與上述第二導(dǎo)電型的基底。
17.根據(jù)權(quán)利要求16所述的開關(guān)電路，其中上述第一、第二MOS元件各包括第二導(dǎo)電型的井區(qū)，設(shè)置于上述第一導(dǎo)電型的深井區(qū)中，耦接至上述本體端；第一導(dǎo)電型的第一摻雜區(qū)，設(shè)置于上述第二導(dǎo)電型的井區(qū)中，耦接至上述第一端；以及第一導(dǎo)電型的第二摻雜區(qū)，設(shè)置于上述第二導(dǎo)電型的井區(qū)中，耦接上述第二端。
18.根據(jù)權(quán)利要求16所述的開關(guān)電路，其中上述第一導(dǎo)電型系為N型，且第二導(dǎo)電型系為P型。
19.根據(jù)權(quán)利要求18所述的開關(guān)電路，其中上述第一電壓系為接地電壓。
20.根據(jù)權(quán)利要求19所述的開關(guān)電路，還包括第一導(dǎo)電型的第三MOS元件，具有第一端耦接上述第一MOS元件的第一端，第二端耦接上述接地電壓，以及控制端耦接上述反相信號(hào)；以及第一導(dǎo)電型的第四MOS元件，具有第一端耦接上述第二MOS元件的第一端，第二端耦接上述接地電壓，以及控制端耦接上述控制信號(hào)。
21.根據(jù)權(quán)利要求16所述的開關(guān)電路，其中上述第一導(dǎo)電型系為P型，且第二導(dǎo)電型系為N型。
22.根據(jù)權(quán)利要求21所述的開關(guān)電路，其中上述第一電壓系為電源電壓。
23.根據(jù)權(quán)利要求16所述的開關(guān)電路，其中上述開關(guān)電路系為射頻開關(guān)電路。
24.根據(jù)權(quán)利要求16所述的開關(guān)電路，其中上述第一、第二外部電阻元件的阻值系不小于1K歐姆。
25.一種開關(guān)電路，包括第一導(dǎo)電型的深井區(qū)，設(shè)置于第二導(dǎo)電型的基底中；第一導(dǎo)電型的第一MOS元件，設(shè)置于上述第一導(dǎo)電型的深井區(qū)，包括第一端耦接第一輸出/輸入端，第二端耦接天線元件，控制端耦接控制信號(hào)，以及本體端；第一電阻元件，系耦接于上述第一MOS元件的第一端與本體端之間；第一導(dǎo)電型的第二MOS元件，設(shè)置于上述第一導(dǎo)電型的深井區(qū)，包括第一端耦接第二輸出/輸入端，第二端耦接上述天線元件，控制端耦接控制信號(hào)，以及本體端，其中，上述第一導(dǎo)電型的深井區(qū)用以隔絕上述第一導(dǎo)電型的第一、第二MOS元件與上述第二導(dǎo)電型的基底；以及第二電阻元件，系耦接于上述第二MOS元件的第一端與本體端之間。
26.根據(jù)權(quán)利要求25所述的開關(guān)電路，其中上述第一、第二MOS元件，各包括第二導(dǎo)電型的井區(qū)，設(shè)置于上述第一導(dǎo)電型深井區(qū)中，耦接至上述本體端；第一導(dǎo)電型的第一摻雜區(qū)，設(shè)置于上述第二導(dǎo)電型的井區(qū)中，耦接至上述第一端；以及上述第一導(dǎo)電型的第二摻雜區(qū)，設(shè)置于上述第二導(dǎo)電型的井區(qū)中，耦接上述第二端。
27.根據(jù)權(quán)利要求25所述的開關(guān)電路，其中上述第一導(dǎo)電型系為N型，且第二導(dǎo)電型系為P型。
28.根據(jù)權(quán)利要求27所述的開關(guān)電路，還包括第一導(dǎo)電型的第三MOS元件，具有第一端耦接上述第一MOS元件的第一端，第二端耦接上述接地電壓，以及控制端耦接上述反相信號(hào)；以及第一導(dǎo)電型的第四MOS元件，具有第一端耦接上述第二MOS元件的第一端，第二端耦接上述接地電壓，以及控制端耦接上述控制信號(hào)。
29.根據(jù)權(quán)利要求25所述的開關(guān)電路，其中上述開關(guān)電路系為射頻開關(guān)電路。
30.根據(jù)權(quán)利要求25所述的開關(guān)電路，其中上述外部電阻元件的阻值系大于1K歐姆。
全文摘要
一種開關(guān)電路，包括第一導(dǎo)電型的第一MOS元件，設(shè)置于第二導(dǎo)電型的基底中，包括第一端耦接輸出/輸入端，第二端耦接天線元件，控制端耦接控制信號(hào)，以及本體(bulk)端；第一導(dǎo)電型的深井區(qū)，設(shè)置于第二導(dǎo)電型的基底中，用以隔絕第一導(dǎo)電型的第一MOS元件與第二導(dǎo)電型的基底；以及電阻元件耦接于第一MOS元件的第二端與本體端之間。
文檔編號(hào)H01L27/088GK1801487SQ20041008177
公開日2006年7月12日 申請(qǐng)日期2004年12月31日 優(yōu)先權(quán)日2004年12月31日
發(fā)明者陳柏佑 申請(qǐng)人:絡(luò)達(dá)科技股份有限公司