專利名稱：縱向化合物半導(dǎo)體型場(chǎng)效應(yīng)晶體管結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明總體上涉及一種高頻功率半導(dǎo)體器件，更具體來講，本發(fā)明涉及一種化合物半導(dǎo)體型場(chǎng)效應(yīng)晶體管(FET)結(jié)構(gòu)及其應(yīng)用。
背景技術(shù)：
在計(jì)算機(jī)和外圍電源應(yīng)用設(shè)備的領(lǐng)域內(nèi)，幾方面的因素推進(jìn)了未來的性能，并激發(fā)了需求。這些因素包括由于微處理器的運(yùn)算速度更高而對(duì)輸出功率的要求提高、系統(tǒng)的尺寸更小(即電路板尺寸的減小)、成本更低、瞬態(tài)響應(yīng)性能的改善、以及輸出電壓的低脈動(dòng)度(即微處理器工作電壓的低波動(dòng)性)。此外，由不斷發(fā)展的微處理器所提出的要求(包括降低工作電壓、以及增大電流需求)希望能有這樣的電源轉(zhuǎn)換器件和電路其能對(duì)功率執(zhí)行高效而嚴(yán)格的調(diào)控。這些器件和電路必須要工作在較高的頻率上，并表現(xiàn)出增強(qiáng)的熱特性。
諸如計(jì)算機(jī)和外圍電源設(shè)備等的電子系統(tǒng)通常需要同一直流電源能輸出多級(jí)直流電壓。這種轉(zhuǎn)換是由DC/DC變換器等電子電路完成的。一種基本的變流電路是一個(gè)二端對(duì)網(wǎng)絡(luò)，其具有一對(duì)輸入端和一對(duì)輸出端。一直流電源被跨接在兩輸入端上，一直流負(fù)載則被跨接在兩輸出端上。在二端對(duì)網(wǎng)絡(luò)內(nèi)，電路通常包括多個(gè)開關(guān)器件、合適的控制電路、一個(gè)或多個(gè)電容器、以及一個(gè)或多個(gè)電感。典型的DC/DC變換器包括降壓型變換器、升壓型變換器、以及降升壓型變換器。
理想的開關(guān)器件具有兩種狀態(tài)導(dǎo)通狀態(tài)(ON)和關(guān)斷狀態(tài)(OFF)。在ON態(tài)，理想器件使電流在兩接線端之間流動(dòng)，且兩端之間的電壓降為零。在OFF狀態(tài)，理想開關(guān)器件將抵擋住兩接線端之間的任何電壓降，且兩接線端之間傳導(dǎo)的電流為零。許多種不同類型的半導(dǎo)體器件被用作DC/DC變換器中的開關(guān)元件，所有這些器件都在一個(gè)或多個(gè)方面偏離理想的開關(guān)器件。這些器件的實(shí)例包括二極管、雙極性晶體管、MOSFET(金屬氧化物半導(dǎo)體型FET)、可控硅整流器、以及結(jié)型場(chǎng)效應(yīng)晶體管。
這些常規(guī)開關(guān)器件的一個(gè)問題在于當(dāng)它們處于ON態(tài)時(shí)，接線端之間的電壓非零。這將導(dǎo)致開關(guān)器件發(fā)生功率耗散，而功率的耗散會(huì)產(chǎn)生熱量并降低了電路的總效率。另一個(gè)問題在于開關(guān)器件在從ON狀態(tài)過渡到OFF狀態(tài)時(shí)的動(dòng)態(tài)特性。如開關(guān)速度很慢，則就會(huì)對(duì)系統(tǒng)的工作頻率和占空度造成限制。器件在兩態(tài)之間每執(zhí)行一次開關(guān)操作，就損失一定量的能量。器件的開關(guān)速度越慢，則電路中的能量損耗就越高。對(duì)于高頻和/或高功率的應(yīng)用場(chǎng)合，這將帶來顯著的影響，并對(duì)DC/DC變換器總效率的降低起了主導(dǎo)性的作用。
開關(guān)型功率電路的大部分損耗取決于半導(dǎo)體器件的物理特性。盡管對(duì)于許多進(jìn)行電力變換的應(yīng)用場(chǎng)合，硅基的MOSFET器件是首選的元件，但由于其物理結(jié)構(gòu)，其對(duì)高頻應(yīng)用具有固有的局限性。這些限制因素包括很高的反向恢復(fù)充電、很高的選通電極充電、以及很高的電阻，這些局限性會(huì)不利地影響功率的耗散和熱響應(yīng)特性。
多相DC/DC轉(zhuǎn)換是一種優(yōu)選的技術(shù)，其用于解決當(dāng)前大電流/低工作電壓的需求，并能應(yīng)對(duì)未來的微處理器。在多相DC/DC變換器架構(gòu)中，負(fù)載被在多個(gè)相移脈寬調(diào)制(PWM)通道、相關(guān)的開關(guān)器件、以及電感之間均勻地分配。這種方案將功率和電流耗散在幾個(gè)功率控制器件之間進(jìn)行分布，由此降低了對(duì)元件的要求。這種方案還降低了電感器電流的輸出脈動(dòng)。
作為舉例，為120Amp、500kHz的微處理器系統(tǒng)而設(shè)置的典型硅基多相DC/DC變換器是由四相組成的。而為1MHz/120Amp微處理器系統(tǒng)設(shè)置的硅基多相DC/DC變換器可由五相組成，為2MHz/120Amp微處理器系統(tǒng)設(shè)置的硅基多相DC/DC變換器則可由七相組成。
在多相DC/DC變換器中，作為系統(tǒng)內(nèi)部反饋控制的措施，通常要檢測(cè)每一相中的電流水平。這通常是利用硅開關(guān)型MOSFET器件的開態(tài)電阻或輸出電感器的串聯(lián)電阻來實(shí)現(xiàn)的。由于在制造硅MOSFET器件時(shí)存在誤差變動(dòng)，所以利用開態(tài)電阻的電流檢測(cè)方法是有問題的，在電流水平較高的情況下，這將更成為一個(gè)問題。此外，隨著電感器設(shè)計(jì)和制造方法的發(fā)展，利用串聯(lián)電阻的電流檢測(cè)技術(shù)也變得不可靠了，原因在于電感器技術(shù)的發(fā)展使得電感電阻與系統(tǒng)噪聲的區(qū)別不易被分辨出來。

發(fā)明內(nèi)容
因而，現(xiàn)有技術(shù)中希望能有一種開關(guān)器件，其適于滿足諸如直流電力變換等應(yīng)用場(chǎng)合日趨嚴(yán)格的性能要求，此外，這種器件也有利于實(shí)現(xiàn)精確的相電流檢測(cè)。


圖1是一個(gè)放大的剖面圖，表示了一種根據(jù)本發(fā)明的縱向FET器件的一個(gè)部分；圖2是圖1所示器件的選通控制結(jié)構(gòu)的局部俯視圖；圖3是一個(gè)放大的剖視圖，表示了圖1所示器件的邊緣末端結(jié)構(gòu)的一部分；圖4是一電路的示意圖，該電路包括圖1所示的器件以及一根據(jù)本發(fā)明的FET檢測(cè)器件；圖5是圖4所示實(shí)施方式簡(jiǎn)化的俯視圖；以及圖6中放大的剖視圖表示了圖4實(shí)施方式的一個(gè)部分。
具體實(shí)施例方式
總體上講，本發(fā)明涉及一種縱向化合物半導(dǎo)體的結(jié)型場(chǎng)效應(yīng)晶體管(JFET)結(jié)構(gòu)。在一優(yōu)選實(shí)施方式中，在一n型導(dǎo)電化合物半導(dǎo)體層的上表面上制出一第一溝槽，并在第一溝道內(nèi)制出一第二溝槽，從而形成一柵極區(qū)。然后，利用離子注入技術(shù)將Be+等的p型摻雜元素注入到第二溝槽的側(cè)壁下部與底面中，由此來對(duì)柵極區(qū)進(jìn)行摻雜。在雙溝道柵極區(qū)的兩側(cè)上制出n型的源極區(qū)。n型導(dǎo)電化合物半導(dǎo)體層的背面上設(shè)置有一漏極區(qū)。摻雜的柵極區(qū)沿溝道區(qū)延伸、并與源極區(qū)分隔開，除了其它方面之外，這樣的設(shè)計(jì)能提供改進(jìn)的柵極阻斷特性。一柵極聯(lián)接區(qū)被用來將多個(gè)緊密間隔的摻雜柵極區(qū)連接起來。在一優(yōu)選實(shí)施方式中，結(jié)構(gòu)包括一n溝道耗盡型砷化鎵(GaAs)FET。
與硅不同，GaAs是一種直接能帶隙化合物半導(dǎo)體材料，其固有的特性為具有很高的電子遷移率(8500cm2/V-sec)，該數(shù)值大于硅(1500cm2/V-sec)的四倍。另外，相比于硅材料1.1eV的帶隙，GaAs的帶隙更大，為1.42eV，這一特性尤其有利于其在高溫下的性能提升。此外，GaAs FET器件的反向恢復(fù)充電比硅基FET器件約低100倍。根據(jù)本發(fā)明的雙溝槽柵極設(shè)計(jì)與一種化合物半導(dǎo)體材料一起提供了一種縱向FET結(jié)構(gòu)，其相比于硅開關(guān)器件，具有改善的開關(guān)特性和開態(tài)電阻特性。
通過參照附圖1-6以及下文的詳細(xì)描述，可對(duì)本發(fā)明有更好的理解。為易于理解，在整個(gè)詳細(xì)描述和附圖中，如果合適的話，所有相同的元件或區(qū)域?qū)⒂猛瑯拥臉?biāo)號(hào)指代。盡管文中表示和描述的實(shí)施方式是一種耗盡型n溝道FET器件，但根據(jù)本發(fā)明的結(jié)構(gòu)也同樣適于p溝道器件和增強(qiáng)型器件。
圖1是一個(gè)放大的剖視圖，表示了一種縱向FET器件、或化合物半導(dǎo)體縱向FET或JFET結(jié)構(gòu)11。結(jié)構(gòu)11包括一半導(dǎo)體材料基體13，優(yōu)選地是，該基體包括一具有上表面16的起始基底、支撐基底或晶片14。在上表面16上制有一層或多層外延或堆積層(drift layer)17。半導(dǎo)體材料基體13包括一上表面或源極表面19以及一下表面或背對(duì)表面21。優(yōu)選地是，半導(dǎo)體材料基體13包括一種化合物半導(dǎo)體材料，例如為GaAs、InP或類似材料。盡管圖中只表示出了FET器件或單元的一部分，但結(jié)構(gòu)11包括多個(gè)并聯(lián)的、獨(dú)立的縱向FET器件或單元。結(jié)構(gòu)11例如構(gòu)成了一電力開關(guān)FET或一檢測(cè)FET。
在一n溝道耗盡型(即常態(tài)導(dǎo)通)器件的優(yōu)選實(shí)施方式中，基底14包括n型GaAs，層體17包括一種n型GaAs外延層，優(yōu)選地是，外延層的摻雜濃度小于基底14的濃度。層體17的厚度和摻雜濃度根據(jù)所要求的器件特性而進(jìn)行變化。優(yōu)選地是，對(duì)于耗盡型FET器件，層體17的摻雜濃度在小于5×1017個(gè)原子/cm3的數(shù)量級(jí)上，厚度大于0.1微米。層體17是利用常規(guī)的化合物半導(dǎo)體外延生長(zhǎng)方法制成的。層體17的摻雜物型廓基本上是恒定的，或者該型廓是根據(jù)所希望的器件特性而確定的。作為備選方案，半導(dǎo)體材料13的基體包括InP。
源極區(qū)26被制在上表面19中，并從上表面19進(jìn)行延伸。在層體17包括n型材料的情況下，源極區(qū)26包括n+區(qū)域，且優(yōu)選地是用離子注入技術(shù)制成的。舉例來講，源極區(qū)26是通過注入Si+的方式制成的，注入劑量足以使其對(duì)隨后制成的接觸層具有較低的接觸電阻。舉例來講，通常的情況是Si+的劑量約為4.0×1013原子/cm3，且注入能量在85KeV的數(shù)量級(jí)上。作為備選方案，也可利用硒、錫、或碲來制成源極區(qū)26。在一可選的實(shí)施方式中，采用了多種源極注入物，并以不同的注入劑量和不同的注入能量執(zhí)行了注入。
結(jié)構(gòu)11還包括一雙溝槽柵極、雙槽柵極、多溝槽柵極、溝槽柵極中的溝槽結(jié)構(gòu)、或階梯形溝槽柵極結(jié)構(gòu)28，其被制在上表面19中，并從上表面19延伸到層體17中。優(yōu)選地是，溝槽結(jié)構(gòu)28包括一第一溝槽或槽部分29，其寬度31約在0.3微米到1.5微米的范圍內(nèi)，深度32在0.5微米到5微米的范圍內(nèi)。
溝槽結(jié)構(gòu)28還包括一第二溝槽或槽部分34，其寬度36約在0.25微米到1.4微米的范圍內(nèi)，深度37在0.5微米到5微米的范圍內(nèi)。優(yōu)選地是，相鄰溝槽柵極結(jié)構(gòu)28之間的節(jié)距或中線到中線距離41約在1.3微米到4.5微米的范圍內(nèi)?？筛鶕?jù)器件的具體要求而改變這些尺寸。位于柵極結(jié)構(gòu)28之間的層體17部分構(gòu)成了溝道或溝道區(qū)域61。
結(jié)構(gòu)11還包括摻雜的柵極區(qū)域59，其優(yōu)選地是沿著第二溝槽34的側(cè)壁和下表面延伸。對(duì)于n溝道型器件，摻雜柵極區(qū)域59為p型，且優(yōu)選地是利用斜角離子注入的方法制成的。優(yōu)選地是，利用快速熱處理將柵極區(qū)59和源極區(qū)26活化，熱處理的溫度高達(dá)900℃，且大約10到30秒的處理時(shí)間就足夠了。
優(yōu)選地是，溝槽結(jié)構(gòu)28是利用活性離子刻蝕(RIE)或無損電子回旋共振(ECR)蝕刻方法制成的，這些方法能形成整潔而筆直的側(cè)壁微觀形貌。一種氯基的化學(xué)蝕刻劑是優(yōu)選的。在一優(yōu)選實(shí)施方式中，第二溝槽34是利用制在第一溝槽29側(cè)壁上的間隔物制成的，其中的間隔物在隨后被去除掉。
在帶有溝槽結(jié)構(gòu)28的上表面19上制有一介電層或鈍化層63。優(yōu)選地是，鈍化層63包括一層氮化硅，其厚度約在0.05微米到0.3微米的范圍內(nèi)。優(yōu)選地是，采用等離子增強(qiáng)的化學(xué)氣相淀積方法(PECVD)方法來形成鈍化層63。然后，在鈍化層63上形成一介電層，并對(duì)其執(zhí)行平面化處理而形成溝槽填充層66。除其它方面之外，溝槽填充層66為隨后制成的導(dǎo)電層提供了更好的臺(tái)階覆蓋作用，優(yōu)選地是，溝槽填充層包括一種低溫氧化物、氮化硅、或電介質(zhì)上的旋壓體(spin ondielectric)。溝槽填充層66是利用深蝕刻或化學(xué)機(jī)械拋光(CMP)技術(shù)制成的。
然后，在介電層63上制出孔口，以便于能接觸到源極區(qū)26。另外，部分溝槽填充層66和鈍化層63被去除掉，從而露出柵極連接區(qū)域79(見圖2)的某些部分。一第一金屬層或接觸層被制在上表面19上，并執(zhí)行布圖設(shè)計(jì)而形成一源極接觸體84和一柵極接觸體86(見圖2)。優(yōu)選地是，源極接觸層84和柵極接觸層86是由NiGeAu、NiGeW或其它合適的金屬制成的。在源極接觸層84和柵極接觸層86上制有一第二接觸層或金屬層87。優(yōu)選地是，第二金屬層87包括鎳或金，其是利用電鍍或化學(xué)鍍的工藝制成的。利用一背研磨(backgrind)處理步驟將半導(dǎo)體材料的基體13減薄，并在下表面21上淀積一種背襯金屬或漏極接觸層88。漏極接觸層88包括NiGeAu或其它合適的金屬。
圖2是一個(gè)局部放大的俯視圖，表示了一種優(yōu)選的柵極接觸結(jié)構(gòu)71，其包括摻雜的連接區(qū)域79。摻雜的柵極連接區(qū)域79將同一接觸區(qū)內(nèi)的多個(gè)摻雜柵極區(qū)59連接或聯(lián)接到一起。為易于理解，圖1中的結(jié)構(gòu)11是沿圖2中的1-1線作剖面而形成的。虛線89代表柵極接觸區(qū)86的一種可選的布置方位。摻雜的末端區(qū)域159和末端接觸層186是一優(yōu)選末端結(jié)構(gòu)91的一部分，下文將參照?qǐng)D3對(duì)該末端結(jié)構(gòu)進(jìn)行描述。
末端結(jié)構(gòu)91被制在縱向PET結(jié)構(gòu)11的周邊或周長(zhǎng)上。結(jié)構(gòu)91包括一末端區(qū)域159，其是與摻雜柵極區(qū)59同時(shí)制出的，并屬于相同的導(dǎo)電類型(例如當(dāng)結(jié)構(gòu)11是由n溝道器件構(gòu)成時(shí)，其為p型)。在器件的工作過程中，末端結(jié)構(gòu)91構(gòu)成了用于控制電場(chǎng)擴(kuò)展和電場(chǎng)形狀的裝置，且優(yōu)選地如圖2所示與柵極連接區(qū)域79相聯(lián)接。
通過采用根據(jù)本發(fā)明的多溝槽結(jié)構(gòu)28，柵極區(qū)59被更深地設(shè)置到了溝道區(qū)61中，從而離源極區(qū)26更遠(yuǎn)，由此提高了柵極的阻斷特性。另外，通過利用摻雜的柵極區(qū)，阻斷特性相比于通常的肖特基柵極設(shè)計(jì)有了進(jìn)一步的改善。此外，由于結(jié)構(gòu)11包括一種化合物半導(dǎo)體材料，所以結(jié)構(gòu)11的柵極充電量下降，并降低了柵極電阻，因而，相比于硅基器件，器件的開關(guān)速度得以提高。
此外，對(duì)于給定的輸出電流和開關(guān)頻率，結(jié)構(gòu)11耗散的功率很低，因而允許設(shè)計(jì)者采用更小的芯片尺寸，并減少相數(shù)。另外，通過利用寬度減小的第二溝槽34和柵極連接區(qū)域79將多個(gè)柵極區(qū)聯(lián)接到一起，就將多個(gè)摻雜的柵極區(qū)59緊密地布置到了一起，從而可提高器件的性能。另外，化合物半導(dǎo)體結(jié)構(gòu)11形成了一種優(yōu)選的耗盡型FET器件或常開型FET器件，其具有這樣的優(yōu)點(diǎn)適于先進(jìn)的多相電力變換用途，其中的原因除了其它因素之外還在于相比于增強(qiáng)型器件，耗盡型器件的串聯(lián)電阻更低。
另外，相比于硅基器件或增強(qiáng)型器件，結(jié)構(gòu)11在多相電力變換的用途中能處理更大的每相電流。舉例來講，對(duì)于120A/500kHz的應(yīng)用場(chǎng)合，相比于硅基器件的四相，采用結(jié)構(gòu)11只需要三相就可以了。對(duì)于120A/1MHz的應(yīng)用情況，相比于硅基器件的五相，結(jié)構(gòu)11只需要四相就可以了。而對(duì)于120A/2MHz的應(yīng)用情況，相比于硅基器件的七個(gè)相，結(jié)構(gòu)11只需要四相就足以了。這也能使系統(tǒng)尺寸變得更小，從而節(jié)省了PC電路板上的空間，這就使得根據(jù)本發(fā)明的結(jié)構(gòu)對(duì)于高頻/高功率的應(yīng)用場(chǎng)合而言成為了一種高性價(jià)比的備選方案。
縱向FET器件11還提供了這樣一種結(jié)構(gòu)其能將一改進(jìn)的檢測(cè)FET集成到一多芯片構(gòu)造或一單芯片構(gòu)造中。圖4中的電路圖表示了一主縱向FET器件或單元41、以及一根據(jù)本發(fā)明的縱向的檢測(cè)FET器件或單元42。主FET41和檢測(cè)FET42具有各自的源節(jié)點(diǎn)43和46。兩FET器件共用同一柵極節(jié)點(diǎn)47和同一漏極節(jié)點(diǎn)48。
圖5是圖4所示實(shí)施方式的俯視圖，表示了簡(jiǎn)化的芯片布局51。柵極焊盤47通過連接區(qū)域53與主FET單元41相聯(lián)接，并通過連接區(qū)49與檢測(cè)FET單元42相聯(lián)接。在該實(shí)施方式中，共同的漏極48(圖中未示出)是一個(gè)位于背側(cè)的接觸點(diǎn)。所希望獲得的電流檢測(cè)率和檢測(cè)精度決定了檢測(cè)FET單元42的總面積相比于主FET單元41總面積的大小。檢測(cè)FET器件42在芯片51上的位置是由電學(xué)、熱學(xué)、以及封裝/電路板布局的要求而確定。如圖所示，檢測(cè)FET42的源極區(qū)與主FET41的源極區(qū)保持電路隔絕。通常情況下，檢測(cè)FET42所需的空間小于主FET43的空間，這將實(shí)現(xiàn)了高性價(jià)比的集成度。此外，檢測(cè)FET42優(yōu)選地是屬于耗盡型雙溝槽化合物半導(dǎo)體設(shè)計(jì)。
圖6中放大的剖視圖表示了根據(jù)本發(fā)明的主FET41和檢測(cè)FET43。主FET41和檢測(cè)FET42可以是單獨(dú)的器件，也可以如圖6所示那樣結(jié)合到一起。在該實(shí)施方式中，主FET41和檢測(cè)FET42包括一半導(dǎo)體材料基體613。優(yōu)選地是，半導(dǎo)體材料基體613包括一起始基底或晶片614，并在晶片614上制有一外延層或堆積層617。優(yōu)選地是，外延層617的摻雜濃度在小于5.0×1017原子/cm3的數(shù)量級(jí)上，厚度約大于0.1微米。
主FET41還包括源極區(qū)43，檢測(cè)FET42還包括源極區(qū)46，源極區(qū)例如是通過與結(jié)構(gòu)11上源極區(qū)26相同的方式制出的。兩FET器件都包括雙柵極結(jié)構(gòu)628，該結(jié)構(gòu)的制造方式與柵極結(jié)構(gòu)28的制造方式相同。兩FET器件都包括摻雜的柵極區(qū)659，其形成方式例如與摻雜區(qū)59相同。檢測(cè)FET源極接觸層(一層或多層)684實(shí)現(xiàn)了與檢測(cè)FET源極區(qū)46的接觸，主FET源極接觸層(一層或多層)685實(shí)現(xiàn)了與主FET源極區(qū)43之間獨(dú)立而電隔絕的接觸關(guān)系。接觸層688為兩主FET41和檢驗(yàn)FET42提供了一個(gè)共同的漏極接觸。
很顯然根據(jù)本發(fā)明，本申請(qǐng)?zhí)峁┝艘环N縱向化合物半導(dǎo)體FET器件。位于柵極溝槽結(jié)構(gòu)內(nèi)的一溝槽使FET器件的柵極阻斷特性得到提高。另外，相比于遷移性增強(qiáng)、反向恢復(fù)充電改善、低開態(tài)電阻、并降低了柵極充電效應(yīng)的常規(guī)硅FET器件，本發(fā)明FET器件的高頻特性得到了改善。另外，根據(jù)本發(fā)明的結(jié)構(gòu)提供了一種檢測(cè)FET結(jié)構(gòu)，其與一主縱向FET結(jié)合起來而為多相電力變換等應(yīng)用場(chǎng)合提供電流檢測(cè)的功能。另外，根據(jù)本發(fā)明的結(jié)構(gòu)提供了一種用于高功率/高頻率DC/DC電源轉(zhuǎn)換用途的、改善的開關(guān)器件，其相對(duì)于硅基的開關(guān)器件、以及其它的增強(qiáng)型開關(guān)器件，性能有了很大的改善。
盡管上文參照具體的實(shí)施方式對(duì)本發(fā)明進(jìn)行了描述，但本發(fā)明不應(yīng)當(dāng)受這些示例性實(shí)施方式的限制。舉例來講，根據(jù)本發(fā)明的結(jié)構(gòu)也適于p溝道結(jié)構(gòu)。本領(lǐng)域技術(shù)人員能領(lǐng)會(huì)到在不悖離本發(fā)明設(shè)計(jì)思想的前提下，可進(jìn)行改動(dòng)和變型。因而，本發(fā)明應(yīng)當(dāng)涵蓋所有落入所附權(quán)利要求書范圍內(nèi)的改動(dòng)和變型。
權(quán)利要求
1.一種縱向場(chǎng)效應(yīng)晶體管器件，其包括一半導(dǎo)體材料基體，該材料屬于第一種導(dǎo)電類型，其中，半導(dǎo)體材料基體具有一上表面、以及一與上表面相對(duì)的下表面，下表面上形成了一個(gè)漏極觸點(diǎn)；一第一溝槽，其被制在半導(dǎo)體材料基體中，并從上表面進(jìn)行延伸，其中，第一溝槽具有一第一寬度、離上表面的第一深度、第一側(cè)壁、以及一第一底面；一第二溝槽，其被制在第一溝槽內(nèi)，其中的第二溝槽具有一第二寬度、離第一表面的第二深度、第二側(cè)壁、以及一第二底面，其中，第一、第二溝槽構(gòu)成了一第一溝槽結(jié)構(gòu)；一第一源極區(qū)，其被制在半導(dǎo)體材料的基體中，并從上表面進(jìn)行延伸，其與所述第一溝槽分開；以及一第一摻雜柵極區(qū)，其被制在第二側(cè)壁和第二底面的至少一部分中，其中，該摻雜柵極區(qū)屬于第二種導(dǎo)電類型。
2.根據(jù)權(quán)利要求1所述的器件，其特征在于半導(dǎo)體材料基體包括一III-V半導(dǎo)體基底，其具有一第一摻雜物濃度和一第一外延層，外延層被制在半導(dǎo)體基底的一個(gè)表面上，其中，第一外延層具有一第二摻雜物濃度，該濃度小于第一摻雜物濃度。
3.根據(jù)權(quán)利要求1所述的器件，其特征在于半導(dǎo)體材料基體包括GaAs和InP兩材料中的之一。
4.根據(jù)權(quán)利要求1所述的器件，其特征在于還包括一第一鈍化層，其被制在摻雜柵極區(qū)上；以及一平整化的鈍化層，其被制在第一鈍化層上。
5.根據(jù)權(quán)利要求1所述的器件，其特征在于還包括一第二源極區(qū)，其位于半導(dǎo)體材料基體內(nèi)，并與第一溝槽分離開，其中，第一溝槽位于第一源極和第二源極之間。
6.根據(jù)權(quán)利要求1所述的器件，其特征在于還包括一柵極聯(lián)接區(qū)域，其被制在半導(dǎo)體材料的基體中，其中，該柵極聯(lián)接區(qū)域與第一摻雜柵極區(qū)相連接。
7.根據(jù)權(quán)利要求1所述的器件，其特征在于還包括一第二溝槽結(jié)構(gòu)，其被制在半導(dǎo)體材料的基體中；一第二源極區(qū)，其被制在半導(dǎo)體材料的基體中，并從上表面進(jìn)行延伸，且與第二溝槽結(jié)構(gòu)分離開；一第二摻雜柵極區(qū)，其被制在第二溝槽結(jié)構(gòu)中；一第一源極接觸區(qū)，其與第一源極區(qū)相聯(lián)接；一第二源極接觸區(qū)，其與第一源極接觸區(qū)保持電絕緣，并與第二源極區(qū)相聯(lián)接；一公共的漏極區(qū)，其被制在半導(dǎo)體材料的基體中；以及一柵極接觸區(qū)，其與第一、第二摻雜柵極區(qū)相聯(lián)接。
8.一種化合物半導(dǎo)體縱向場(chǎng)效應(yīng)晶體管器件，其包括一第一槽，其被制在第一種導(dǎo)電類型的化合物半導(dǎo)體層中，其中，第一槽具有第一側(cè)壁和第一底面，且第一槽從化合物半導(dǎo)體層的一第一表面進(jìn)行延伸；一第二槽，其被制在第一槽內(nèi)，其中，第二槽具有第二側(cè)壁和一第二底面；一摻雜的柵極區(qū)，其被制在第二底面、以及第二側(cè)壁的至少一部分中，其中，該摻雜的柵極區(qū)屬于第二種導(dǎo)電類型；一第一源極區(qū)，其屬于第一種導(dǎo)電類型，其靠近第一槽制在化合物半導(dǎo)體層中；一源極觸點(diǎn)，其被聯(lián)接到第一源極區(qū)上；一柵極觸點(diǎn)，其被聯(lián)接到柵極區(qū)上；以及一漏極觸點(diǎn)，其被制在化合物半導(dǎo)體層的一第二表面上。
9.根據(jù)權(quán)利要求8所述的器件，其特征在于化合物半導(dǎo)體材料的基體包括GaAs和InP兩材料中的之一。
10.根據(jù)權(quán)利要求8所述的器件，其特征在于該縱向場(chǎng)效應(yīng)晶體管器件構(gòu)成了一n溝道耗盡型功率開關(guān)場(chǎng)效應(yīng)晶體管。
全文摘要
本發(fā)明公開了一種縱向FET器件。在一實(shí)施方式中，化合物半導(dǎo)體縱向FET器件(11)包括一第一溝槽(29)，其被制在一半導(dǎo)體材料基體(13)中；以及一第二溝槽(34)，其被制在第一溝槽(29)內(nèi)，從而形成一溝道區(qū)(61)。然后在第二溝槽(34)的側(cè)壁和底面上形成一摻雜柵極區(qū)(59)。在雙溝槽結(jié)構(gòu)(28)的相對(duì)側(cè)上制出源極區(qū)(26)。局部的柵極接觸區(qū)域(79)將各個(gè)單獨(dú)的摻雜柵極區(qū)(59)聯(lián)接到一起。然后為局部的柵極接觸區(qū)(79)、源極區(qū)(26)、以及半導(dǎo)體材料基體(13)的相對(duì)表面制出觸點(diǎn)(84、85、87)。本發(fā)明結(jié)構(gòu)所形成的化合物半導(dǎo)體縱向FET器件(11、41、711、712、811、812)具有增強(qiáng)的阻斷性能并具有改善的開關(guān)特性。
文檔編號(hào)H01L29/808GK1577885SQ20041007127
公開日2005年2月9日 申請(qǐng)日期2004年7月16日 優(yōu)先權(quán)日2003年7月18日
發(fā)明者佩曼·哈迪扎德 申請(qǐng)人:半導(dǎo)體元件工業(yè)有限責(zé)任公司