專利名稱：一種便攜式信息終端和一種攝象機的制作方法
技術(shù)領域：
本發(fā)明涉及一種半導體器件，該半導體器件由形成于有絕緣表面的基片上的薄膜晶體管(TFT)構(gòu)成。這種半導體器件包括IC、LSI、電光器件等等，本發(fā)明應用于電光器件特別有效。
背景技術(shù)：
近年來，對由多晶硅薄膜(多晶硅膜P-Si膜)TFT代替非晶硅薄膜(非晶硅膜a-Si)TFT構(gòu)成的半導體器件的研究已有了進展。特別是，由于對于作為PC監(jiān)視器、視頻攝象機、和投影儀等的顯示器件的需求日益增長，對半導體器件集成于基片上的有源矩陣型顯示器件的開發(fā)和研究成績卓著。
關于這種有源矩陣型顯示器件，已知有一種公開于US專利5250931(Misawa等人)。然而，近來需要附加值，已提出SOP(屏板上系統(tǒng))計劃，其中常規(guī)通過外部配置的IC實現(xiàn)的邏輯電路(信號處理電路例如顯示控制電路和運算電路)通過TFT安裝在同一基片上。
另外，對于由TFT制造常規(guī)IC或VLSI自身的研究已取得進展。這是因為TFT形成于絕緣基片上，以使其具有寄生電容極小的特點，且可以說在高速工作時TFT比形成于單晶硅上的FET更有效。
然而，形成能夠?qū)崿F(xiàn)此計劃的TFT的技術(shù)尚未確立。理由是使用目前采用的多晶硅膜(包括稱作高溫多晶硅和低溫多晶硅膜)時，很難得到有足夠性能的TFT，無法構(gòu)成需高頻驅(qū)動的電路。
盡管可以通過減小TFT的尺寸暫時提高TFT的工作速度，但溝道長度(或柵長度)的減小引起了短溝道效應，所以導致了例如使漏極耐壓降低等缺點。所以在利用常規(guī)硅薄膜的TFT中，利用比例律對工作速度的提高很有限，且從可靠性的角度出發(fā)很難進一步提高工作速度。而且，硅薄膜存在以下問題，即晶粒和晶界不規(guī)則，而晶界很大程度上影響著TFT的特性引起不規(guī)則。

發(fā)明內(nèi)容
本發(fā)明的目的是克服上述問題，提供一種由形成于有絕緣表面的基片上的TFT構(gòu)成的半導體器件。特別是，本發(fā)明的目的是提供一種帶有由TFT構(gòu)成的邏輯電路且功能上系統(tǒng)化的電光器件(此后稱作系統(tǒng)顯示器件)。
順便提及，該半導體器件包括利用半導體功能的所有器件，所有IGFET、TFT、IC、電光器件及其應用的產(chǎn)品皆包括在廣泛意義上的半導體器件范疇內(nèi)。
根據(jù)本發(fā)明的一個方案，提供了一種含有一個顯示器件的便攜式信息終端，所述顯示器件包括包括在同一基片上的象素矩陣電路、驅(qū)動電路和邏輯電路，其中象素矩陣電路、驅(qū)動電路和邏輯電路包括多個薄膜晶體管，每個薄膜晶體管皆具有結(jié)晶硅膜的有源層，和60-100mV/十位的亞閾值系數(shù)，及其中根據(jù)各電路所需的特性，包括在各電路中的多個薄膜晶體管的溝道形成區(qū)由生長距離彼此不同的各橫向生長區(qū)制成。
本發(fā)明還提供了一種含有一個顯示器件的攝象機，所述顯示器件包括在同一基片上的象素矩陣電路、驅(qū)動電路和邏輯電路，其中所述象素矩陣電路、驅(qū)動電路和邏輯電路包括多個薄膜晶體管，每個薄膜晶體管皆具有結(jié)晶硅膜的有源層，和60-100mV/十位的亞閾值系數(shù)，及其中包括在各電路中的多個薄膜晶體管的至少溝道形成區(qū)的每一個皆由多個條形晶體區(qū)制成，及其中在多個條形晶體區(qū)內(nèi)部相鄰晶體區(qū)的所有邊界或基本所有邊界處，多個晶體區(qū)中的各原子連續(xù)排列，沒形成晶格缺陷，其中“基本所有”表示即使存在硅原子懸掛鍵，該部分也會被氫或鹵族元素抵消，不會變成晶格缺陷。
本發(fā)明還提供了一種含有一個顯示器件的攝象機，所述顯示器件包括包括在同一基片上的象素矩陣電路、驅(qū)動電路和邏輯電路，其中象素矩陣電路、驅(qū)動電路和邏輯電路包括多個薄膜晶體管，每個薄膜晶體管皆具有結(jié)晶硅膜的有源層，和60-100mV/十位的亞閾值系數(shù)，及其中根據(jù)各電路所需的特性，包括在各電路中的多個薄膜晶體管的溝道形成區(qū)由生長距離彼此不同的各橫向生長區(qū)制成。
在所述便攜式信息終端或所述攝象機中，一些橫向生長區(qū)將變成構(gòu)成邏輯電路和/或驅(qū)動電路的薄膜晶體管的溝道形成區(qū)，另一些橫向生長區(qū)將變成構(gòu)成象素矩陣電路的薄膜晶體管的溝道形成區(qū)，而且前者的生長距離小于后者的生長距離。
其中所述多個薄膜晶體管的溝道長度與橫向生長區(qū)的生長距離有關。
本發(fā)明還提供了一種含有一個顯示器件的攝象機，所述顯示器件包括在同一基片上的象素矩陣電路、驅(qū)動電路和邏輯電路，其中所述象素矩陣電路、驅(qū)動電路和邏輯電路包括多個薄膜晶體管，每個薄膜晶體管皆具有結(jié)晶硅膜的有源層，和60-100mV/十位的亞閾值系數(shù)，及其中包括在各電路中的多個薄膜晶體管的至少溝道形成區(qū)的每一個皆由多個條形晶體區(qū)制成，及其中在多個條形晶體區(qū)內(nèi)部相鄰晶體區(qū)的所有邊界或基本所有邊界處，多個晶體區(qū)中的各原子連續(xù)排列，沒形成晶格缺陷。
在所述便攜式信息終端或所述攝象機中，所述晶體區(qū)包括氫或鹵族元素，以抵消邊界處不能連續(xù)排列的原子。
在所述便攜式信息終端或所述攝象機中，所述多個薄膜晶體管的至少溝道形成區(qū)的每一個皆由多個條形晶體區(qū)制成。
在所述便攜式信息終端或所述攝象機中，結(jié)晶硅膜由一種晶體結(jié)構(gòu)體構(gòu)成，所說晶體結(jié)構(gòu)體中聚集了彼此平行生長的多個棒狀或扁平棒狀晶體。
在所述便攜式信息終端或所述攝象機中，在構(gòu)成結(jié)晶硅膜的棒狀或扁平棒狀晶體內(nèi)，晶格彼此連續(xù)連接，以便內(nèi)部被當作用于載流子的單晶。
在所述便攜式信息終端或所述攝象機中，至少有源層的溝道形成區(qū)是本征的區(qū)或基本上是本征的區(qū)。
在所述便攜式信息終端或所述攝象機中，所述有源層包括選自Ni、Co、Fe、Sn、Pb、Pd、Pt、Cu、Au中的一種或多種元素，用作催化元素，以促使硅膜的結(jié)晶，所述催化元素的濃度不大于1×1017原子/cm3。
在所述便攜式信息終端或所述攝象機中，所述有源層包括選自Cl、F和Br中的一種或幾種元素，這些元素的濃度為1×1015-1×1020原子/cm3。
在所述便攜式信息終端或所述攝象機中，構(gòu)成所述多個薄膜晶體管中每一個薄膜晶體管的有源層和柵絕緣膜之間的界面包括高濃度的選自Cl、F和Br中的一種或幾種元素。
在所述便攜式信息終端或所述攝象機中，在多個薄膜晶體管中，構(gòu)成需不小于0.1GHz驅(qū)動頻率的電路的薄膜晶體管的溝道長度為0.25-0.7μm，構(gòu)成需工作電壓超過10V的電路的薄膜晶體管的溝道長度為2-20μm。
在所述便攜式信息終端或所述攝象機中，在多個薄膜晶體管中，構(gòu)成需不小于0.1GHz驅(qū)動頻率的驅(qū)動電路的薄膜晶體管的溝道長度為0.25-0.7μm，構(gòu)成需工作電壓超過10V的象素矩陣電路的薄膜晶體管的溝道長度為2-20μm。
在所述便攜式信息終端或所述攝象機中，所述攝象機選自視頻攝象機和靜態(tài)攝象機組成的組。


圖1是展示系統(tǒng)顯示器的頂視圖。
圖2是說明離子注入步驟的示圖。
圖3是說明本發(fā)明的第二結(jié)構(gòu)的示圖。
圖4A和4B是展示運算放大器件結(jié)構(gòu)和電路構(gòu)形的示圖。
圖5A-5E是展示CMOS電路和象素TFT制造步驟的示圖。
圖6A-6E是展示CMOS電路和象素TFT制造步驟的示圖。
圖7A-7D是展示CMOS電路和象素TFT制造步驟的示圖。
圖8是說明獨特結(jié)晶結(jié)構(gòu)的照片。
圖9是說明環(huán)形振蕩器頻率特性的示圖。
圖10是展示環(huán)形振蕩器的輸出波譜的照片。
圖11是展示移位寄存器的輸出脈沖的照片。
圖12是展示頻率和脈沖寬度間關系的示圖。
圖13是說明按比例律(the scaling law)的示圖。
圖14A和4B中說明象素區(qū)的構(gòu)形和結(jié)構(gòu)的示圖。
圖15A和15B是展示CMOS電路結(jié)構(gòu)的示圖。
圖16A-16E是展示應用產(chǎn)品的示圖。
圖17A-17D是說明晶界的晶格情況的照片和示意圖。
圖18A-18C是展示半導體器件的制造方法的示圖。
圖19A-19C是展示半導體器件的制造方法的示圖。
圖20A-20D是展示半導體器件的制造方法的示圖。
圖21A-21C是展示半導體器件的制造方法的示圖。
圖22A和22B是展示半導體器件的制造方法的示圖。
圖23是展示離子注入步驟的示圖。
圖24A-24C是展示半導體器件的制造方法的示圖。
圖25是展示象素區(qū)結(jié)構(gòu)的示圖。
圖26A和26B是展示應用于反射型液晶顯示器件的半導體器件的頂視圖和剖面圖。
具體實施例方式
實施例1圖1是作為本發(fā)明的半導體器件實例的系統(tǒng)顯示器的方框圖。本發(fā)明的系統(tǒng)顯示器的構(gòu)成如下，在基片101上集成象素矩陣電路102、源線驅(qū)動電路103、柵線驅(qū)動電路104和邏輯電路105。此實施例中，以有源矩陣型液晶顯示器件作為例子。
順便提及，該實施例所示的電路結(jié)構(gòu)僅是一個實例，本發(fā)明的電路結(jié)構(gòu)并不限于此。本發(fā)明的要點是邏輯電路105裝在同一基片上，包括象素矩陣電路102、源線驅(qū)動電路103、柵線驅(qū)動電路104和邏輯電路105等各種電路的結(jié)構(gòu)根據(jù)電路設計的需要確定。
圖1中，源線驅(qū)動電路103主要由移位寄存器、電平移位器、緩沖器、鎖存電路等構(gòu)成。柵線驅(qū)動電路104主要由移位寄存器、多路轉(zhuǎn)換器、電平移位器、緩沖器等構(gòu)成。自然移位寄存器可以由具有同樣功能的電路例如計數(shù)器和譯碼器代替。盡管圖1示出了數(shù)字工作的電路結(jié)構(gòu)，但如果系統(tǒng)顯示器設計成模擬工作，則源線驅(qū)動電路103包括采樣和保持電路等。
源線驅(qū)動電路103中和柵線驅(qū)動電路104中的各電路作為基本電路，由CMOS結(jié)構(gòu)的反相電路構(gòu)成，其中N溝道TFT和P溝道TFT彼此互補結(jié)合。自然，盡管可以采用單極電路，但從降低電功耗的角度出發(fā)，合適的是靜態(tài)型或動態(tài)型CMOS結(jié)構(gòu)電路。
象素矩陣電路102由設置成矩陣的多個象素區(qū)110構(gòu)成，由連接到源線驅(qū)動電路103的多條源線106和107及連接到柵線驅(qū)動電路104的多條柵線108和109包圍著。
多個象素區(qū)110的每一個皆包括象素TFT111、液晶單元112、和附加電容113。盡管未示出，液晶單元112由象素電極、相反電極和兩者間的液晶構(gòu)成。
邏輯電路105是指進行圖象顯示所必需的信號處理所需的所有電路，例如驅(qū)動源線驅(qū)動電路103和柵線驅(qū)動電路104的啟動脈沖、時鐘信號等的處理，使象素矩陣電路102進行圖象顯示的視頻信號的處理。
在圖1所示的實施例中，邏輯電路105包括相位比較器114、LPF(低通濾波器)115、VCO(電壓控制的振蕩器)116、分頻器117、源線驅(qū)動器的振蕩器118(用于水平掃描)、柵線驅(qū)動器的振蕩器119(用于垂直掃描)和D/A轉(zhuǎn)換器(數(shù)字到模擬轉(zhuǎn)換器)120。
本發(fā)明人認為，通過單片安裝其它未示出的邏輯電路，例如輸入和輸出從圖象傳感器或CCD傳輸?shù)男盘栍玫腎/O接口、放大電路(差分放大器，運算放大器，比較器等)、A/D轉(zhuǎn)換器、存儲數(shù)據(jù)的存儲器(RAM、ROM等)和最后的輔助電路，可以實現(xiàn)具有CPU(中央處理單元)功能的系統(tǒng)顯示器。
參考數(shù)字121表示根據(jù)數(shù)字色調(diào)信號的模擬信號的輸入端，122表示選擇數(shù)字色調(diào)信號的比特信號的輸入端，123表示水平掃描同步信號的輸入端，124表示垂直掃描同步信號的輸入端。自然，如果產(chǎn)生模擬信號、比特信號和同步信號的振蕩電路集成在基片上，則不再需要輸入端。
由于這種系統(tǒng)顯示器是由有絕緣表面的基片上的TFT制造的，所其優(yōu)點是寄生電容比制造于單晶硅上的常規(guī)TFT小。從提高TFT的工作速度來看這是最好不過的了。而且，由于利用硅薄膜的島狀半導體層用于構(gòu)成有源層，所以，容易實現(xiàn)元件間的隔離，對摻入有源層的磷或硼濃度的控制也變簡單。
為了實現(xiàn)圖1所示的系統(tǒng)顯示器，必需用本發(fā)明人發(fā)明的獨特晶體結(jié)構(gòu)體的結(jié)晶硅膜TFT。下面說明這種獨特晶體結(jié)構(gòu)體的特點和由其構(gòu)成的TFT的特點。
圖8是該獨特晶體結(jié)構(gòu)體的結(jié)晶硅膜的TEM照片，其放大倍數(shù)為250000。如圖8所示，本發(fā)明人獲得的結(jié)晶硅膜具有以下特點。
(1)晶格結(jié)構(gòu)為晶格在幾乎特定的方向上彼此連續(xù)連接。
(2)細棒狀(或柱狀)晶體或薄扁平棒狀晶體生長。
(3)多個棒狀或扁平棒狀晶體彼此平行或基本平行地在一個方向上生長。
觀察圖8所示照片，可以證實例如約0.15μm的窄寬度的棒狀晶體在從左下方到右上方的斜方向上延伸，限定的邊界(晶界)在晶體寬度方向的兩端(照片中所見的陰影線等是由于晶面方向不同的緣故)。另外，可以證實，由于多個棒狀晶體在基本彼此平行的方向生長，所以多個晶界也基本平行地延伸。由于這些晶界變?yōu)檩d流子(電子或空穴)的能量勢壘，所以載流子不可避免地只能在帶有極性的棒狀晶體內(nèi)運動。
如以下的詳細說明，由于在含鹵素元素的氣氛中，在超過700℃的溫度下進行熱處理，晶體結(jié)構(gòu)體的結(jié)晶度極大提高，且通過吸雜去掉了催化元素，所以催化元素未引起任何問題。這樣，棒狀晶體內(nèi)的晶格彼此間必然連續(xù)相連，其內(nèi)部變?yōu)閷τ谳d流子實為單晶的區(qū)。所以，還有一個特點，即幾乎沒有任何阻擋載流子運動的雜質(zhì)散射。
在形成TFT的有源層時，通過設計成使載流子的運動方向與晶界的延伸方向一致，可以極大提高載流子的遷移率。這是因為載流子的運動被晶界調(diào)節(jié)到一個特定方向，從而由于載流子間的碰撞導致的散射顯著減弱的緣故。與此類似，在單一結(jié)晶結(jié)構(gòu)體構(gòu)成的結(jié)晶硅膜形成有源層時，可以說有源層對于載流子的特性來說各向異性。
另外，可以給出單一結(jié)晶結(jié)構(gòu)體的特點，即晶格在棒狀或扁平棒狀晶體的晶界處彼此間是連續(xù)連接的。下面將參照圖17A-17D對此進行說明。
圖17A是HRTEM(高分辨率TEM)照片，展示的是由單一結(jié)晶結(jié)構(gòu)體構(gòu)成的結(jié)晶硅膜中的棒狀或扁平棒狀晶體的放大晶界。用HRTEM分析觀察晶體的晶象。本發(fā)明人通過觀察晶界中晶象，獲得了以下發(fā)現(xiàn)。
利用圖17A所示的HRTEM照片，可以證實，在照片的中間從上到下可見的晶界(晶粒間界)處，相鄰結(jié)晶區(qū)彼此適當且連續(xù)地連接。圖17B示意地簡化地展示了圖17A所示結(jié)構(gòu)。如圖17B所示，盡管具有不同方向的晶象在晶界彼此間是一致的，但該圖意味著由于構(gòu)成不同結(jié)晶區(qū)的原子在晶界處彼此相應，所以未形成如未配對健(懸掛鍵)等晶格缺陷。
結(jié)晶硅膜由多組棒狀或扁平棒狀晶體構(gòu)成，不可避免地在所有或基本所有晶界中形成如圖17所示的結(jié)構(gòu)。這里，“基本所有”一詞是指即使存在硅原子懸掛鍵，該部分也會被氫或鹵族元素抵消(終止)，所以該部分不會變成晶格缺陷。
另一方面，作為參考，圖17C中示出由另一晶體結(jié)構(gòu)體構(gòu)成的結(jié)晶硅膜(該膜稱為高溫多晶硅)的TRTEM照片。圖17D是其示意圖。在圖17C中，可以證實，照片中心可見的晶界處，左側(cè)晶體區(qū)的晶象與右側(cè)晶體區(qū)無序連接。即，如圖17D所示，由于原子彼此不相應，剩余鍵作為懸掛鍵1701和1702存在。所以，晶界處有許多載流子陷阱。
如上所述，由本發(fā)明的獨特晶體結(jié)構(gòu)體構(gòu)成的結(jié)晶硅膜的連接結(jié)構(gòu)與常規(guī)結(jié)晶硅膜十分不同，該硅膜的特點是盡管具有晶界，但它們不會變成載流子的復合中心。
(利用獨特晶體結(jié)構(gòu)體的TFT的特點)用可購得的晶體管特性測量裝置(Hewlett Packard制造的型號為4145B)測量具有由上述晶體結(jié)構(gòu)體構(gòu)成的結(jié)晶硅膜有源層的TFT的電特性。于是得到以下結(jié)果。
(1)亞閾值系數(shù)為展示TFT的開關性能(開/關操作變化的瞬間)的參數(shù)，對于N型TFT和P型TFT來說皆小至60-100mV/十位(一般為60-85mV/十位)。該數(shù)值幾乎等于單晶硅制的絕緣柵場效應晶體管(IGFET)。
(2)場效應遷移率(μFE)是表示TFT工作速度的參數(shù)，對于N型TFT來說，它大至200-650cm2/Vs(一般為250-300cm2/Vs)，對于P型TFT來說，它為100-300cm2/Vs(一般為150-200cm2/Vs)。這意味著本發(fā)明的TFT的工作速度比常規(guī)TFT大三倍。
(3)閾值電壓(Vth)為表示TFT驅(qū)動電壓標準的參數(shù)，對于N型TFT來說，它小至-0.5-1.5V，對于P型TFT來說，為-1.5-0.5V。這意味著本發(fā)明的TFT可以由小源電壓驅(qū)動，所以電功耗可以很小。
如上所述，上述晶體結(jié)構(gòu)體構(gòu)成的TFT具有極佳的開關特性和極高的工作速度特性。另外，由于這種獨特晶體結(jié)構(gòu)體，該TFT具有幾乎不受短溝道效應影響的特點。該特點將在以下說明。
通常，根據(jù)按比例律(the scaling law)減小了IC領域中器件的尺寸，實現(xiàn)了的電路和集成和元器件特性的提高。然而，在溝道長度(溝道形成區(qū)中載流子運動方向的距離)小于1μm的亞微米區(qū)，短溝道效應變明顯，所以元件特性的提高達到極限。短溝道效應的具體情況可以參見“PHYSICSOF VLSIDEVICE；Mitsumasa Koyanai等人；Maruzen；1986”。
例如，短溝道效應發(fā)生時，漏極耐壓降低，元件退化變得明顯。所以，已提出用例如溝道摻雜法等方法抑制短溝道效應。但這種情況下，均勻摻入溝道形成區(qū)的雜質(zhì)會阻礙載流子的運動，降低晶體管的工作速度。
另一方面，可以證實，甚至在溝道短至0.6μm時，獨特晶體結(jié)構(gòu)體制成的TFT也有極高的工作速度，同時具有高漏極耐壓，通過加速實驗進行評價，該TFT為高可靠性TFT。
本發(fā)明人推定，由獨特晶體結(jié)構(gòu)體制成的TFT，因為晶界的有效作用，其漏極耐壓較高。即，在溝道形成區(qū)中，由基本平行于溝道長度方向(定義為載流子從源到漏的運動方向)延伸的晶界產(chǎn)生的能量勢壘有效地抑制了耗盡層從漏區(qū)的擴展，并抑制了由于擊穿漏極耐壓的降低。
即，可以想象，甚至在利用常規(guī)硅薄膜的TFT中短溝道效應的影響變明顯的情況下，即甚至在亞微米(0.01-2μm)區(qū)中獨特晶體結(jié)構(gòu)體也可以抑制耗盡層的擴展，因而可以有效地抑制短溝道效應。
另外，如上所述，由于不用人工方法(溝道摻雜法等)也可以抑制短溝道效應，所以可以利用本征或基本本征的半導體膜作溝道形成區(qū)。這是提高TFT工作速度的最重要因素。
順便提及，該區(qū)為本征或基本為本征，意思是至少滿足以下條件之一。
(1)硅膜的激活能約為1/2(費米能級至少位于禁帶的中央)。
(2)該區(qū)的雜質(zhì)濃度低于自旋密度(spin density)。
(3)為未有意摻入雜質(zhì)的非摻雜的區(qū)或本征區(qū)。
另外，如上所述，由于晶界有效抑制了耗盡層在漏側(cè)的擴展，所以耗盡層電容大大減小。這里，上述亞閾值系數(shù)S由下式表示。
S≡ln10·KT/q[1+(Cd+Cit)/Cox]這里，K是波爾茲曼常數(shù)，T是絕對溫度，q是電荷電量，Cd是耗盡層電容，Cit是界面態(tài)的等效電容，Cox是柵氧化膜電容。
可以想象，由獨特晶體結(jié)構(gòu)體制成的TFT的亞閾值系數(shù)如上所述極小且界面態(tài)極小(理由將在實施例中說明)的事實支持了關于耗盡電容Cd小的上述推斷的正確性。
以上僅是聯(lián)系由本發(fā)明人實際得到的獨特晶體結(jié)構(gòu)體制成的結(jié)晶硅膜，與用此實際實驗制得的TFT的電特性，所得的推論。然而，實驗數(shù)據(jù)是真實的，本發(fā)明的TFT具有十分不同于常規(guī)硅薄膜制的TFT的優(yōu)異性能也是真的。
(由上述TFT構(gòu)成的電路的特點)利用由上述本發(fā)明人的獨特晶體結(jié)構(gòu)體制成的TFT制造環(huán)形振蕩器，下面說明該振蕩器的頻率特性。環(huán)形振蕩器是一種電路，其中每個皆由CMOS結(jié)構(gòu)構(gòu)成的奇數(shù)級反相電路連接成環(huán)形，用于實現(xiàn)一級反相電路的延時。實驗用環(huán)形振蕩器的結(jié)構(gòu)如下。
級數(shù)九級TFT的柵絕緣膜厚度30nm和50nmTFT的柵長0.6μm
圖9展示了波譜分析儀測得的電源電壓為5V時環(huán)形振蕩器的振蕩頻率的測量結(jié)果。圖9中，水平軸表示電源電壓(VDD)，垂直軸表示振蕩頻率(fosc)。如圖9所示，在使用柵絕緣膜厚為30nm的TFT時，實現(xiàn)了振蕩頻率不小于1Ghz。
圖10展示了得到1.04GHz的振蕩頻率時波譜分析儀的輸出波譜情況。水平軸表示頻率從1GHz到1.1GHz，垂直軸表示對數(shù)電壓(輸出幅度)。從圖10可知，在1.04Ghz時，輸出波譜存在一個峰值。順便提及，由于該裝置分辨率的緣故，輸出波譜有一拖尾，不影響實驗結(jié)果。
另外，實際制造作為LSI電路的TEG之一的移位寄存器，確定在10-100MHz的驅(qū)動頻率下驅(qū)動移位寄存器時的輸出脈沖，由此檢測移位寄存器的工作性能。圖11所示的示波器的屏幕(上部示出了時鐘脈沖，下部示出了輸出脈沖)表示了柵絕緣膜厚為30nm厚、柵長為0.6μm、工作頻率為100MHz、電壓電壓為5V、且級數(shù)為50時移位寄存器的輸出脈沖。
關于本發(fā)明人得到的結(jié)果，如圖12所示，輸出脈沖寬度“t”的倒數(shù)(垂直軸)與工作頻率(水平軸)成正比，已確認移位寄存器具有極好的性能，所以實際可由自身實現(xiàn)100MHz的高頻驅(qū)動，并可以得到比理想情況稍有變形的輸出脈沖。順便提及，由于實驗中在電路結(jié)構(gòu)中使用了兩種不同的移位寄存器，所以各移位寄存器分別稱為移位寄存器1和2。
上述環(huán)形振蕩器和移位寄存器的令人吃驚的數(shù)據(jù)表明，由獨特晶體結(jié)構(gòu)體制成的TFT的性能可與由單晶硅制成的IGFET相比，或比之更好。
以下的數(shù)據(jù)支持以上的論斷。圖13是曲線圖，水平軸為電源電壓(VDD)，垂直軸表示一級F/O＝1的反相器的延時(τpd)(扇出比為1)(邏輯LSI技術(shù)的創(chuàng)新，Kenji Maeguchi等人，第108頁，Science Forum公司，1995)。圖中各曲線(由點劃線表示的)表示根據(jù)不同設計規(guī)則制造單晶硅FET時的數(shù)據(jù)，展示了所謂的比例律。
在利用上述環(huán)形振蕩器得到的反相器的延時與電源電壓間的關系應用于該圖中時，得到圖13中實線所示的曲線。應注意，用溝道長度為0.6μm且柵絕緣膜厚度為30nm的TFT制造的反相器，其性能優(yōu)于用溝道長度為0.5μm且柵絕緣膜厚度(tox)為11nm的IGFET制造的反相器.
顯然，這表明由本發(fā)明的獨特晶體結(jié)構(gòu)體制成的TFT的性能優(yōu)于IGFET。例如，即使構(gòu)成上述TFT的柵絕緣膜的厚度比IGFET大三倍，但仍可以得到性能可與IGFET相比或優(yōu)于其的TFT。即，獨特晶體結(jié)構(gòu)體制成的TFT的介電強度好于一般的IGFET。
同時，即使根據(jù)比例律減小獨特晶體結(jié)構(gòu)體制成的TFT，也可以實現(xiàn)較高的性能。這可能是因為由于獨特晶體結(jié)構(gòu)體的緣故，TFT幾乎不受短溝道效應的影響。例如，如果按0.2μm的規(guī)則制造圖13所示的環(huán)形振蕩器，則希望根據(jù)比例律可以實現(xiàn)9GHz的工作頻率(由于工作頻率“f”是溝道長度平方的倒數(shù))。
另外，在低壓側(cè)，實線所示的曲線(利用第一實施例結(jié)構(gòu)的反相器)的斜率(inclination)較點劃線(正常IGFET制造的反相器)所示的曲線更平緩，所以可以說，本發(fā)明的反相器其低壓側(cè)的特性特別好。
如上所述，由本發(fā)明的獨特晶體結(jié)構(gòu)體制成的TFT具有極好的特性，由這種TFT構(gòu)成的電路是一種能夠?qū)崿F(xiàn)大于10GHz的高工作速度的很新的元器件。通過得到上述的TFT，首先可以實現(xiàn)包括邏輯電路的系統(tǒng)顯示器。
本發(fā)明人發(fā)明了提高系統(tǒng)顯示器的集成度、降低TFT的特性不一致性的器件。下面將說明本發(fā)明的結(jié)構(gòu)。
(摻入催化元素的方法)在非晶硅膜中摻入促使結(jié)晶的金屬元素，由此形成由上述獨特晶體結(jié)構(gòu)體制成的結(jié)晶硅膜。本發(fā)明人在日本未審查特許公開平8-78329中公開了一種將非晶硅膜轉(zhuǎn)變成結(jié)晶硅膜的技術(shù)。按所公開的此項技術(shù)，向非晶硅膜選擇性地摻入促使結(jié)晶的催化元素(鎳、鈷等)，非晶硅膜從基本上平行于基片表面的摻入部分的起點結(jié)晶，且只有橫向上的結(jié)晶區(qū)(此后稱作橫向生長區(qū))用作TFT的有源層。
上述獨特晶體結(jié)構(gòu)體(由一組棒狀或扁平棒狀晶體構(gòu)成的結(jié)構(gòu))是這種橫向生長區(qū)的結(jié)晶形態(tài)引起的。所以，可以說橫向生長區(qū)是一組棒狀或扁平棒狀晶體或一組按條形排列的多個晶體區(qū)。
然而，在試圖實現(xiàn)圖1所示的系統(tǒng)顯示器時，如果與此類似用公開于此文獻中的技術(shù)，則由于催化元素摻入?yún)^(qū)所致的在電路設計方面的限制變明顯。例如，在此文獻中，由于溶液是旋涂的，所以摻入?yún)^(qū)寬度需制成至少20μm。由于其中存在著高濃度的催化元素，所以摻入?yún)^(qū)不能用作有源層。這樣一來摻入?yún)^(qū)所占空間變?yōu)殡娐吩O計中的死區(qū)。
而且，由于(1)摻入?yún)^(qū)寬度有限，(2)相同濃度的催化元素摻入到摻入?yún)^(qū)，所以形成于同一基片上的所有橫向生長區(qū)皆具有相同的生長距離，且在600℃的熱結(jié)晶下形成了約50-150μm的橫向生長區(qū)。即，在具有精細電路結(jié)構(gòu)的區(qū)中，在一個橫向生長區(qū)中可形成多個TFT。
這變成實現(xiàn)圖1所示顯示器的最大障礙。希望需制成具有高工作速度的TFT和處理模擬信號的TFT特性盡可能地一致。然而，由于甚至在同一橫向生長區(qū)中的不同位置結(jié)晶度也稍有不同，所以在一個橫向生長區(qū)中形成多個TFT時，TFT的特性會因位置的不同而不同。
因此，本發(fā)明人提出利用離子注入法(離子射入法)摻入催化元素，作為解決實現(xiàn)本發(fā)明的系統(tǒng)顯示器時變明顯的問題的方法。這里，下面將參照圖2說明利用離子注入法摻入催化元素的方法和其優(yōu)點。
圖2中，參考數(shù)字201為基片(包括玻璃基片或石英基片)，202為由氧化硅膜制成的底膜，203為非晶硅膜，204為將變成緩沖層的氧化硅膜。參考數(shù)字205為表示光刻膠掩模，并且只去掉了將摻入催化元素的區(qū)域。關于對光刻膠掩模的曝光，最好是利用準分子激光器的曝光法和電子束等曝光法。
由于這些曝光法能夠形成極細微的圖形，所以可以形成具有0.01-1.0μm(一般為0.1-0.35μm)狹縫寬度(slit width)的催化元素摻入?yún)^(qū)。如果光刻膠圖形直接由電子束等形成，則摻入催化元素區(qū)的形狀自由度極為增加。
如圖2左部所示，按以下方式摻入離子，使離子分布207的峰值位于無定形硅膜203內(nèi)。這樣，便可以在非晶硅膜203中形成已摻入了預定濃度(最好是3×1019-1.5×1021原子/cm3)的催化元素的區(qū)206。
除進行質(zhì)量分離的離子注入法外，可以通過不進行質(zhì)量分離的等離子摻雜法(離子摻雜等)摻入離子。然而，由于僅可摻入催化元素，所以離子注入法較好。
另外，如圖2所示結(jié)構(gòu)，緩沖層204覆蓋非晶硅膜203，且只用已穿過緩沖層204的那些催化元素。這樣的優(yōu)點是因離子注入時離子的碰撞導致的損傷不會直接到達非晶硅膜203。
另外，由于僅用離子分布207峰值附近的值，所以通過使離子注入條件最佳化，可以控制催化元素的摻入量可控，并具有良好的重復生產(chǎn)性。即，由于橫向生長區(qū)的生長距離隨所摻入催化元素的濃度而改變，所以利用離子注入法可以容易地控制橫向生長距離。
這意味著具有所需尺寸的橫向生長區(qū)可以形成于所需位置。即，考慮TFT的尺寸，可以形成必需和足夠尺寸的橫向生長區(qū)(溝道形成區(qū)的長度)。
(第二結(jié)構(gòu)的梗概)根據(jù)上述方法，如圖3所示，可以在同一基片上形成生長距離不同的橫向生長區(qū)。圖3A中，301表示圖1所示的系統(tǒng)顯示器的示意圖，302表示象素矩陣電路，303和304表示驅(qū)動電路，305表示邏輯電路。
由于構(gòu)成象素矩陣電路302的TFT(象素TFT)需要有高耐壓特性，所以使用使溝道長度(柵長)延長的方法。這樣，如參考數(shù)字306所示，設計成使橫向生長區(qū)的生長距離長于有源區(qū)307的長度，此時，在實驗獲得摻入濃度和生長量間的關系后，可以調(diào)節(jié)摻入到摻入?yún)^(qū)308中的催化元素的濃度n1。
另一方面，由于構(gòu)成邏輯電路305的TFT(邏輯TFT)需要有高速工作特性，所以使用使溝道長度短(0.25-0.7μm)的方法。這樣一來，如參考數(shù)字309所示，橫向生長區(qū)的生長距離X2可以根據(jù)邏輯TFT有源層310的長度調(diào)整。此時，摻入?yún)^(qū)311中催化的濃度為n2。
如上所述，在圖3所示情況下，具有不同生長距離X1和X2的橫向生長區(qū)存在于同一基片上。此時，X1＞X2。具有生長距離X1和X2的橫向生長區(qū)是由不同濃度n1和n2的摻入?yún)^(qū)生長的。此時，n1＞n2。即，這種結(jié)構(gòu)利用摻入?yún)^(qū)中催化元素的濃度越高，則橫向生長區(qū)的生長距離越長的現(xiàn)象。
以此方式，即使摻入?yún)^(qū)形狀相同，通過調(diào)節(jié)催化元素的濃度可以形成具有所需寬度的橫向生長區(qū)。即，本發(fā)明第二結(jié)構(gòu)的要點在于溝道長度根據(jù)電路所需特性變化時，形成具有根據(jù)溝道長度而有不同生長距離的橫向生長區(qū)。
生長距離根據(jù)溝道長度的不同而不同，且溝道長度和橫向生長區(qū)的生長距離間有一定關系。例如，可以想象，調(diào)節(jié)催化元素的濃度，使具有幾微米的固定大小的溝道長度距離變成生長距離，以使溝道形成區(qū)完全包括在橫向生長區(qū)中，或調(diào)節(jié)催化元素的濃度，使兩倍于溝道長度的距離變?yōu)樯L距離。盡管我們不能無條件地說由于因生長距離誤差或在形成有源層時構(gòu)圖的精確性可以改變這種關系，但對于確定催化元素的摻入濃度來說這種關系是重要的。
本發(fā)明第二結(jié)構(gòu)的優(yōu)點在于，橫向生長區(qū)特別是將在其中制造微細TFT的區(qū)不必過分地大。
例如，在形成由309表示的邏輯TFT的有源層時，如果橫向生長區(qū)的寬度過大，則橫向生長區(qū)延伸到具有不同功能的電路，則會導致如上所述的TFT特性不一致。如果因此導致了TFT特性不一致，則在構(gòu)成由極高頻率驅(qū)動的電路，或包括特別需要TFT特性一致結(jié)構(gòu)的電路例如差分放大器或運算放大器時，會產(chǎn)生不良影響。
下面將參照圖4A和4B說明本發(fā)明的第二結(jié)構(gòu)應用于運算放大器作為邏輯電路實例的實例。圖4A示出了由八個TFT Tr1-Tr8構(gòu)成的運算放大器的實例，圖4B是該運算放大器的電路圖。
圖4A中，401表示由上述獨特晶體結(jié)構(gòu)體構(gòu)成的有源層，并構(gòu)成TFTTr1-Tr8。參考數(shù)字402表示第一布線層，用作TFT的柵絕緣膜的引出線或用于輸出(在該圖中，有相同圖形的所有引線在同一布線層中)。參考數(shù)字403表示第二布線層，用于連接TFT與輸入端、電源端(VDD端)、GND端和偏置端。參考數(shù)字404-407表示已借助離子注入法摻入了催化元素的區(qū)。
此時，圖4A(或圖4B)所示的運算放大器由差分放大電路構(gòu)成，作為一個由TFT Tr4和Tr8(或Tr6和Tr7)構(gòu)成的單元。差分放大電路的特點是，即使溫度或電壓發(fā)生變化，由于這種變化同時作用于兩個TFT上，所以輸出不受影響。然而，為實現(xiàn)此特點，首要的是兩個TFT特性的一致性。
為此，得出結(jié)論，為TFT Tr4設置摻入?yún)^(qū)405，為TFT Tr8設置摻入?yún)^(qū)407，以使構(gòu)成TFT Tr4和Tr8的有源層設置在以相同的距離遠離各催化元素摻入?yún)^(qū)。也對構(gòu)成TFT Tr6和Tr7的有源層進行類似的測量。
由于由TFT構(gòu)成的邏輯電路需要高工作速度，柵長要小至約0.25-0.7μm。這樣一來，圖4A所示運算放大器電路的尺寸約為5-20μm。
然而，根據(jù)日本未審查特許公開平8-78329所公開的技術(shù)，由于催化元素摻入?yún)^(qū)的寬度至少為20μm，所以無法在兩個TFT之間形成摻入?yún)^(qū)。而且，由于橫向生長區(qū)變得大于其所必需的值，所以不能得到使TFT特性一致方法。即，可以通過本發(fā)明第二結(jié)構(gòu)實現(xiàn)圖4A所示結(jié)構(gòu)。
在如圖4A所示的精細電路時，如果橫向生長區(qū)變得太大，則其影響將波及到相鄰的橫向生長區(qū)，這樣不好。用本發(fā)明的第二結(jié)構(gòu)，通過調(diào)節(jié)催化元素的濃度，可以容易地控制橫向生長區(qū)的生長距離。這樣一來，甚至在摻入?yún)^(qū)有精細排列結(jié)構(gòu)時，也可以將橫向生長區(qū)間的彼此影響抑制到最小。
自然，在柵長象構(gòu)成象素矩陣電路的象素TFT一樣長時，可以通過增大催化元素的摻入量延長生長距離。在TFT特性一致性沒問題的精細電路情況下，還可以通過增大催化元素的深度同時構(gòu)成多個有源層，以形成寬橫向生長區(qū)。
在實施例1的圖1所示系統(tǒng)顯示器中，構(gòu)成邏輯電路105、驅(qū)動電路103和104的電路的基本單元為N溝道TFT和P溝道TFT互補組合的CMOS電路(反相電路)。由于這些驅(qū)動電路有時需要0.1-2GHz有時超過2GHz極高的驅(qū)動頻率，所以柵長小至0.25-0.7μm。
另一方面，由于在液晶顯示器件中象素矩陣電路102需要能承受超過10V的高電壓，所以柵長為約2-20μm。有些情況下，利用實際為串聯(lián)TFT的多柵TFT。
在該實施例中，展示了根據(jù)電路所需特性而具有不同器件尺寸的TFT形成于同一基片上的實施例，根據(jù)各器件尺寸形成有不同生長距離的橫向生長區(qū)，利用該區(qū)制造由單一晶體體構(gòu)成的TFT。下面參照圖5-7舉例說明在同一基片上制造CMOS電路和象素TFT的步驟。
圖5A中，501表示石英基片。但可以用其表面上有0.5-5μm厚的絕緣膜的陶瓷基片、單晶硅晶片或多晶硅晶片代替石英基片。這里，關于硅晶片，用太陽能電池中所用的低品級晶片便已足夠，這比石英基片更便宜。這樣，在用于不需用透明基片的情況下，如反射型顯示器件或IC芯片，可用硅晶片。
參考數(shù)字502表示非晶硅膜，調(diào)節(jié)其膜厚，以使最終厚度(考慮了熱氧化后膜厚的減小)變?yōu)?0-75nm(最好是15-45nm)。膜的形成可以用低壓熱CVD法或等離子CVD法。參考數(shù)字503表示薄氧化膜，其厚約為5-50nm，由氧化非晶硅膜502獲得。
接著，形成選擇催化摻入?yún)^(qū)的光刻膠掩模504。光刻膠掩模504上有寬0.01-1μm的接觸孔，如圖2所示。接觸孔用于橫向生長區(qū)，該區(qū)隨后將變成構(gòu)成CMOD電路的TFT的有源區(qū)。
用離子注入法摻入促使非晶硅膜結(jié)晶的催化元素鎳(Ni)。至于催化元素可以用鈷(Co)、鐵(Fe)、錫(Sn)、鉛(Pb)、鈀(Pd)、鉑(Pt)、銅(Cu)、金(Au)等代替鎳。
此時，摻入到摻入?yún)^(qū)505中的鎳濃度為n1，以形成生長距離為X1的橫向生長區(qū)。由于隨后熱結(jié)晶的條件不同，n1的值變得不同，所以該值由操作者實驗確定(圖5A)。
接著，去掉光刻膠掩模504，然后又形成光刻膠掩模506。該光刻膠掩模506用于形成隨后將變成象素TFT的有源區(qū)的橫向生長區(qū)。然后又用離子注入法摻入鎳。此時，摻入到摻入?yún)^(qū)507的鎳濃度為n2，由此形成生長距離為X2的橫向生長區(qū)。該n2值與以上類似，也可由操作者實驗確定(圖5B)。
如上所述，同一基片上至少一部分摻入了各摻入?yún)^(qū)濃度互不相同的催化元素。
接著，結(jié)束摻入催化元素的步驟，在500-700℃溫度下，一般為550℃-650℃的溫度下，在含惰性氣體或氫的氣氛中，進行熱處理，時間為4-8小時，從而使非晶硅膜結(jié)晶。結(jié)晶進行的同時膜內(nèi)的鎳(或硅化鎳)變?yōu)槌珊酥行?圖5C)。
非晶硅膜502的結(jié)晶首先從摻入了鎳的摻入?yún)^(qū)505和507開始，由此形成基本平行于基片501的橫向生長區(qū)508和509。如上所述，摻入?yún)^(qū)505和507內(nèi)的鎳濃度分別為n1和n2，橫向生長區(qū)508(生長距離X1)和509(生長距離X2)間的關系滿足X1＞X2。即，至少同一基片上的一部分中，形成了生長距離與其它橫向生長區(qū)不同的橫向生長區(qū)。
按本發(fā)明，只有橫向生長區(qū)508和509用作結(jié)晶硅膜。即，由于橫向生長區(qū)形成的位置根據(jù)摻入?yún)^(qū)的設置隨意地設計，所以，與常規(guī)多晶硅膜相反，晶界不會影響TFT的特性。
進行結(jié)晶的熱處理結(jié)束后，進行構(gòu)圖，形成僅由橫向生長區(qū)構(gòu)成的島狀半導體層(有源層)510-512。這里參考數(shù)字510表示構(gòu)成CMOS電路的N溝道TFT的有源層，511表示構(gòu)成CMOS電路的P溝道TFT的有源層，512表示構(gòu)成象素TFT的N溝道TFT的有源層(圖5D)。
即使在圖5D所示的情況下，仍保留有一些表示橫向生長區(qū)508和509存在的痕跡。例如，由于摻入?yún)^(qū)505主507使硅化物優(yōu)先消失，在剛好在摻入?yún)^(qū)存在的部分之下的底層(此時為石英)中形成了凹槽。另外，由于催化元素在橫向生長區(qū)的端部(結(jié)晶的端點)發(fā)生分凝，所以在該區(qū)的底層形成了凹槽。另外，由于摻入?yún)^(qū)505和507中催化元素摻入的濃度不同，所以可以想象，棒狀或扁平棒狀晶體的結(jié)晶度和形狀隨摻入濃度而不同。
形成了由橫向生長區(qū)構(gòu)成的結(jié)晶硅膜形成的有源層510-512后，在有源層510-512上生長氧化硅膜構(gòu)成的柵絕緣膜513。此時，希望MOCS電路側(cè)(由514表示)柵絕緣膜513的厚度不同于象素TFT側(cè)(由515表示)的膜厚。
因為在CMOS電路中形成了用于高頻驅(qū)動的短柵長TFT，所以從低漏極耐壓角度出發(fā)以，只需工作電壓較低。這樣，最好是柵絕緣膜的厚度大于等于2nm小于80nm(一般為50nm)，由此可以降低閾值電壓和工作電壓。另一方面，由于象素TFT有高工作電壓，所以有效地是通過使柵絕緣膜的厚度不小于80nm不大于250nm(一般為120nm)導出提高漏極耐壓的方法。
為了在同一基片上形成有不同膜厚的柵絕緣膜，可以用例如利用掩模選擇地形成疊層的方法，或利用如LOCOS法等選擇氧化法，在特定有源層上形成熱氧化膜，從而使膜較厚。在柵絕緣膜的最終厚度為不大于50nm時，只能用后一種熱氧化步驟得到的熱氧化膜作為絕緣膜。
接著，如圖5E所示，進行熱處理，通過吸雜(吸雜工藝)去掉催化元素(鎳)這種熱處理利用了鹵素對金屬元素的吸雜效應。為了由鹵素實現(xiàn)吸雜效應，最好進行溫度超過700℃的上述熱處理。這樣，在該實施例中，在超過700℃的溫度，最好在800-1000℃(一般為950℃)，進行熱處理，處理時間為0.1-6小時，一般為0.5-1小時。
這里，展示的實例熱處理的溫度為950℃，時間為30分鐘，在含0.5-10vol％(此例為3vol％)的氯化氫的氧(O2)氣氛中進行。在HCL的濃度高于上述濃度時，有源層209的表面上產(chǎn)生膜厚不均勻，所以不優(yōu)選較高的濃度。
將高濃度的氮(N2)混入上述氧化氣氛構(gòu)成氣氛，可以降低結(jié)晶硅膜的氧化速度。這對于增加吸雜時間但不延長熱氧化反應所需的時間為有效的方法。
盡管用HCl氣作含鹵素的化合物，但代替HCl氣，可以用選自HF、NF3、HBr、Cl2、ClF3、BCl、F2、Br2等中的一種或多種化合物。
可以想象，在該步，摻入到橫向生長區(qū)508和509中的鎳在氯的作用下被吸走，并變成揮發(fā)性氯化鎳，逃逸到空氣中，從而去掉了鎳。順便提及，由于硅膜上的氧化膜503和吸雜工藝中形成熱氧化膜都極薄，所以它們不會變成妨礙氯化鎳逃逸的阻擋層。
這樣一來，通過催化元素的吸雜工藝，橫向生長區(qū)508和509中的鎳濃度降低到1×1017個原子/cm3或更小(最好是到自旋密度以下)。順便提及，本發(fā)明中雜質(zhì)深度定義為SIMS分析得到的最小測量值。通過類似的SIMS分析，可以證實，濃度為1×1015-1×1020個原子/cm3用于吸雜工藝的鹵素殘留于橫向生長區(qū)508和509內(nèi)。
通過上述熱處理，有源層510-512和柵絕緣膜513間界面發(fā)生熱氧化反應，柵絕緣膜513的總厚度因所形成的熱氧化膜(未示出)而增加。由此使得有源層510-512較薄，與熱氧化膜成比例。在有源層厚度變薄時，促進了例如TFT截止電流的減小或場效應遷移率提高等效應。此時，通過SIMS分析可以證實，上述高濃度的鹵素分布于有源層510-512與熱處理形成的熱氧化膜之間。在鹵素氣氛中的熱處理結(jié)束后，在氮氣氛中，在950℃的溫度下進行約1小時熱處理，從而提高柵絕緣膜513的質(zhì)量，同時，可以獲得極佳的半導體和絕緣膜界面。
通過上述步驟形成的結(jié)晶硅膜由如實施例中所述的單一結(jié)晶結(jié)構(gòu)體構(gòu)成。即變得可以獲得如實施例1所示的電特性極佳的TFT。
接著，形成含0.2wt％的鈧的鋁膜(未示出)，并形成將變成隨后的柵極的原形的電極圖形。陽極氧化該圖形的表面，形成柵極516-518，和陽極氧化膜519-521(圖6A)。
此時，柵極516-518的線寬可以根據(jù)電路所需的特性確定。對于需要高頻驅(qū)動的邏輯電路等，線寬可以定為0.25-0.7μm，對于需要高耐壓特性的象素電路等，線寬定為2-20μm。
接著，利用柵極516-518作掩模，以自對準的方式腐蝕柵絕緣膜513。腐蝕可以是利用CHF3的干法腐蝕。通過該步，僅在柵極之下留有柵絕緣膜522-524。接著，形成覆蓋將變成P溝道TFT區(qū)的光刻掩模525，并摻入形成N型的雜質(zhì)離子。雜質(zhì)離子的摻入可以借助離子注入法或等離子摻雜法。由于此時的濃度(由n-表示)隨后將變成LDD區(qū)的(濃度約1×1018-1×1019原子/cm3)，所以必須預先得到最佳經(jīng)驗值，并預先控制該濃度。以此方式形成n-區(qū)526-529(圖6B)。
n-區(qū)526-529形成后，去掉光刻膠掩模525，然后形成覆蓋N溝道TFT的光刻膠掩模530。然后摻入形成P型的雜質(zhì)離子，形成p-區(qū)531和532。由于p-區(qū)531和532的濃度也變成LDD區(qū)的濃度(約5×1018-5×1019原子/cm3)，必須預先控制該濃度(圖6C)。
以此方式，形成n-區(qū)526-529和p-區(qū)531-532后，去掉光刻膠掩模530。然后形成厚為0.5-2μm的未示出氧化硅膜，并通過深腐蝕法形成側(cè)壁533-535。
接著，又形成覆蓋P溝道TFT的光刻膠掩模536，并摻入形成N型的雜質(zhì)離子。摻入的離子濃度(由n+表示)高于上述濃度n-。調(diào)節(jié)該濃度，使源/漏區(qū)的薄層電阻變?yōu)?00Ω以下(最好是300Ω以下)。
由此步驟，形成構(gòu)成CMOS電路的N溝道TFT的源區(qū)537和漏區(qū)538。由于區(qū)539被側(cè)壁隱蔽，所以其濃度不再變化，該區(qū)變成低濃度雜質(zhì)區(qū)(特別是漏區(qū)側(cè)的該區(qū)稱為LDD區(qū))。剛好在柵極下的區(qū)變?yōu)楸菊骰蚧颈菊鞯臏系佬纬蓞^(qū)540。同時，形成將變成象素TFT的N溝道TFT的有源區(qū)541、漏區(qū)542、低濃度雜質(zhì)區(qū)543和溝道形成區(qū)544(圖6E)。
接著，去掉光刻膠掩模536，并形成覆蓋N溝道TFT的光刻膠掩模545。摻入形成P型的雜質(zhì)離子，濃度(由P+表示)高于第一次摻入的濃度，所以形成了構(gòu)成CMOS電路的P溝道TFT的源區(qū)546、漏區(qū)547、低濃度雜質(zhì)區(qū)548和溝道形成區(qū)549(圖7A)。
以上述方式形成了所有有源層。所有雜質(zhì)離子摻入步驟結(jié)束后，去掉光刻膠掩模545，然后進行例如爐退火、激光退火或燈退火等熱處理，從而激活雜質(zhì)離子。順便提及，離子注入期間對有源層造成的損傷此時可以修復。
接著，形成厚20-50nm的鈦(Ti)膜550，并進行燈退火熱處理。此時，已與鈦膜550接觸的硅膜變成硅化物，所以在源/漏區(qū)中形成硅化鈦膜551-553?？梢杂面u(W)、鉭(Ta)、鉬(Mo)等代替鈦。
形成硅化物后，構(gòu)圖鈦膜550，在源/漏區(qū)上形成島狀圖形554-556。島狀圖形554-556用于防止硅化鈦膜551-553在以后形成連接源/漏區(qū)與布線的接觸孔時消失。自然，如果硅化鈦對將于其上形成接觸孔的層間絕緣膜的選擇率較大，則可以省卻島狀圖形554-556。
接著，形成厚0.3-1μm的氧化硅膜，作為第一層間絕緣膜557。然后形成接觸孔、源布線558-560和漏布線561和562。以此方式，得到如圖7C所示狀態(tài)。至于第一層間絕緣膜557，可以采用有機樹脂膜。
在得到了圖7C所示狀態(tài)后，形成厚0.5-3μm且由有機樹脂膜構(gòu)成的第二層間絕緣膜。可以用聚酰亞胺、丙烯酸、聚酰胺、聚酰亞胺酰胺(polyimide amide)等作有機樹脂膜。以下列舉如有機樹脂膜的優(yōu)點，(1)膜形成方法簡單，(2)膜厚容易作得厚，(3)相對介電常數(shù)低，可以減小寄生電容，(4)平坦性優(yōu)異。
在層間絕緣膜563上的象素TFT上形成厚100nm且由有遮光性的膜制造的黑掩模564。實際上，黑掩模設置于需遮光的部位，例如象素矩陣電路的布線上或TFT上。在該實施例中，盡管用鈦膜作黑掩模，但可以用含黑色顏料的樹脂膜。
形成黑掩模564后，以形成厚0.1-0.3μm的有機樹脂膜作第三層間絕緣膜565。然后在第二和第三層間絕緣膜563和565中形成接觸孔，形成厚120nm的象素電極566(圖7D)。
在所制造的顯示器件為透光型顯示器件時，可以用透明導電膜(例如ITO膜)作象素電極566，在為反射型顯示器件時，可以用反射導電膜(如鋁膜)作象素電極566。
此時，在黑掩模564與象素電極566重疊的區(qū)域中，形成附加電容。該附加電容用作存儲電容，保護加到象素電極上的電壓為一恒定值。這樣，在該實施例中，用第三絕緣膜565作構(gòu)成附加電容的絕緣體。如果第三絕緣膜由相對介電常數(shù)較高的氧化硅膜或氮化硅膜構(gòu)成，則可以增加附加電容的容量。
最后，在氫氣氛中，加熱整個基片，氫化所有元素，以便補償膜(特別是有源區(qū))中的懸掛鍵(未配對鍵)。通過上述步驟，可以在同一基片上形成CMOS電路和象素TFT。
在此實施例中，將描述構(gòu)成圖1所示系統(tǒng)顯示器中象素矩陣電路的象素區(qū)的結(jié)構(gòu)實例。14A是展示該象素區(qū)的頂視圖。
在圖14A中，1401和1402表示有源層，1403和1404表示柵線，1405和1406表示源線。實際上，多根源線和柵線彼此垂直交叉設置，多個由源線和柵線包圍的區(qū)設置成矩陣，用作圖1中的象素區(qū)110。
柵線1404重疊于有源層1402上的三個部位。即，形成與彼此串聯(lián)的三象素TFT相同結(jié)構(gòu)的三柵TFT。
柵布線1404和1406可以設置于低于有源層1401和1402的層中，以形成顛倒參差型TFT結(jié)構(gòu)。這種情況下，最好用高耐熱材料，例如多晶硅膜，用作柵極，這樣便可使柵極耐圖5E所示的制造硅薄膜步驟中進行的熱處理。
參考數(shù)字1407表示有源層1402(源區(qū))和源線1405的接觸部分，1408表示有源層1402(漏區(qū))和漏布線1409的接觸部分，1410表示漏布線1409與象素電極1411的接觸部分。
斜線所示的區(qū)1412是黑掩模，形成此掩模為的是遮蔽有源層1401和1402、柵布線1403和1404、源線1405和1406。黑掩模1412在區(qū)1413與漏布線1409重疊，于是在黑掩模和漏布線1409間形成附加電容。
象素電極1411通過第三層間絕緣膜設置于黑掩模1412上。象素電極1411構(gòu)成時使其邊緣部分沒有失誤地被黑掩模1412遮蔽，沒與黑掩模1412重疊的區(qū)域1414變?yōu)樾纬蓤D象的圖象顯示區(qū)。實際上，相對的基片、相對電極和液晶層設置于象素電極1411上，以構(gòu)成液晶單元112，如圖1所示。
圖14B是沿圖14A中的線A-A’所取的剖面圖。由于基本晶體管結(jié)構(gòu)已在實施例2作了說明，所以下面只說明圖14B與圖14A的相應之處。
圖14B中，1415表示石英基片，1416和1417分別表示圖14A中的有源層1402的源區(qū)和漏區(qū)。參考數(shù)字1418表示對應于圖14A中的柵布線1404的柵電極。盡管圖中三個柵電極并排設置，但實際上它們由圖14A所示的同一布線構(gòu)成。
源布線1420(對應于圖14A中的1405)和漏布線1421(對應于圖14A中的1409)設置于第一層間絕緣膜1419上。參考數(shù)字1422表示鄰近源線1420的源線。
形成由氧化硅膜、氮化硅膜或其層疊膜制成的第二層間絕緣膜1423，其厚度為50-200nm，以覆蓋源布線1420和漏布線1421。在其上形成由有機樹脂制成的第三層間絕緣膜1424。另外，在第三層間絕緣膜1424上設置黑掩模1425(對應于圖14A中的1412)。
此時，在形成黑掩模1425之前，去掉區(qū)域1426上的第三層間絕緣膜1424。這樣，在區(qū)域1426，形成了由漏布線1421、第二層間絕緣膜1423和黑掩模1425的疊層結(jié)構(gòu)形成的附加電容1427。附加電容1427對應于圖14A中附加電容1411。
如果附加電容1427形成為圖14B所示結(jié)構(gòu)，由于該附加電容的容量由第二層間絕緣膜1423決定，所以可以通過用具有高相對介電常數(shù)的材料，或通過減薄膜厚增大此容量。然而，為了形成此附加電容，由于必須去掉第三層間絕緣膜1424，同時只保留區(qū)域1426上的第二層間絕緣膜1423，所以必須選擇性地腐蝕第二和第三層間絕緣膜。這種情況下，關于第二層間絕緣膜1423，用氧化硅膜或氧化硅膜和氮化硅膜的層疊膜是有效的。
參考數(shù)字1428表示由有機樹脂膜制成的第四層間絕緣膜，象素電極1429形成于其上，此時，象素電極1429通過漏布線1421與漏區(qū)1417電連接。這樣，附加電容1427可以被當作串聯(lián)于象素電極1429上的電容。
基片1430是其上形成了相對電極1431的相對基片。將有源矩陣基片1415粘合于相對基片1430上，以形成圖1中的液晶單元112，從而夾持液晶層1432。
在該實施例中，將參照圖15A和15B說明構(gòu)成結(jié)構(gòu)與實施例2不同的CMOS電路的實施例。由于圖15A和15B的基本結(jié)構(gòu)與實施例2所示的CMOS電路相同，所以適用與實施例2相同的參考數(shù)字。
圖15A展示了一個實例，其中實施例2所示的CMOS電路中，CMOS電路由具有利用給定導電類型的硅薄膜(多晶硅膜)形成的柵電極1501和1502的硅柵型TFT構(gòu)成。該TFT可以是雙柵型TFT，其中柵電極的導電類型根據(jù)N溝道TFT和P溝道TFT而不同(N型或P型)。
在形成這種硅柵結(jié)構(gòu)時，在形成硅化鈦膜551和552的同時，在柵電極1501和1502的上部形成硅化鈦膜1503和1504。這樣，會使柵電極和與柵電極相連的連接布線間的歐姆接觸更好。
圖15B展示了一個實例，其中實施例2所示的CMOS結(jié)構(gòu)中，不形成由鈦制成的側(cè)壁533和534及島圖形554和555。該結(jié)構(gòu)中，低濃度雜質(zhì)區(qū)539和548的長度由柵絕緣膜1505和1506的端部(延伸到柵電極516和517外的部分)的寬度決定。而且，這種結(jié)構(gòu)中硅化鈦膜1507和1508直接與源布線558、559和561接觸。
實施例2中的側(cè)壁533和534的主要作用是決定低濃度雜質(zhì)區(qū)539和548的長度和摻雜濃度。然而，圖15B所示結(jié)構(gòu)中，由于采用了日本未審查特許公開平7-135318公開的技術(shù)，所以可以不用側(cè)壁形成此結(jié)構(gòu)。
實施例2中的島圖形554和555的主要作用是確保形成于源/漏區(qū)和源/漏布線中的硅化鈦膜551和552間的歐姆接觸。這種情況下，島圖形554和555也起到保護硅化鈦膜551和552的作用，以防止在層間絕緣膜557中形成接觸孔時這些膜被去掉。
在該實施例中，由干法腐蝕法形成接觸孔，層間絕緣膜557和硅化鈦膜551和552間的選擇率提高，所以形成這種結(jié)構(gòu)不需要島圖形554和555作保護層。
以上述方式簡化形成側(cè)壁533和544及島圖形554和555的步驟，可望到產(chǎn)量和成品率提高及制造成本降低。
已經(jīng)說明，本發(fā)明第一結(jié)構(gòu)中所述的硅薄膜是實現(xiàn)本發(fā)明所必須的。在該實施例中，將說明以不同于實施例2的方式結(jié)晶的硅薄膜用于本發(fā)明的實例。
圖5中，得到圖5C所示狀態(tài)(進行結(jié)晶化的熱處理結(jié)束時)后，除去結(jié)晶硅膜表面上的氧化膜503。除去了氧化膜503后，利用KrF(波長248nm)、XeCl(波長308nm)等作為激勵氣體的準分子激光器進行退火。激光退火步驟在將硅薄膜加工成島狀圖形之前或之后進行。
通過上述激光退火，殘留于結(jié)晶硅薄膜中的少量非晶成分結(jié)晶，晶體硅的結(jié)晶度顯著提高。本發(fā)明的系統(tǒng)顯示器甚至可以利用這樣獲得的硅薄膜形成。該實施例的優(yōu)點在于，可以在便宜的玻璃基片上形成系統(tǒng)顯示器，即，可以降低制造成本。
然而，實施本發(fā)明最令人滿意的模式是采用利用了實施例1中所述的硅薄膜的TFT。最好是僅在必須用如玻璃基片等低耐熱性基片的情況下利用本實施例。
實施例1中所述步驟可與本實施例的步驟結(jié)合。即，可以采用這種結(jié)構(gòu)，即在激光退火之后，進行催化元素的吸除工藝。這種情況下，可以形成高結(jié)晶度的硅薄膜。
下面將參照圖18A-18C說明利用本發(fā)明制造反射型液晶顯示器件的有源矩陣基片(制造半導體元件的那一側(cè)的基片)的實例。
首先，關于具有絕緣表面的基片，制備其上淀積有氧化硅膜底層的玻璃基片3000。石英基片、硅基片、陶瓷基片等皆可代替玻璃基片3000。
接著，利用等離子CVD法或低壓CVD法形成厚10-75nm的非晶硅膜3001。可以用例如SixGe1-x(0＜x＜1)等含硅的非晶半導體膜代替非晶硅膜。
接著，利用日本未審查特許公開平8-78329中公開的技術(shù)，使非晶硅膜3001結(jié)晶。該文獻中公開的特征是獲得通過選擇地在非晶硅膜中摻入催化元素使晶體基本上平行于基片生長的區(qū)域(稱作橫向生長區(qū))。
在該文獻中，盡管用溶液涂敷作為摻入鎳的方法，但本發(fā)明的特征是利用離子注入法摻入鎳。
首先，在非晶硅膜3001上形成厚50-150nm的氧化硅膜制的掩蔽絕緣膜3002。然后構(gòu)圖該掩蔽絕緣膜3002，在將變成外圍電路的區(qū)域提供開口部分3003。盡管圖中僅示出了一個開口部分，但實際上形成了數(shù)個開口部分。
接著，利用離子注入法(也稱為離子入射法)摻入鎳。此時，離子的劑量調(diào)節(jié)為1×1012-1×1015原子/cm2(最好是2×1013-2×1014原子/cm2)(圖18A)。
在象本實施例那樣利用離子注入法摻入鎳時，掩蔽絕緣膜中提供的開口部分的寬度為約0.25-2μm足以。即，甚至可以在形成精細圖形的開口部分中摻入相當大量的鎳。
在該實施例中，開口部分最小狹縫的寬度固定在1.5μm。這樣一來，在隨后的離子注入步驟中，可以與劑量成正比改變引入鎳的量。
通過該離子注入步驟，形成了鎳摻入?yún)^(qū)3004。在圖18A所示該離子注入步驟中引入的鎳的量表示為“a”。
接著，在去掉掩蔽絕緣膜3002后，提供掩蔽絕緣膜3005，在將變成象素矩陣電路的區(qū)域形成開口部分3006。這種情況下，利用離子注入法摻入鎳，以形成鎳摻入?yún)^(qū)3007。圖18B所示離子注入步驟中引入的鎳的量表示為“b”。
實現(xiàn)了圖18B所示狀態(tài)后，在氮、氧或氫氣氛中，在500-700℃(一般為550-650℃)進行4-24小時(一般為8-15小時)的熱處理，以使非晶硅膜3001結(jié)晶。通過此熱處理，獲得了橫向生長區(qū)3008和3009(圖18C)。
此時，橫向生長區(qū)3008的生長距離由“A”表示。即，圖18A所示離子注入步驟中按可以實現(xiàn)生長距離為“A”的引入量“a”摻入鎳。另外，在橫向和平共處區(qū)3009，圖18B所示離子注入步驟中按可以實現(xiàn)生長距離為“B”的引入量“b”摻入鎳。
橫向生長區(qū)3008和3009的晶體結(jié)構(gòu)中，聚集了基本平行于基片生長的針狀或柱狀晶體。而且，還有一特征，各針狀晶體基本彼此平行生長，且可見在同一方向生長(向著固定方向并排排列)。另外，利用SIMS(二次離子質(zhì)譜儀)可以證實，各晶體中含約5×1018-1×1019原子/cm3的鎳。
摻有鎳的區(qū)3010和3011變?yōu)榻Y(jié)晶區(qū)，其中含有高濃度的鎳。除區(qū)3008-3011之外的區(qū)仍殘留有未結(jié)晶的非晶區(qū)(非晶區(qū))。
接著，去掉掩蔽絕緣膜3005，形成光刻膠掩模3012。然后，構(gòu)圖形成開口3013-3015。此時，開口部分3013和3014提供在鄰近元件形成區(qū)(將變?yōu)樵搶嵤├械腡FT的有源層的區(qū))的區(qū)上。用于以后續(xù)步驟中在開口部分3013和3014之下形成含磷元素的層(鎳吸除區(qū))。
在將在后續(xù)步驟中變?yōu)楦郊与娙莸南码姌O的區(qū)上形成開口部分3015。在該實施例中，摻入磷以便導電的有源層的一部分用作附加電容的下電極。
順便提及，也可以制造成通過構(gòu)圖掩蔽絕緣膜3005而不是新形成光刻膠掩模以形成必要的開口的結(jié)構(gòu)。這種情況下，也可以用這種在以下P離子注入步驟中摻入鎳的開口部分。
接著，在這種情況下，利用離子注入法或等離子摻雜法摻入P(磷)離子。在該實施例的摻雜步驟中，加速電壓為5-25KV，離子劑量為1×1015-8×1015原子/cm2(最好為5×1013-1×1015原子/cm2)。
由此，在P離子摻入?yún)^(qū)(此后稱之為磷摻入?yún)^(qū))3016-3018中摻入了濃度為5×1019-2×1021原子/cm3的P離子。由此，磷離子摻入?yún)^(qū)3016-3018形成為非晶(圖19A)。
在該實施例的結(jié)構(gòu)中，摻入到磷摻入?yún)^(qū)3016和3017中的P離子用于催化元素的吸除。摻入到磷離子摻入?yún)^(qū)3018中的P離子用于使硅膜具有N型導電類型，以便該膜形成附加電容的下電極。
與此類似，根據(jù)該實施例，形成由磷元素吸除鎳的區(qū)域，同時可以形成將變成附加電容的下電極的N型導電層，從而簡化了制造步驟。當然，磷摻入?yún)^(qū)3018也具有吸除催化元素的作用。
在P離子摻入步驟結(jié)束后，去掉光刻膠掩模3012，并在氮氣氛中，在400-700℃(一般為600℃)的溫度下熱處理2-24小時(一般為8-15小時)，使殘留于橫向生長區(qū)3008和3009中的鎳遷移到磷摻入?yún)^(qū)3019-3021中。此時，磷摻入?yún)^(qū)3019-3021再結(jié)晶(圖19B)。
由此，殘留于橫向生長區(qū)3008和3009中的鎳被磷摻入?yún)^(qū)3019-3021吸除掉，且獲得了鎳濃度降低了的橫向生長區(qū)3022和3023。順便提及，磷元素的吸雜步驟公開于本發(fā)明人等于1997年3月27日申請的日本專利申請平9-94607。
本發(fā)明人通過SIMS(二次離子質(zhì)譜儀)證實的結(jié)果是，圖19B所示步驟后，橫向生長區(qū)3022和3023中所含的鎳濃度降低至最多5×1017原子/cm3(比檢測的下限還小的值，所以不能進行測量)。
此時，由于鎳被吸入到磷摻入?yún)^(qū)3019-3021中，所以這些區(qū)變?yōu)楹邼舛孺嚨膮^(qū)。根據(jù)SIMS的分析，可以證實，其中的鎳濃度在1×1018-1×1020原子/cm3。
然而，即使鎳存在于隨后將用作附加電容的下電極的磷摻入?yún)^(qū)3021中，該區(qū)用作下電極也沒問題。磷摻入?yún)^(qū)3019和3020至少不用于溝道形成區(qū)(也不能用作源/漏區(qū))。這樣，由于在形成有源層時，磷摻入?yún)^(qū)3019和3020基本上被全除去，所以鎳的存在不會引起問題。
以此方式獲得圖19B所示的狀態(tài)后，構(gòu)圖硅膜，形成有源層3024-3026。有源層3024和3025分別變?yōu)橹饕獦?gòu)成外圍電路的CMOS電路的N型TFT和P型TFT。有源層3026變?yōu)闃?gòu)成象素矩陣電路的象素TFT(該實施例中為N型TFT)。
構(gòu)圖時，要求去掉作為鎳摻入?yún)^(qū)的部分和橫向生長區(qū)的端部。這是因為，這些區(qū)在很窄的區(qū)域中含有相當高濃度的鎳，所以首先在隨后的腐蝕步驟中腐蝕這些區(qū)，并且存在著污染液態(tài)試劑等的可能性。
構(gòu)圖時，由于首先腐蝕鎳摻入?yún)^(qū)和橫向生長區(qū)的端部，所以在底層(底膜或石英基片表面)中形成一個臺階。特別是，由于鎳摻入?yún)^(qū)中的此臺階傾向于變大，所以必須予以注意。
接著，去除形成于硅膜表面上的氧化物(未示出)。由于這種表面氧化物吸收了硅膜中的沾污等，所以通過去除此氧化物可以獲得潔凈的硅膜表面。
然后，利用等離子CVD法，直接形成將變成柵絕緣膜的氧化硅膜3027，厚10-150nm。當然也可以用低壓CVD法、濺射法等。另外ECR等離子CVD法或高密度離子CVD法也是有效的(圖19C)。
接著，形成由鋁或主要含鋁的材料制成的電極圖形3028-3031。電極圖形3028-3030分別為構(gòu)成CMOS電路或象素TFT的柵電極的原形。電極圖形3031為附加電容的上電極原形(圖20A)。
由于該實施例采用三柵TFT作象素TFT，所以電極圖形3030被分成所示的三個，但它們實際上是彼此相連的，為同一個電極。
以此方式獲得了圖20A所示的狀態(tài)后，接著進行兩步陽極氧化步驟。順便提及，以下所述的從陽極氧化到離子(磷(P)或硼(B))注入的步驟源于由本發(fā)明人等的日本未審查特許公開平7-135318中公開的技術(shù)。所以，詳細情況等請參見此文獻。
形成電極圖形3028-3031后，首先用3％的草酸溶液進行陽極氧化，形成多孔的陽極氧化膜3032-3035。接著，用含3％酒石酸的1，2-亞乙基醇溶液進行陽極氧化，形成無孔陽極氧化膜3036-3039。兩次陽極氧化步驟后，限定柵電極3040-3042和附加電容的上電極3043。
以此方式獲得了圖20B所示狀態(tài)后，利用柵電極和多孔陽極氧化膜作掩模，進行柵絕緣膜3027的干法腐蝕。通過此步驟，形成柵絕緣膜3044-3047，柵絕緣膜3047用作附加電容的電容絕緣膜(圖20C)。
接著，如圖20D，去除多孔陽極氧化膜3032-3035，進行高加速度的P離子注入和低加速度的P離子注入。通過此步驟，形成N型TFT的源區(qū)3048、漏區(qū)3049、一對低濃度雜質(zhì)區(qū)(也稱為LDD區(qū))3050和溝道形成區(qū)3051。
另外，由于象素TFT由N型TFT構(gòu)成，所以形成了象素TFT的源區(qū)3052、漏區(qū)3053、一對低濃度雜質(zhì)區(qū)3054和溝道形成區(qū)3057-3059。
此時，P離子也摻入到P型TFT的有源層中，這樣一來，便形成了濃度可與以上源/漏區(qū)相比的含P離子的區(qū)3060和3061，及濃度可與以上低濃度雜質(zhì)區(qū)相比的含P離子的區(qū)3062。P離子未摻入到區(qū)3063中，所該區(qū)保持先前所加的P離子濃度。然而，該區(qū)實際上與象素TFT和漏區(qū)3053成一體。
接著，提供光刻膠掩模3064，只暴露出P型TFT，進行高加速度的B離子注入和低加速度的B離子注入。通過此步驟，圖20D所示的含P離子3060-3062全部轉(zhuǎn)換成P型，由此形成了P型TFT的源區(qū)3065、漏區(qū)3066、一對低濃度雜質(zhì)區(qū)3067及溝道形成區(qū)3068(圖21A)。
利用上述離子注入步驟，可以僅通過一步構(gòu)圖步驟形成N型TFT和P型TFT的源區(qū)/漏。
接著，去掉光刻膠掩模3064，借助爐退火、激光退火和燈退火中的任一退火方法或這些方法結(jié)合，激活所注入的P離子和B離子。激活的同時，因離子注入導致的有源層結(jié)晶度無序被修復。
然后，形成氧化硅膜和氮化硅膜構(gòu)成的層疊膜，作為第一層間絕緣膜3069。形成接觸孔后，形成源電極3070-3072、漏電極3073和3074(圖21B)。
然后，形成厚0.5-3μm(最好為1.5-2.5μm)的有機樹脂膜(聚酰亞胺、聚酰胺、聚酰亞胺氨化物(polyimide amide)、丙烯酸等)作為第二層間絕緣膜3075。有機樹脂膜的最顯著特點是相對介電常數(shù)較低(約為2.0-3.4)。由此，可以極大地減小布線間的寄生電容。即，在形成需要高頻驅(qū)動的電路如邏輯電路時，可以有效地抑制工作速度的降低。
然后，在第二層間絕緣膜3075中形成接觸孔，并形成象素電極3076。在該實施例，象素電極3076由鋁或主要含鋁的材料制成。
最后，在氫氣氛中進行熱處理，對所獲得的整個TFT進行氫化作用，以減少有源層中的懸掛鍵。以此方式，完成如圖21C所示的在同一基片集成CMOS電路和象素TFT的有源矩陣基片。
此后，利用公知的單元組裝步驟，將液晶層夾持在上述有源矩陣基片和相對基片中間后，便形成了反射型液晶顯示裝置。
對例如液晶材料或單元間隙等的設計可以由操作者適當?shù)卮_定。盡管該實施例在相對側(cè)采用了黑掩模的結(jié)構(gòu)，但可以修改該結(jié)構(gòu)，使黑掩模設置于有源矩陣基片側(cè)的需要部位處。
該實施例中，相當重要的一點是橫向生長區(qū)的生長距離彼此不同。
例如，在橫向生長區(qū)中，甚至在同一區(qū)域中根據(jù)位置的不同結(jié)晶度也稍有不同。這種情況下，如果多個TFT形成于一個橫向生長區(qū)中，則兩分開的TFT間的電特性會不同。
然而，這種特性上的細微差別對處理模擬信號的電路或高頻驅(qū)動的電路來說不成問題。這樣一來，要求在需要的部位以需要的距離形成橫向生長區(qū)，由此形成具有細微特性差別的一組TFT。
本發(fā)明對于這種需求來說是一項極有效的技術(shù)。而且，由于可以利用離子注入法極大地減小催化元素摻入?yún)^(qū)所占面積，所以可以極大地提高電路設計的自由度。
所以，從未來半導體電路的發(fā)展趨勢看，顯然本發(fā)明對于由超精細加工形成且具有很高的工作速度的高頻電路等來說極有效。
盡管實施例1或6用鋁或主要由鋁組成的材料作柵電極，但也可以用一種導電類型的結(jié)晶硅膜作柵電極。
另外，還可以用例如鈦、鉭、鎢或鉬等金屬材料，金屬材料與硅的化合物的金屬硅化物等作柵電極。
該實施例中，將說明通過用不同于實施例的方法控制催化元素(鎳)的摻入量來控制橫向生長區(qū)的生長距離的實例。
圖22A中，3100表示玻璃基片，其上提供有底膜，3101表示非晶硅膜。形成掩蔽絕緣膜3102，然后形成開口部分3103和3104。
此時，通過改變開口的最小狹縫的寬度控制摻入的鎳的量。該實施例中，外圍電路的最小狹縫寬度由“a”表示，象素矩陣電路的最小狹縫寬度由“b”表示。
此時，通過離子注入法注入鎳。注入條件可以與實施例1相同。該實施例中，在加速電壓為10KV、劑量為2×1014原子/cm2的條件下進行鎳離子注入(圖22A)。
此時，由于同時進行離子注入步驟，所以摻入到開口部分3103和3104中的鎳濃度彼此相同。然而，通過該離子注入步驟形成的鎳摻入?yún)^(qū)3105和3106中的鎳摻入量隨開口部分3103和3104的最小狹縫寬度的不同而不同。
在獲得圖22A所示狀態(tài)后，在與實施例1相同的條件下進行熱處理，使非晶硅膜3102結(jié)晶。該實施例中，在570℃進行14小時(圖22B)熱處理，進行結(jié)晶步驟。
通過此結(jié)晶步驟形成橫向生長區(qū)3107和3108。此時，橫向生長區(qū)3107的生長距離由“A’”表示，而橫向生長區(qū)3108的生長距離由“B’”表示。該實施例中，設計成滿足關系B’＞A’。
該實施例中，最小狹縫寬度“a”確定成使結(jié)晶后的橫向生長區(qū)3107的生長距離變?yōu)椤癆’”，而最小狹縫“b”確定成使橫向生長區(qū)3108的生長距離為“B’”。為此，必需在該實施列的離子注入條件(10KV，2×1014原子/cm2)下預先獲得最小狹縫寬度與生長距離間的這種關系。
在象該實施例這樣同時進行離子注入步驟的情況下，由于摻入的鎳濃度在整個基片上是統(tǒng)一的，所以控制最小狹縫寬度便可以控制摻入鎳的量，并進一步控制橫向生長區(qū)的生長距離。隨后的步驟可與實施例1相同。
另外，采用該實施例的這種結(jié)構(gòu)的情況下，在隨后進行如圖19A所示的P離子注入步驟時，可以利用掩蔽絕緣膜3102作掩模摻入磷。這樣，便不必再提供光刻膠掩模，并省去一個構(gòu)圖步驟，所以可以簡化制造工藝。
盡管實施例1-4或?qū)嵤├?展示了平面型TFT作為典型TFT結(jié)構(gòu)的實例，但本發(fā)明可以采用如顛倒參差型TFT等底柵型TFT。
因此，不管半導體元件(半導體器件)的結(jié)構(gòu)如何皆可以應用本發(fā)明，本發(fā)明不限于特定結(jié)構(gòu)的半導體元件。
該實施例中，將說明通過不同于實施例6的結(jié)構(gòu)進行催化元素(鎳)的離子注入步驟的實例。
圖23中，3400表示玻璃基片，3401表示底膜，3402表示非晶硅膜，3403表示由氧化硅膜等制成的緩沖層，3404表示具有開口部分的光刻膠掩模。緩沖層3403可以利用如等離子CVD法等汽相法形成，在某些情況下，還可以利用例如熱氧化或UV氧化等簡單氧化法形成。
該實施例的特點是不直接在非晶硅膜3402中注入催化元素，而是通過緩沖層3403注入催化元素。這種情況下，無需說，可以將離子注入時離子的分布調(diào)節(jié)成使峰值位于非晶硅膜3402中。
甚至在該實施例的結(jié)構(gòu)中，可以通過使離子注入條件最佳化，在非晶大膜3402中形成鎳摻入?yún)^(qū)3405和3406。根據(jù)該實施例的結(jié)構(gòu)，由于離子注入時產(chǎn)生的損傷沒有直接到達非晶硅膜3402，所以可以避免由于損傷造成的不良影響。另外，可以防止除催化元素外的雜質(zhì)元素(氣氛中所含元素等)在離子注入時同時注入。
另外，有效的是利用等離子CVD法連續(xù)形成非晶硅膜3402和緩沖層3402的結(jié)構(gòu)。該結(jié)構(gòu)中，不會發(fā)生雜質(zhì)附著于非晶硅膜3402的表面，并在離子注入時被一同注入。
還可以進行該實施例的結(jié)構(gòu)與實施例1或6的結(jié)構(gòu)結(jié)合的離子注入步驟。
盡管實施例1或6用離子注入法作為摻入P離子的手段，但該實施例中將說明用汽相法的實例。
該實施例中，在非晶硅膜表面需要的部位提供絕緣膜，這種情況下，用等離子CVD法形成含磷薄膜。該薄膜可以通過在膜形成氣體中摻入磷化氫(PH3)等形成。
由此，在用磷元素吸雜(熱處理)時，形成有薄膜的區(qū)用作吸雜區(qū)。
該實施例中，將說明用液相法作摻入P離子方法的實例。具體地，通過溶液涂敷形成典型為PSG(磷硅玻璃)的薄膜。
另外，這種情況下，在非晶硅膜的需要部位提供絕緣層，此時，涂敷作為PSG原材料的溶液，并進行旋涂，從而形成含磷薄膜。利用這種方法，可以形成吸雜區(qū)。
該實施例中，將說明的實例為，由鹵族元素進行吸雜步驟，代替實施例6的磷元素吸雜步驟。必要時使用與實施例1相同的參考數(shù)字。
首先，與實施例1的步驟相同，獲得圖24A所示狀態(tài)。此狀態(tài)相當于實施例18C所示狀態(tài)。
接著，在獲得圖24C所示狀態(tài)后，在含鹵族元素的氣氛中進行熱處理。該實施例中，氧氣(O2)氛中含有0.5-10vol％(一般為3vol％)的氯化氫(HCl)(圖24B)。
除HCl外，可以用選自包括HF、NF3、HBr、Cl2、ClF3、BCl3、F2、Br2等中的一種或多種含鹵族元素化合物。另外，也可以用鹵素的氫化物。
最好是在超過700℃的溫度下進行熱處理，以便有效地進行氯的吸雜。該溫度一般在800-1000℃(該實施例為950℃)。通過該處理，徹底去除或減少了整個結(jié)晶硅膜中的鎳。
本發(fā)明人的SIMS(二次離子質(zhì)譜儀)結(jié)果發(fā)現(xiàn)，圖24B所示步驟后，橫向生長區(qū)3501和3502中所含的鎳濃度最少降低到5×1017原子/cm3(低于檢測的下限，所以可以不測量)。
而且，鹵族元素通過該熱處理進入到橫向生長區(qū)內(nèi)部。這樣，最后有源層(橫向生長區(qū))內(nèi)鹵族元素的濃度為1×1015-1×1020原子/cm3。
本發(fā)明人通過TEM(透射電子顯微鏡)分析橫向生長區(qū)3501和3502，結(jié)果證明，該區(qū)的晶體結(jié)構(gòu)中許多并排排列的棒狀或扁平棒狀晶體趨向于一個特定方向聚集在一起。
該晶體結(jié)構(gòu)的特點與上述橫向生長區(qū)幾乎相同。然而，通過本發(fā)明人的各種分析，可以得出以下結(jié)論，晶格在各棒狀晶體(可以稱為針狀晶體)間的邊界(品界)中是連續(xù)的，所以晶界的密度(conformity)很好且電無源。
證明了具有這種晶體結(jié)構(gòu)的結(jié)晶硅膜的有源層的TFT，其電特性優(yōu)于形成于單晶硅上的MOSFET。該晶體結(jié)構(gòu)的具體情況見1996年11月29日申請的日體專利申請平8-335152。
在以此方式獲得圖24B所示狀態(tài)后，構(gòu)圖硅膜，以形成有源層3503-3505。有源層3503和3504分別變成主要構(gòu)成外圍電路的CMOS電路的N型TFT和P型TFT。有源層3505變成構(gòu)成象素矩陣電路的象素TFT。
接著，利用等離子CVD法，形成將變成柵絕緣膜的氧化硅膜3506，其厚度為10-150nm，并在超過700℃的溫度下再進行熱處理。此時，熱處理氣氛最好是如上所述的含鹵族元素的氣氛。這種情況下，處理條件可以與上述條件相同(圖24C)。
另外，熱處理結(jié)束時，增加在惰性氣氛中的熱處理，以有效地提高柵絕緣膜3506的膜質(zhì)量。
希望通過該熱處理進一步去除殘留于有源層中的鎳。另外，在有源層3503-3505和柵絕緣膜3506間的界面形成熱氧化膜，并可以得到有源層和柵絕緣膜間的優(yōu)異界面，該界面幾乎沒有界面態(tài)等。此后，可以用與實施例6類似的步驟制造半導體器件。
本發(fā)明中，除圖2所示的離子注入法外，可以采用如不用光刻膠掩模直接在非晶硅膜中摻入催化元素的方法，這構(gòu)成另一實施例。
關于此方法，有一種如只向微小光點輻射離子的FIB(聚焦離子束)法的技術(shù)。根據(jù)該技術(shù)，利用含催化元素的會聚離子束直接進行構(gòu)圖，以便在所需部位形成所需形狀的催化元素摻入?yún)^(qū)。
根據(jù)該實施例，可以簡化形成光刻膠掩模的步驟和構(gòu)圖的步驟，所以可以降低制造成本，提高產(chǎn)量。
該實施例中，將說明與實施例2所示的層間絕緣膜(第一至第三)結(jié)合的一些實例。
首先，圖7D中，用聚酰亞胺作第一和第二層間絕緣膜557和563，作為主要含鋁的的布線558-562的底層，和作為由鈦膜制成的黑掩模564的底層。用丙烯酸作第三層間絕緣膜565，作為象素電極566的底層。
在本發(fā)明人的實驗條件下，由于布線558-562和黑掩模564的膜生長溫度(300℃)比丙烯酸的耐熱溫度(200℃)略高，所以最好采用能夠耐受作為底層的膜生長溫度的聚酰亞胺(耐熱溫度為約350-400℃)。由于象素電極566在室溫下形成，所以有低耐熱性的丙烯酸可以用作底層。然而，這種結(jié)構(gòu)僅限于象素電極566由具有低膜生長溫度的材料(如可以在低于丙烯酸的耐熱溫度下形成膜的材料)例如ITO制造的情況。
這種結(jié)構(gòu)具有以下優(yōu)點。
(1)由于丙烯酸具有光敏性，可以直接構(gòu)圖，而不必利用光刻膠掩模，所以可以簡化制造步驟。
(2)由于丙烯酸比聚酰亞胺便宜，氫可以降低制造成本。
(3)ITO和丙烯酸間的粘附力比ITO與聚酰亞胺間的要好。
(4)由于丙烯酸平整性好，所以可以產(chǎn)生均勻的電場，加于象素電極上。
關于其它實例，所有層間絕緣膜皆可以用聚酰亞胺，或所有層間絕緣膜皆可以用丙烯酸。然而，在所有層間絕緣膜用丙烯酸制造時，先決條件是，形成丙烯酸膜后，所進行的步驟應在低于丙烯酸的耐熱溫度的溫度下進行。
本發(fā)明可以應用于任何半導體器件，任何半導體器件只要其電路利用具有絕緣表面的基片上的TFT形成，皆包含在本發(fā)明的應用范圍內(nèi)。這種半導體器件包括只用作如IC和VLAI等的邏輯電路和用于如有源矩陣型電光器件等顯示器的器件。
尤其是，關于有源矩陣型電光器件，利用包括圖1所示的內(nèi)建邏輯電路的系統(tǒng)顯示器，本發(fā)明可以應用于有源矩陣型液晶顯示器件、有源矩陣型EL顯示器件、有源矩陣EC顯示器件等。
這些有源矩陣顯示器件大體上分為透射型顯示器件和反射型顯示器件。例如，透射型液晶顯示器件是背光源設置于有源矩陣基片(其上設置有TFT的基片)背側(cè)，通過看見透過顯示單元的光識別圖象的器件。反射型液晶顯示器件是從有源矩陣基片的表面?zhèn)热氲纳涔獗辉O置于有源矩陣基片上的象素電極反射，通過看反射光便可識別圖象的器件。
盡管透射型顯示器件和反射型顯示器件的TFT結(jié)構(gòu)沒有多大差別，但可以知道的特點是，兩者間形成象素電極的材料不同。例如，在制造透射型顯示器件時，用透明ITO等電極作圖14A中的象素電極1411便已足夠。而在制造反射型顯示器件時，利用具有高反射率的不透明電極作象素電極1411方可。
以此方式，通過稍微改變TFT的結(jié)構(gòu)，本發(fā)明便可用于透射型和反射型顯示器件。尤其是，由于對于反射型顯示器件來說孔徑比不成問題，因此具有設計自由度比透射型顯示器件高的優(yōu)點。例如，在透射型液晶顯示器件中，象素區(qū)幾乎由光通過的窗口部分構(gòu)成，如圖形顯示區(qū)1414。另一方面，反射型液晶顯示器件中，由于其它電路可以形成于圖象顯示區(qū)的背側(cè)，所以集成度可以進一步提高。
在該實施例中，構(gòu)成象素矩陣電路的象素結(jié)構(gòu)的實例如圖25所示。然而，為了簡化結(jié)構(gòu)省略了象素電極。
圖25中，11表示有源層，相當于圖19C中的有源層3026。該實施例中，在漏側(cè)形成有源層11，使之在所有象素中延伸，該實施例的特點在于，有源層也用作附加電容的下電極12。
柵線13通過柵絕緣膜設置于其上。柵線13相當于圖20B中的柵電極3042。另外，附加電容的上電極14形成于除柵線13以外的區(qū)域。上電極14相當于圖20B中的上電極3043。
這種情況下，上電極14設置成有幾乎與將變成下電極的有源層相同的形狀，并形成幾乎相當于象素所占面積的附加電容。鄰近象素的上電極14彼此電連接(上電極與柵線并取聯(lián)，以便不與柵線交叉)。即，所有象素中的附加電容的上電極保持相同的電位。
接著，通過第一層間絕緣膜，在柵線13和附加電容上電極14上形成源電極(源線)15和漏電極16。這些電極相當于圖21B中的源電極3072和漏電極3074。
盡管未示出，但如圖21C所示，形成層間絕緣膜3075和象素電極3076，并進行已知的單元組裝步驟后，便完成了反射型液晶顯示器件。在采用該實施例的結(jié)構(gòu)時，即使象素區(qū)變小，也可以確保利用該區(qū)的附加電容的最大值。
如果將該實施例所示結(jié)構(gòu)制成相當于XGA，則很難利用橫向生長區(qū)形成設置于象素矩陣電路中的TFT的有源層。這是因為，XGA中象素尺寸很小，約30μm2，所以如果利用常規(guī)方法形成較大鎳摻入?yún)^(qū)，那么將不可能通過去除摻入?yún)^(qū)而形成附加電容的下電極。
然而，本發(fā)明中，由于采用了在源電極15等之下提供鎳摻入?yún)^(qū)，所以不會發(fā)生上述問題。
本實施例中，將說明將本發(fā)明應用于不同于實施例13的反射型液晶顯示器件的實例。圖26A是該器件的頂視圖(然而，省略了相對基片、液晶層和象素電極)，圖26B是其剖面圖。
圖26A和26B中，20表示有源層，21表示柵電極(柵線)，22表示源電極(源線)，23表示漏電極。此時漏電極23形成得較大(虛線所示區(qū))，所以該電極在象素區(qū)的整個表面上延伸。該漏電極23用作附加電容的下電極。
在漏電極上形成氮化硅膜24(見圖26B)，并在氮化硅膜上形成鈦膜25，鈦膜25用作附加電容的上電極，氮化硅膜24夾持在漏電極13和鈦膜25之間，形成附加電容。
實際上，如圖26B所示，形成象素電極26以掩蔽整個象素。然后在其上形成取向膜(未示出)。這里，總體來說它們被稱為有源矩陣基片。
而且，如圖26B所示，制備相對基片，該基片為在透明基片27上形成有透明導電膜28和取向膜(未示出)的基片。根據(jù)需要，濾色器、黑掩模等可以設置于相對基片上。
液晶層30被密封材料29密封，夾持于相對基片和有源矩陣基片之間。液晶材料可以根據(jù)如ECB模式或賓主模式等液晶驅(qū)動模式適當?shù)馗淖儭?br> 該實施例中，液晶層不設置于外圍電路之上，以防止在外圍電路和相對基片側(cè)的透明導電膜28間形成寄生電容。當然，本發(fā)明可應用于液晶層設置于基片整個表面上的結(jié)構(gòu)。
在實施例13和7中，盡管說明了構(gòu)成反射型液晶顯示器件的實例，但不必說，本發(fā)明還可以應用于透射型液晶顯示器件。
由于本發(fā)明具有電路設計自由度較大的效果，所以對于提高透射型顯示器件的孔徑比很有效。
本發(fā)明還可應用于除液晶顯示器件外的電光器件。這種電光器件包括EL(電致發(fā)光)顯示器件、EC(電色)顯示器件等。
該實施例中，將參照圖16A-16E說明利用實施例8所示的電光器件的應用產(chǎn)品，其中實施例8是可以應用本發(fā)明的一個實例。
利用本發(fā)明的半導體器件包括(數(shù)字)視頻攝象機、(數(shù)字)靜態(tài)攝象機、頭頂式顯示器、汽車導航系統(tǒng)。個人計算機、便攜式信息終端(汽車電腦、便攜式電話等)等。
圖16A示出了一種汽車電腦，它由主體2001、攝象部分2002、圖象接收部分2003、操作開關2004、和顯示器件2005構(gòu)成。在本發(fā)明應用于顯示器件2005，以便與顯示控制電路、運算電路等成一體時，便可以實現(xiàn)卡式汽車電腦。
圖16B展示了一種頭頂式顯示器，它由主體2101、顯示器件2102和曲柄部分2103構(gòu)成。在本發(fā)明應用于顯示器件2102時，可以極大地減小此顯示器件。
圖16C展示了一種汽車導航系統(tǒng)，它由主體2201、顯示器件2202、操作開關2203和天線2204構(gòu)成。由于來自衛(wèi)星的信息傳輸?shù)狡噷Ш较到y(tǒng)，所以必須進行極高驅(qū)動頻率的電路的信號處理。在本發(fā)明應用于顯示器件2202時，可以進一步減小汽車導航系統(tǒng)的尺寸，并降低成本。
圖16D展示了一種便攜式電話，它由主體2301、聲音(音頻)輸出部分2302、聲音(音頻)輸入部分2303、顯示器件2304、操作開關2305和天線2306構(gòu)成。在本發(fā)明應用于顯示器件2304時，便可以安裝數(shù)字顯示監(jiān)視器。
圖16E展示了一種視頻攝象機，它由主體2401、顯示器件2402、聲音(音頻)輸入部分2403、操作開關2404、電池2405和圖象接收部分2406構(gòu)成。在本發(fā)明應用于顯示器件2402時，可以極大地簡化器件結(jié)構(gòu)，從而可以實現(xiàn)極小尺寸器件。
如上所述，本發(fā)明的應用范圍很廣泛，本發(fā)明可以應用于任何場合的顯示媒體。由于本發(fā)明的應用可以使有源矩陣顯示器自身具有各種功能，所以可以極大地減小電樂器件的尺寸。不久地將來，便可以通過此系統(tǒng)顯示器實現(xiàn)卡式的便攜式電光器件。
實現(xiàn)本發(fā)明的第一發(fā)明的極重要結(jié)構(gòu)是獲得具有獨特晶體結(jié)構(gòu)體的硅薄膜，該薄膜是通過對已利用催化元素結(jié)晶化的結(jié)晶硅膜進行利用鹵族元素的催化元素吸除工藝得到的。
利用通過實施例2所述制造步驟形成的硅薄膜的TFT具有以下特點，具有可與利用單晶硅的MOSFET相比的亞閾值系數(shù)，和高場效應遷移度。由一簇多個棒狀或扁平棒狀晶體構(gòu)成的晶體結(jié)構(gòu)體所形成的硅薄膜，具有制利用自身抑制短溝道效應的作用，即使TFT制作得很小，也可以實現(xiàn)高耐壓和高工作速度特性，且不要利用溝道摻雜法等。
通過利用具有極好性能即驅(qū)動頻率和工作電壓范圍寬的TFT，可以在同一基片上形成高頻驅(qū)動TFT和高耐壓驅(qū)動TFT。
第二發(fā)明的結(jié)構(gòu)是，利用離子注入法作為摻入催化元素的方法，在要求部位形成具有所需生長距離的橫向生長區(qū)。利用該技術(shù)，甚至在電路由溝道長度為0.25-0.7μm的極小TFT構(gòu)成時，也可以形成隨電路設計不同而具有合適尺寸的橫向生長區(qū)，所以可以容易地統(tǒng)一器件特性。
由于可以實現(xiàn)上述效果，所以可以形成一種半導體器件，其中在具有絕緣表面的的基片上形成有由TFT構(gòu)成的邏輯電路。另外，可以甚至實現(xiàn)帶有包括邏輯電路、驅(qū)動電路和象素電路的內(nèi)建邏輯電路的半導體器件，其中高頻驅(qū)動TFT和高耐壓驅(qū)動TFT裝在同一基片上。
由于除象素矩陣電路和驅(qū)動電路外，本發(fā)明的半導體器件還承載著顯示控制電路、存儲電路和最終可以包括運算電路的邏輯電路，所以其可以用作功能多且輕便的系統(tǒng)顯示器。而且，高頻驅(qū)動電路設計成使工作電壓不會變得比所需電壓更大，所以電功耗相當?shù)汀?br> 而且，例如在將這種半導體器件應用于液晶顯示器件，或利用這種顯示器件的應用產(chǎn)品作顯示監(jiān)視器時，可以提供體積小、重量輕且便宜的產(chǎn)品。
權(quán)利要求
1.一種含有一個顯示器件的便攜式信息終端，所述顯示器件包括包括在同一基片上的象素矩陣電路、驅(qū)動電路和邏輯電路，其中象素矩陣電路、驅(qū)動電路和邏輯電路包括多個薄膜晶體管，每個薄膜晶體管皆具有結(jié)晶硅膜的有源層，和60-100mV/十位的亞閾值系數(shù)，及其中根據(jù)各電路所需的特性，包括在各電路中的多個薄膜晶體管的溝道形成區(qū)由生長距離彼此不同的各橫向生長區(qū)制成。
2.根據(jù)權(quán)利要求1的便攜式信息終端，其中一些橫向生長區(qū)將變成構(gòu)成邏輯電路和/或驅(qū)動電路的薄膜晶體管的溝道形成區(qū)，另一些橫向生長區(qū)將變成構(gòu)成象素矩陣電路的薄膜晶體管的溝道形成區(qū)，而且前者的生長距離小于后者的生長距離。
3.根據(jù)權(quán)利要求1的便攜式信息終端，其中所述多個薄膜晶體管的溝道長度與橫向生長區(qū)的生長距離有關。
4.一種含有一個顯示器件的便攜式信息終端，所述顯示器件包括在同一基片上的象素矩陣電路、驅(qū)動電路和邏輯電路，其中所述象素矩陣電路、驅(qū)動電路和邏輯電路包括多個薄膜晶體管，每個薄膜晶體管皆具有結(jié)晶硅膜的有源層，和60-100mV/十位的亞閾值系數(shù)，及其中包括在各電路中的多個薄膜晶體管的至少溝道形成區(qū)的每一個皆由多個條形晶體區(qū)制成，及其中在多個條形晶體區(qū)內(nèi)部相鄰晶體區(qū)的所有邊界或基本所有邊界處，多個晶體區(qū)中的各原子連續(xù)排列，沒形成晶格缺陷，其中“基本所有”表示即使存在硅原子懸掛鍵，該部分也會被氫或鹵族元素抵消，不會變成晶格缺陷。
5.根據(jù)權(quán)利要求4的便攜式信息終端，其特征在于，所述晶體區(qū)包括氫或鹵族元素，以抵消邊界處不能連續(xù)排列的原子。
6.根據(jù)權(quán)利要求1或4的便攜式信息終端，其特征在于，所述多個薄膜晶體管的至少溝道形成區(qū)的每一個皆由多個條形晶體區(qū)制成。
7.根據(jù)權(quán)利要求1或4的便攜式信息終端，其特征在于，結(jié)晶硅膜由一種晶體結(jié)構(gòu)體構(gòu)成，所說晶體結(jié)構(gòu)體中聚集了彼此平行生長的多個棒狀或扁平棒狀晶體。
8.根據(jù)權(quán)利要求1或4的便攜式信息終端，其特征在于，在構(gòu)成結(jié)晶硅膜的棒狀或扁平棒狀晶體內(nèi)，晶格彼此連續(xù)連接，以便內(nèi)部被當作用于載流子的單晶。
9.根據(jù)權(quán)利要求1或4的便攜式信息終端，其特征在于，至少有源層的溝道形成區(qū)是本征的區(qū)或基本上是本征的區(qū)。
10.根據(jù)權(quán)利要求1或4的便攜式信息終端，其特征在于，所述有源層包括選自Ni、Co、Fe、Sn、Pb、Pd、Pt、Cu、Au中的一種或多種元素，用作催化元素，以促使硅膜的結(jié)晶，所述催化元素的濃度不大于1×1017原子/cm3。
11.根據(jù)權(quán)利要求1或4的便攜式信息終端，其特征在于，所述有源層包括選自Cl、F和Br中的一種或幾種元素，這些元素的濃度為1×1015-1×1020原子/cm3。
12.根據(jù)權(quán)利要求1或4的便攜式信息終端，其特征在于，構(gòu)成所述多個薄膜晶體管中每一個薄膜晶體管的有源層和柵絕緣膜之間的界面包括選自Cl、F和Br中的一種或幾種元素，這些元素的濃度高于1×1020原子/cm3。
13.根據(jù)權(quán)利要求1或4的便攜式信息終端，其特征在于，在多個薄膜晶體管中，構(gòu)成需不小于0.1GHz驅(qū)動頻率的電路的薄膜晶體管的溝道長度為0.25-0.7μm，構(gòu)成需工作電壓超過10V的電路的薄膜晶體管的溝道長度為2-20μm。
14.根據(jù)權(quán)利要求1或4的便攜式信息終端，其特征在于，在多個薄膜晶體管中，構(gòu)成需不小于0.1GHz驅(qū)動頻率的驅(qū)動電路的薄膜晶體管的溝道長度為0.25-0.7μm，構(gòu)成需工作電壓超過10V的象素矩陣電路的薄膜晶體管的溝道長度為2-20μm。
15.根據(jù)權(quán)利要求1或4的便攜式信息終端，其特征在于，所述便攜式信息終端選自便攜式計算機和移動電話構(gòu)成的組中。
16.一種含有一個顯示器件的攝象機，所述顯示器件包括包括在同一基片上的象素矩陣電路、驅(qū)動電路和邏輯電路，其中象素矩陣電路、驅(qū)動電路和邏輯電路包括多個薄膜晶體管，每個薄膜晶體管皆具有結(jié)晶硅膜的有源層，和60-100mV/十位的亞閾值系數(shù)，及其中根據(jù)各電路所需的特性，包括在各電路中的多個薄膜晶體管的溝道形成區(qū)由生長距離彼此不同的各橫向生長區(qū)制成。
17.根據(jù)權(quán)利要求16的攝象機，其中一些橫向生長區(qū)將變成構(gòu)成邏輯電路和/或驅(qū)動電路的薄膜晶體管的溝道形成區(qū)，另一些橫向生長區(qū)將變成構(gòu)成象素矩陣電路的薄膜晶體管的溝道形成區(qū)，而且前者的生長距離小于后者的生長距離。
18.根據(jù)權(quán)利要求16的攝象機，其中所述多個薄膜晶體管的溝道長度與橫向生長區(qū)的生長距離有關。
19.一種含有一個顯示器件的攝象機，所述顯示器件包括在同一基片上的象素矩陣電路、驅(qū)動電路和邏輯電路，其中所述象素矩陣電路、驅(qū)動電路和邏輯電路包括多個薄膜晶體管，每個薄膜晶體管皆具有結(jié)晶硅膜的有源層，和60-100mV/十位的亞閾值系數(shù)，及其中包括在各電路中的多個薄膜晶體管的至少溝道形成區(qū)的每一個皆由多個條形晶體區(qū)制成，及其中在多個條形晶體區(qū)內(nèi)部相鄰晶體區(qū)的所有邊界或基本所有邊界處，多個晶體區(qū)中的各原子連續(xù)排列，沒形成晶格缺陷，其中“基本所有”表示即使存在硅原子懸掛鍵，該部分也會被氫或鹵族元素抵消，不會變成晶格缺陷。
20.根據(jù)權(quán)利要求19的攝象機，其特征在于，所述晶體區(qū)包括氫或鹵族元素，以抵消邊界處不能連續(xù)排列的原子。
21.根據(jù)權(quán)利要求16或19的攝象機，其特征在于，所述多個薄膜晶體管的至少溝道形成區(qū)的每一個皆由多個條形晶體區(qū)制成。
22.根據(jù)權(quán)利要求16或19的攝象機，其特征在于，結(jié)晶硅膜由一種晶體結(jié)構(gòu)體構(gòu)成，所說晶體結(jié)構(gòu)體中聚集了彼此平行生長的多個棒狀或扁平棒狀晶體。
23.根據(jù)權(quán)利要求16或19的攝象機，其特征在于，在構(gòu)成結(jié)晶硅膜的棒狀或扁平棒狀晶體內(nèi)，晶格彼此連續(xù)連接，以便內(nèi)部被當作用于載流子的單晶。
24.根據(jù)權(quán)利要求16或19的攝象機，其特征在于，至少有源層的溝道形成區(qū)是本征的區(qū)或基本上是本征的區(qū)。
25.根據(jù)權(quán)利要求16或19的攝象機，其特征在于，所述有源層包括選自Ni、Co、Fe、Sn、Pb、Pd、Pt、Cu、Au中的一種或多種元素，用作催化元素，以促使硅膜的結(jié)晶，所述催化元素的濃度不大于1×1017原子/cm3。
26.根據(jù)權(quán)利要求16或19的攝象機，其特征在于，所述有源層包括選自Cl、F和Br中的一種或幾種元素，這些元素的濃度為1×1015-1×1020原子/cm3。
27.根據(jù)權(quán)利要求16或19的攝象機，其特征在于，構(gòu)成所述多個薄膜晶體管中每一個薄膜晶體管的有源層和柵絕緣膜之間的界面包括高濃度的選自C1、F和Br中的一種或幾種元素。
28.根據(jù)權(quán)利要求16或19的攝象機，其特征在于，在多個薄膜晶體管中，構(gòu)成需不小于0.1GHz驅(qū)動頻率的電路的薄膜晶體管的溝道長度為0.25-0.7μm，構(gòu)成需工作電壓超過10V的電路的薄膜晶體管的溝道長度為2-20μm。
29.根據(jù)權(quán)利要求16或19的攝象機，其特征在于，在多個薄膜晶體管中，構(gòu)成需不小于0.1GHz驅(qū)動頻率的驅(qū)動電路的薄膜晶體管的溝道長度為0.25-0.7μm，構(gòu)成需工作電壓超過10V的象素矩陣電路的薄膜晶體管的溝道長度為2-20μm。
30.根據(jù)權(quán)利要求16或19的攝象機，其特征在于，所述攝象機選自視頻攝象機和靜態(tài)攝象機組成的組。
全文摘要
本發(fā)明提供了含有一個顯示器件的便攜式信息終端或攝象機，所述顯示器件包括包括在同一基片上的象素矩陣電路、驅(qū)動電路和邏輯電路，其中象素矩陣電路、驅(qū)動電路和邏輯電路包括多個薄膜晶體管，每個薄膜晶體管皆具有結(jié)晶硅膜的有源層，和60－100mV/十位的亞閾值系數(shù)，及其中根據(jù)各電路所需的特性，包括在各電路中的多個薄膜晶體管的溝道形成區(qū)由生長距離彼此不同的各橫向生長區(qū)制成。因此，形成于一個橫向生長區(qū)中的TFT的特性能夠盡可能的一致。
文檔編號H01L29/04GK1599074SQ20041006425
公開日2005年3月23日 申請日期1998年1月20日 優(yōu)先權(quán)日1997年1月20日
發(fā)明者山崎舜平, 大谷久 申請人:株式會社半導體能源研究所