專利名稱：防止金屬層擴散的tft電極結構與其制程的制作方法
技術領域：
本發(fā)明由一TFT電極結構與其制程達到防止于薄膜晶體管的金屬層制作時會擴散至鄰近介電層或絕緣層。
背景技術：
薄膜晶體管(Thin Film Transistor，TFT)的結構與制程請參閱如圖1A、圖1B與圖1C所示的美國專利No.6,218，22，其中所描寫為一多層金屬層的薄膜晶體管與其制程(Thin Film Transistor with a Multi-MetalStructure and a Method of Manufacturing the same)，如圖1A所示，其中一玻璃基板10作為絕緣的透明基板，其上沉積一由金屬或合金形成的導電層，之后經(jīng)蝕刻形成此TFT元件的柵極11，此例為一多柵極的TFT結構，在玻璃基板10與柵極11上形成一介電層12，作為柵極11的隔絕層，介電層12可為氧化硅(silicon oxide)、氮化硅(silicon nitride)或是兩者的組合所形成的多層結構。在介電層12上更形成一非晶硅(amorphous silicon)的半導體層13，在此半導體層13上更形成有摻雜N+離子的N+非晶硅層14。
繼續(xù)的制程如圖1B，圖中顯示有一多層結構的多層金屬層15形成于該N+非晶硅層14與介電層12上，各層有不同的蝕刻阻力(etchingresistance)，有較大蝕刻阻力的下層用來防止上層被蝕刻時不會波及下層的結構。
而圖1C與圖1D所示則于圖1A與圖1B所示的結構上利用一層光罩16再依實際需求，用不同的蝕刻方法制作成所需的結構。
最后利用化學沉積法沉積一鈍化層(passivation layer)17于上述結構上，以隔絕與保護下層結構，材料可為氧化硅或氮化硅等，再經(jīng)濺鍍(sputtering)光罩方法形成透明導電電極(ITO)18，也就是之后使用的畫素電極(pixel electrode)。
上述的制程僅TFT制程的一例，其中于玻璃基板10上方制作有一導電層11，但其上的介電層12的制作方式會因高溫制程造成金屬層11的擴散，其可能形成漏電流與導通介電層12的不良導電現(xiàn)象。
再請參閱圖2A至圖2E所示美國專利No.5,838,037薄膜晶體管的陣列制程示意圖。其中的一實施例的三極結構TFT元件有如圖2A所示，在基板21上分且形成一柵極22、一畫素電極(pixel electrode)23與一有保護元件作用的反向電極(counter electrode)24等金屬材料層。
圖2B圖所示為一絕緣層25形成于上述三極之上，并于柵極22的相對位置上方形成第一非晶硅層26與第二非晶硅層27，經(jīng)蝕刻方法在柵極22上方形成所需的形狀。
圖2C所示則于絕緣層25上蝕刻一連接孔28，使畫素電極23可電連接上方的電極，如圖2D所示的源極29與漏極30形成于蝕刻過的絕緣層25與非晶硅層26，27上，并使畫素電極23導電于漏極30，最后如圖2E所示，由一鈍化層(passivation film)31形成一此TFT元件的保護層。
目前薄膜晶體管元件陣列制程中，對于其中的化學氣相沉積過程(Chemical Vapor Deposition，CVD)為一高溫的鍍膜技術，對于易高溫擴散的金屬離子，很容易因擴散至鄰近的介電層或其它絕緣層而污染此制程，而影響生產(chǎn)以及元件特性，且化學氣相沉積的機臺屬于對環(huán)境敏感機臺，其鍍膜品質(zhì)易受到的前制作的結構層的影響。
現(xiàn)有技術中ITO導電玻璃在原本無法導電的母玻璃(mother glass)基板上，鍍上一層可以導電的氧化銦錫(indium tin oxide，ITO)，從而可以扮演電極。而如TFT元件陣列制作的前述技術而言，不論將畫素透明導電電極(ITO)、柵極等電極制作于TFT元件的主動層的上方(Top ITO)或下方(Bottom ITO)，皆為在完成柵極金屬層后的介電層或其它結構以化學氣相沉積的方式進行絕緣層制程，易造成前層金屬離子污染化學氣相沉積機臺。
本發(fā)明以一防止金屬擴散的制程達成降低金屬離子污染化學氣相沉積制程的風險，以畫素透明電極接續(xù)柵極金屬層(Metal)之后制作，可一方面作為金屬離子的阻障層，以避免金屬離子高溫擴散至絕緣層甚至主動層。另一方面，其制作方式即為物理氣相沉積(PVD)方法，對環(huán)境的敏感度較小，且畫素透明電極本身為導電層，可避免金屬離子的影響。

發(fā)明內(nèi)容
本發(fā)明以一防止金屬擴散的制程達成降低金屬離子污染化學氣相沉積制程的風險，以畫素透明電極接續(xù)柵極金屬層(Metall)之后制作，可一方面作為金屬離子的阻障層，以避免金屬離子高溫擴散至絕緣層甚至主動層，亦避免金屬離子影響后層結構，并且其制作方式即為物理氣相沉積(PVD)方法，對環(huán)境的敏感度較小。
本發(fā)明所述的制程由改變其中制程的順序以防止金屬離子擴散至鄰近的絕緣層，該制程步驟至少包括形成一第一金屬層，于一基板上形成該第一金屬層，經(jīng)蝕刻后形成一薄膜晶體管(TFT)的柵極；以及形成一透明導電電極，于該第一金屬層上形成該透明導電電極，經(jīng)蝕刻定義圖形后形成一畫素電極。更接續(xù)包括形成一介電層；形成一非晶硅層電漿增益化學氣相沉積法形成一N+非晶硅層以及形成一第二金屬層，并經(jīng)蝕刻定義該薄膜晶體管的源極與漏極；形成一鈍化層作為此TFT元件的保護層。
而本發(fā)明所述的結構順序包括形成于一基板上的一第一金屬層，經(jīng)蝕刻后為一薄膜晶體管的柵極；于該第一金屬層上方形成一透明導電電極形成一介電層于該透明導電電極上方，為此結構的絕緣層于該介電層上方形成一非晶硅層；以及形成于該非晶硅層上方的一第二金屬層，經(jīng)蝕刻后形成該薄膜晶體管的源極與漏極；形成一鈍化層作為此TFT元件的保護層。
一種防止金屬層擴散的TFT電極結構，該結構至少包括有一第一金屬層，形成于一基板上，經(jīng)蝕刻后為一薄膜晶體管的柵極；一透明導電電極，形成于該第一金屬層上方；一介電層，形成于該透明導電電極上方，為一絕緣層一非晶硅層，形成于該介電層上方；以及一第二金屬層，形成于該非晶硅層上方，經(jīng)蝕刻后形成該薄膜晶體管的源極與漏極。


圖1A至圖1E所示為美國專利美國專利No.6,218,221中多層金屬層的薄膜晶體管結構與其制程示意圖；圖2A至圖2E所示為美國專利No.5,838,037薄膜晶體管的陣列制程示意圖；圖3A至圖3F所示為本發(fā)明實施例的TFT電極結構與其制程示意圖；圖4所示為本發(fā)明防止金屬層擴散的TFT電極制程步驟流程圖。
符號說明玻璃基板 10 導電層11介電層 12 半導體層 13N+非晶硅層 14 多層金屬層15光罩 16 鈍化層17透明導電電極 18 基板 21柵極 22 畫素電極 23反向電極 24 絕緣層25第一非晶硅層 26 第二非晶硅層 27連接孔 28 源極 29
漏極 30 鈍化層31玻璃基板 300 第一金屬層301透明導電電極 302 介電層303非晶硅層 304 非晶硅層 304aN+非晶硅層 304b第二金屬層305N+多晶硅層 304b’，304b” 第二金屬層305’，305”鈍化層 306 保護電路 308a三極結構 308b畫素電極 302’具體實施方式
本發(fā)明為一種防止金屬層擴散的TFT電極結構與其制程，用以防止于薄膜晶體管(TFT)的金屬層制作時會擴散至鄰近的絕緣層，尤其應用于以銅作為該金屬層的材料時，以改善TFT制程的漏電現(xiàn)象與不良導電的情形。
在薄膜晶體管的制程中，本發(fā)明將畫素透明電極接續(xù)柵極金屬層之后制作，可作為該柵極金屬層的金屬離子的阻障層(barrier)，因其導電特性而可避免金屬離子高溫擴散至絕緣層甚至主動層。另一方面，該畫素透明電極的制作相較于現(xiàn)有的絕緣層以需要高溫的化學氣相沉積(CVD)方法制作，以物理氣相沉積(PVD)方法，其機臺可于低溫鍍膜、對環(huán)境的敏感度較小，可避免金屬離子的影響。
請參閱圖3A至圖F所示的本發(fā)明TFT元件制程實施例示意圖。
如圖3A所示，其中一玻璃基板300作為絕緣的透明基板，其上沉積一由金屬或合金形成的第一金屬層(metal)301，可以沉積(depositing)方式實施，之后經(jīng)蝕刻形成此TFT元件的柵極(gate electrode)與周邊保護電路元件等，實際應用可運用如圖標多極的TFT結構，并不限于此述的結構。
圖3B所示則于玻璃基板300與第一金屬層301上形成一透明導電電極(ITO)302，可以濺鍍(sputtering)的制程實施，并經(jīng)蝕刻可成為此TFT元件的畫素電極，有別于現(xiàn)有技術第一金屬層制作于透明導電電極的后。此透明導電電極302的形成包覆第一金屬層301，由以阻絕與避免第一金屬層301因于高溫制程下的金屬離子擴散現(xiàn)象，尤其針對以銅為主要材料的第一金屬層30擴散現(xiàn)象，并且經(jīng)蝕刻過程后，此透明導電電極302同時可作為此TFT元件的畫素電極302'。
再如圖3C所示，于透明導電電極302上形成一介電層(dielectric)303作為隔絕層，可為氧化硅(silicon oxide)、氮化硅(silicon nitride)或是兩者的組合所形成的多層結構，并以電漿增益化學氣相沉積(PlasmaEnhance Chemical Vapor Deposition，PECVD)作為其一實施方式，此為一高溫制程，第一金屬層301以上述的透明導電電極302包覆，故可避免此高溫制程造成金屬離子擴散造成的漏電或不良導電現(xiàn)象。
接著，請參閱圖3D所示的一非晶硅層(amorphous silicon，a-Si)304形成的半導體層，此非晶硅層304可為單層或多層結構，可以電漿化學沉積法實施，之后于此非晶硅層304上以電漿增益化學氣相沉積法直接沉積N+非晶硅層或以離子注入方式(ion implanting)將N+離子注入于非晶硅層304上方，形成非晶硅層304a與N+非晶硅層304b兩層。
接續(xù)的制程如圖3E所示，顯示為第二金屬層305形成于該N+非晶硅層304b上，將N+非晶硅層304b與第二金屬層305依實際需求以蝕刻方式形成此薄膜晶體管元件的源極(source)與漏極(drain)兩極(305’，305”)，并其它元件層。在此所述的第二金屬層(metal II)305亦可為多層金屬層的結構，并不限于此。
再如圖3F所示，由一鈍化層(passivation film)306形成一此TFT元件的保護層，但此鈍化層306并非必要，且仍可量測此TFT元件的極性。并依需要可形成該TFT元件側(cè)邊的保護電路308a，元件的三極結構308b與畫素電極302’。
本發(fā)明以畫素透明電極接續(xù)柵極金屬層(Metal I)之后制作可一方面作為金屬離子的阻障層，可避免金屬離子高溫擴散至介電層形成的隔絕層甚至主動層。另一方面PVD機臺可于低溫鍍膜、對環(huán)境的敏感度較小，且本身為導電層，可避免金屬離子的影響。本發(fā)明以新制程達成降低金屬離子污染CVD制程的風險。
而圖4所示為本發(fā)明防止金屬層擴散的TFT電極制程步驟流程圖，此實施例為一單極結構的TFT晶體管，熟悉此項技術者可輕易延伸應用于多極結構的薄膜晶體管制程。
步驟S41于透明基材上以物理氣相沉積(PVD)、電鍍(EP)、旋鍍(Spincoating)、印制(printing)或無電鍍(ELP)方式等物理氣相沉積法沉積第一金屬層，并經(jīng)蝕刻方法定義圖形，并形成TFT元件的柵極。
此外，該基材表面具有玻璃、氮化硅、氧化硅、非結晶硅、結晶硅、摻雜質(zhì)的硅、金屬層、金屬氮化物、金屬氮硅化物、聚合物、或有機材料。金屬可為單層金屬或多層結構，單一金屬層可為鉻、銅、鋁釹合金(Al-Nd)、鉬鎢合金(MOW)、或鋁。多層結構可為鈦/鋁/鈦層(Ti/Al/Ti)、鈦/鋁/氮化鈦層(Ti/AI/TiN)、鈦/銅/鈦層(Ti/Cu/Ti)、鉻/銅/鉻層(Cr/Cu/Cr)、鎢/銅/鎢層(W/Cu/W)、氮化鉬/鋁/氮化鉬層(MoN/Al/MoN)、鉬/鋁釹合金層(Mo/Al-Nd)、氮化鉬/鋁釹合金層(MoN/Al-Nd)、鉬/鋁釹合金/鉬層(Mo/Al-Nd/Mo)、鉭/銅/鉭層(Ta/Cu/Ta)、氮化鉭/銅/氮化鉭層(TaN/Cu/TaN)、氮化鈦/銅/氮化鈦層(TiN/Cu/TiN)、鈦/鋁層(Ti/Al)、鉬/銅/鉬層(Mo/Cu/Mo)、或鉬/鋁/鉬層(Mo/Al/Mo)。
步驟S42沉積形成透明導電電極如ITO(indium tin oxide)、IZO(Indium zinc oxide)、ZnO(zinc oxidation)或有機材料等，沉積方式可為物理氣相沉積法(PVD)、電鍍(EP)、旋鍍(spin coating)、印制(printing)或無電鍍(ELP)方式，并經(jīng)蝕刻定義圖形，形成畫素電極。
以下可為通常的TFT制程
步驟S43形成作為絕緣層的介電層，可為二氧化硅、氮化硅等。
步驟S44于介電層上形成一或多個非晶硅層的半導體層，以改善薄膜晶體管特性。
步驟S45于該非晶硅層上以電漿增益化學氣相沉積法直接沉積N+非晶硅層或以離子注入方式將N+離子注入上，形成一離子濃度較高的N+非晶硅層。
步驟S46再于N+非晶硅層上形成第二金屬層。
步驟S47經(jīng)蝕刻步驟形成此TFT元件的源極與漏極。
步驟S48形成一鈍化層作為此TFT元件的保護層。
綜上所述，本發(fā)明提供一種防止金屬層擴散的TFT電極結構與其制程，以防止于薄膜晶體管(TFT)的金屬層制作時會擴散至鄰近的絕緣層，以改善TFT制程的漏電現(xiàn)象與不良導電的情形。
權利要求
1.一種防止金屬層擴散的TFT電極結構的制程，改變其中制程的順序以防止金屬離子擴散至鄰近的絕緣層，其特征在于，該制程步驟至少包括形成一第一金屬層，于一基板上形成該第一金屬層，經(jīng)蝕刻后形成一薄膜晶體管的柵極以及形成一透明導電電極，于該第一金屬層上形成該透明導電電極，經(jīng)蝕刻定義圖形后形成一畫素電極。
2.如權利要求1所述的防止金屬層擴散的TFT電極結構的制程，其特征在于，于形成該透明導電電極后的制程更順序包括有形成一介電層；形成一非晶硅層；形成一N+非晶硅層；以及形成一第二金屬層，并經(jīng)蝕刻定義該薄膜晶體管的源極與漏極形成一鈍化層并經(jīng)蝕刻定義作為此TFT元件的保護層。
3.如權利要求1所述的防止金屬層擴散的TFT電極結構的制程，其特征在于，該TFT電極結構可為一單極或多極結構。
4.如權利要求1所述的防止金屬層擴散的TFT電極結構的制程，其特征在于，形成該第一金屬層的方法包括于該基板上以物理氣相沉積、電鍍、旋鍍、印制或無電鍍方式方法制作。
5.如權利要求1所述的防止金屬層擴散的TFT電極結構的制程，其特征在于，該基板的表面具有玻璃、氮化硅、氧化硅、非結晶硅、結晶硅、摻雜質(zhì)的硅、金屬層、金屬氮化物、金屬氮硅化物、聚合物、或有機材料。
6.如權利要求1所述的防止金屬層擴散的TFT電極結構的制程，其特征在于，是以物理氣相沉積法、電鍍、旋鍍、印制或無電鍍方式方法制作形成該透明導電電極。
7.如權利要求1所述的防止金屬層擴散的TFT電極結構的制程，其特征在于，該透明導電電極可為ITO(indium tin oxide)、IZO(indium zincoxide)、ZnO(zinc oxidation)或有機材料。
8.如權利要求1所述的防止金屬層擴散的TFT電極結構的制程，其特征在于，該第一金屬層為單一金屬層結構。
9.如權利要求8所述的防止金屬層擴散的TFT電極結構的制程，其特征在于，該單一金屬層結構的材料可為鉻、銅、鋁釹合金、鉬鎢合金或鋁。
10.如權利要求1所述的防止金屬層擴散的TFT電極結構的制程，其特征在于，該第一金屬層為多層金屬層結構。
11.如權利要求10所述的防止金屬層擴散的TFT電極結構的制程，其特征在于，該多層金屬層結構的材料可為鈦/鋁/鈦層、鈦/鋁/氮化鈦層、鈦/銅/鈦層、鉻/銅/鉻層、鎢/銅/鎢層、氮化鉬/鋁/氮化鉬層、鉬/鋁釹合金層、氮化鉬/鋁鈦合金層、鉬/鋁釹合金/鉬層、鉭/銅/鉭層、氮化鉭/銅/氮化鉭層、氮化鈦/銅/氮化鈦層、鈦/鋁層、鉬/銅/鉬層、或鉬/鋁/鉬層。
12.一種防止金屬層擴散的TFT電極結構，其特征在于，該結構至少包括有一第一金屬層，形成于一基板上，經(jīng)蝕刻后為一薄膜晶體管的柵極；一透明導電電極，形成于該第一金屬層上方；一介電層，形成于該透明導電電極上方，為一絕緣層一非晶硅層，形成于該介電層上方；以及一第二金屬層，形成于該非晶硅層上方，經(jīng)蝕刻后形成該薄膜晶體管的源極與漏極。
13.如權利要求11所述的防止金屬層擴散的TFT電極結構的制程，其特征在于，該TFT電極結構可為一單極或多極結構。
14.如權利要求11所述的防止金屬層擴散的TFT電極結構，其特征在于，該基板的表面具有玻璃、氮化硅、氧化硅、非結晶硅、結晶硅、摻雜質(zhì)的硅、金屬層、金屬氮化物、金屬氮硅化物、聚合物、或有機材料。
15.如權利要求11所述的防止金屬層擴散的TFT電極結構的制程，其特征在于，以物理氣相沉積法形成該透明導電電極。
16.如權利要求11所述的防止金屬層擴散的TFT電極結構，其特征在于，該透明導電電極可為ITO、IZO、ZnO或有機材料。
17.如權利要求11所述的防止金屬層擴散的TFT電極結構，其特征在于，該第一金屬層為單一金屬層結構。
18.如權利要求17所述的防止金屬層擴散的TFT電極結構的制程，其特征在于，該單一金屬層結構的材料可為鉻、銅、鋁釹合金、鉬鎢合金、或鋁。
19.如權利要求11所述的防止金屬層擴散的TFT電極結構，其特征在于，該第一金屬層為多層金屬層結構。
20.如權利要求19所述的防止金屬層擴散的TFT電極結構的制程，其特征在于，該多層金屬層結構的材料可為鈦/鋁/鈦層、鈦/鋁/氮化鈦層、鈦/銅/鈦層、鉻/銅/鉻層、鎢/銅/鎢層、氮化鉬/鋁/氮化鉬層、鉬/鋁釹合金層、氮化鉬/鋁鈦合金層、鉬/鋁釹合金/鉬層、鉭/銅/鉭層、氮化鉭/銅/氮化鉭層、氮化鈦/銅/氮化鈦層、鈦/鋁層、鉬/銅/鉬層、或鉬/鋁/鉬層。
21.如權利要求11所述的防止金屬層擴散的TFT電極結構的制程，其特征在于，由于電漿增益化學氣相沉積法直接沉積N+非晶硅層或以離子注入方式更于該非晶硅層上形成一N+非晶硅層。
全文摘要
本發(fā)明為一種防止金屬層擴散的TFT電極結構與其制程，用以防止于薄膜晶體管(TFT)的金屬層制作時會擴散至鄰近的絕緣層，即于制程中降低金屬離子污染化學氣相沉積制程(CVD)的風險，其中以一畫素透明電極接續(xù)柵極金屬層之后制作，可一方面作為該金屬離子的阻障層(barrier)來避免金屬離子高溫擴散至絕緣層甚至主動層；另一方面，該畫素透明電極的制作以物理氣相沉積(PVD)方法，其機臺可于低溫鍍膜、對環(huán)境的敏感度較小，且畫素透明電極本身為導電層，可避免金屬離子的影響，以改善TFT元件制程的漏電現(xiàn)象(leakage)與不良導電的情形。
文檔編號H01L29/66GK1731562SQ20041006269
公開日2006年2月8日 申請日期2004年8月6日 優(yōu)先權日2004年8月6日
發(fā)明者陳政忠, 孫裕昌, 黃怡碩, 吳健為, 梁碩瑋, 陳嘉祥, 李啟圣, 許財源, 李宇琦, 朱德銘, 陳正興 申請人:臺灣薄膜電晶體液晶顯示器產(chǎn)業(yè)協(xié)會, 中華映管股份有限公司, 友達光電股份有限公司, 廣輝電子股份有限公司, 瀚宇彩晶股份有限公司, 奇美電子股份有限公司, 財團法人工業(yè)技術研究院, 統(tǒng)寶光電股份有限公司