專利名稱：半導(dǎo)體存儲器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體存儲器件，使用包含具有與存儲陣列中含有的存儲單元結(jié)構(gòu)相同的復(fù)制單元的復(fù)制電路(replica circuit)，生成讀出放大器電路的啟動時序信號。
背景技術(shù)：
在現(xiàn)有的半導(dǎo)體存儲器件中，大多采用如下方法生成對來自存儲單元的讀出數(shù)據(jù)進(jìn)行放大的讀出放大器的時序信號，使存儲單元的讀出時序追蹤因工藝和電壓等引起的偏差。其中，有使用復(fù)制電路以可編程方式使時序信號產(chǎn)生變化的方法。以下對該方法進(jìn)行說明。
圖11是表示現(xiàn)有半導(dǎo)體存儲器件一個結(jié)構(gòu)例的功能框圖(參考美國專利第6172925號)。在圖11中，現(xiàn)有的半導(dǎo)體存儲器件具有SRAM的存儲陣列(以下簡稱為存儲陣列)900、與存儲陣列900相連的行譯碼器901、復(fù)制控制電路902、與存儲陣列900以及行譯碼器901相連的讀出放大器(sense amplifier)電路903、由復(fù)制控制電路902控制的復(fù)制電路904、以及控制與復(fù)制電路904相連的讀出放大器電路903的讀出放大器控制電路905。另外，906是構(gòu)成存儲陣列900的SRAM的存儲單元(以下，簡稱為存儲單元)。
如圖11所示，存儲單元906在行方向上分別與行譯碼器901的輸出信號線、即字線WL0～WLx相連，在列方向上與共用的位線BL、BB相連。
圖12是表示圖11的存儲單元906的內(nèi)部結(jié)構(gòu)的電路圖。在圖12中，存儲單元906具有柵極與字線WL相連、源極與位線BL相連的N型晶體管NA1；柵極與字線WL相連、源極與位線BB相連的N型晶體管NA2；向源極提供電源電壓VDD、漏極與N型晶體管NA1的漏極相連的P型晶體管PL1；柵極與P型晶體管PL1的柵極相連、漏極與P型晶體管PL1的漏極相連、源極與地電位VSS相連的N型晶體管ND1；柵極與N型晶體管NA1的漏極相連、向源極提供電源電壓VDD、漏極與N型晶體管NA2的漏極相連的P型晶體管PL2；柵極與P型晶體管PL2的柵極相連、漏極與P型晶體管PL2的漏極相連、源極與地電位VSS相連的N型晶體管ND2。
在此，由P型晶體管PL1和N型晶體管ND1構(gòu)成第1反相器，由P型晶體管PL2和N型晶體管ND2構(gòu)成第2反相器，通過使第1反相器的輸入端子以及輸出端子分別與第2反相器的輸出端子以及輸入端子相連，構(gòu)成鎖存電路(latch circuit)。
圖13是表示圖11的復(fù)制電路904的內(nèi)部結(jié)構(gòu)以及連接關(guān)系的框圖。在圖13中，907表示用于驅(qū)動復(fù)制電路904的復(fù)制字線(RWL)，908表示與復(fù)制單元909相連的復(fù)制位線(RBL)，909表示復(fù)制單元(RMC)，910表示選擇1個復(fù)制單元909的選擇線，911表示選擇2個復(fù)制單元909的選擇線，912表示選擇4個復(fù)制電路909的選擇線。
如圖13所示，復(fù)制單元909的字線WL，與用于驅(qū)動復(fù)制單元909的復(fù)制字線907連接在一起。復(fù)制單元909一方的位線BL，與選擇復(fù)制單元909的選擇線910、911或者912相連。復(fù)制單元909另一方的位線BB與復(fù)制位線908相連。
圖14是表示圖13的復(fù)制單元909內(nèi)部結(jié)構(gòu)的電路圖。在圖14中，構(gòu)成復(fù)制單元909的晶體管與構(gòu)成圖12所示的存儲單元906的晶體管的尺寸相同，在復(fù)制單元909中包含的鎖存電路中，由P型晶體管PL1和N型晶體管ND1構(gòu)成的第1反相器是電絕緣的，由P型晶體管PL2和N型晶體管ND2構(gòu)成的第2反相器，其輸出電平被固定在高電平。
接下來，就如上結(jié)構(gòu)的現(xiàn)有半導(dǎo)體存儲器件的工作加以說明。首先，任意選擇作為行譯碼器901輸出信號線的字線WL0～WLx之一，存儲單元906的數(shù)據(jù)由位線BL、BB讀出。位線BL、BB、復(fù)制位線RBL，預(yù)先被充電至高電平，在選擇字線WL0～WLx時成浮置(float)狀態(tài)。位線BL、BB有多條，多個數(shù)據(jù)分別由位線BL、BB讀出。
以選擇字線WL0～WLx的時序大致相同的時序，驅(qū)工作為復(fù)制控制電路902輸出信號線的復(fù)制字線RWL，在n個復(fù)制單元909之中，由從選擇線910到912選擇的復(fù)制單元909的晶體管，使復(fù)制位線RBL的信號電平以存儲單元906的n倍速度從高電平遷移到低電平，讀出放大器控制電路905檢測復(fù)制位線RBL的信號電平，生成讀出放大器啟動信號SAE，讀出放大器啟動信號SAE被輸入讀出放大器電路903，位線BL、BB的數(shù)據(jù)被放大。
例如，電源電壓VDD為1.2V的情況，在從存儲單元906讀出到位線BL、BB的讀出數(shù)據(jù)的電位差為100mV時想要啟動讀出放大器電路903的情況，如果使選擇的復(fù)制單元909的數(shù)量n為6個，則在所希望的讀出放大器啟動時序下，復(fù)制位線RBL的信號電平遷移到600Mv、即到電源電壓VDD的半值為止，具有不用復(fù)雜的電位檢測電路，用簡單的CMOS柵極就可以生成讀出放大器啟動信號SAE的優(yōu)點(diǎn)。
但是，在上述半導(dǎo)體存儲器件的結(jié)構(gòu)中，有以下問題首先，與讀出放大器電路903的啟動時序有關(guān)的選擇分支越多，則需要配置越多的復(fù)制單元909。另外，即使對于選擇復(fù)制單元909的選擇線，也必須重新確定布線區(qū)域。其結(jié)果是布圖面積增大。

發(fā)明內(nèi)容
本發(fā)明是鑒于這些問題而做出的發(fā)明，其目的是提供一種半導(dǎo)體存儲器件，以可編程方式變更復(fù)制單元的級數(shù)，且不增大布圖面積，就可以給讀出放大器電路提供最佳啟動時序。
為了達(dá)到上述目的，與本發(fā)明有關(guān)的半導(dǎo)體存儲器件的特征是，具備存儲陣列，包含多個存儲單元；讀出放大器電路，對從存儲陣列的被選擇了的存儲單元中讀出到位線的數(shù)據(jù)進(jìn)行放大；復(fù)制電路，包含多個復(fù)制單元，復(fù)制單元具有與存儲單元相同的元件(element)，將對應(yīng)于級數(shù)的電平信號輸出至共用的復(fù)制位線；及讀出放大器控制電路，接收復(fù)制位線的信號，對啟動讀出放大器電路的信號(SAE)的時序進(jìn)行控制；復(fù)制電路包含對多個復(fù)制單元之中激活的復(fù)制單元的級數(shù)進(jìn)行切換的開關(guān)電路。
在與本發(fā)明有關(guān)的半導(dǎo)體存儲器件中，開關(guān)電路優(yōu)選通過對連接到多個復(fù)制單元的電源線的連接狀態(tài)進(jìn)行切換，來切換激活的復(fù)制單元的級數(shù)。
另外，在與本發(fā)明有關(guān)的半導(dǎo)體存儲器件中，優(yōu)選在一個電源線上具備多個開關(guān)電路。
另外，在與本發(fā)明有關(guān)的半導(dǎo)體存儲器件中，優(yōu)選在多個電源線上具備開關(guān)電路。
另外，在與本發(fā)明有關(guān)的半導(dǎo)體存儲器件中，復(fù)制電路優(yōu)選包含偽單元，偽單元具有與復(fù)制單元相同的布圖，布置在開關(guān)電路和復(fù)制單元之間。
此時，開關(guān)電路優(yōu)選使用構(gòu)成偽單元的晶體管來構(gòu)成，還優(yōu)選使構(gòu)成偽單元的晶體管并聯(lián)連接來構(gòu)成。
另外，開關(guān)電路優(yōu)選使用與偽單元區(qū)域鄰接的邊緣單元區(qū)域的晶體管來構(gòu)成，還優(yōu)選由偽單元區(qū)域的晶體管及與偽單元區(qū)域鄰接的邊緣單元區(qū)域的晶體管并聯(lián)連接來構(gòu)成。
在與本發(fā)明有關(guān)的半導(dǎo)體存儲器件中，開關(guān)電路的切換控制線優(yōu)選使用鄰接的邊緣單元的電源線或位線的布圖來形成。
另外，與本發(fā)明有關(guān)的半導(dǎo)體存儲器件，具備經(jīng)由切換控制線將控制信號提供給開關(guān)電路的選擇電路，選擇電路優(yōu)選包含保持控制信號的電平的存儲單元。此時，存儲單元優(yōu)選是包含使用激光可切斷的熔絲元件的非易失性存儲單元。
另外，與本發(fā)明有關(guān)的半導(dǎo)體存儲器件，優(yōu)選具備經(jīng)由切換控制線將在讀出工作時和寫入工作時不同的電平的控制信號提供給開關(guān)電路的控制電路。


圖1是表示本發(fā)明第1實施例有關(guān)的半導(dǎo)體存儲器件的構(gòu)成例的功能框圖。
圖2是表示本發(fā)明第2實施例有關(guān)的半導(dǎo)體存儲器件中的復(fù)制電路104B的構(gòu)成例的功能框圖。
圖3是表示本發(fā)明第3實施例有關(guān)的半導(dǎo)體存儲器件中的復(fù)制電路104C的構(gòu)成例的功能框圖。
圖4是表示本發(fā)明第4實施例有關(guān)的半導(dǎo)體存儲器件中的復(fù)制電路104D的構(gòu)成例的功能框圖。
圖5A是表示圖1的存儲單元106的內(nèi)部構(gòu)成的電路圖。
圖5B是表示圖1到圖4的復(fù)制單元109的內(nèi)部構(gòu)成的電路圖。
圖5C是表示圖4的偽單元(dummy cell)113的內(nèi)部構(gòu)成的電路圖。
圖5D是表示圖4的邊緣單元(edge cell)114的內(nèi)部構(gòu)成的電路圖。
圖6是表示圖4的復(fù)制電路104D的部分布圖(layout)的平面圖。
圖7是表示本發(fā)明第5實施例有關(guān)的半導(dǎo)體存儲器件中的復(fù)制電路的部分布圖的平面圖。
圖8是表示本發(fā)明第6實施例有關(guān)的半導(dǎo)體存儲器件中的復(fù)制電路的部分布圖的平面圖。
圖9是表示選擇電路200的構(gòu)成例的電路圖，該選擇電路200經(jīng)由切換控制線116將控制信號CS提供給構(gòu)成本發(fā)明第7實施例有關(guān)的半導(dǎo)體存儲器件中的復(fù)制電路的開關(guān)電路。
圖10是表示控制電路300的構(gòu)成例的電路圖，該控制電路300具有以下功能作為選擇電路的功能，經(jīng)由切換控制線116將控制信號CS提供給構(gòu)成本發(fā)明第8實施例有關(guān)的半導(dǎo)體存儲器件中的復(fù)制電路的開關(guān)電路；作為圖1所示的讀出放大器控制電路105的功能。
圖11是表示現(xiàn)有半導(dǎo)體存儲器件的構(gòu)成例的功能框圖。
圖12是表示圖11的存儲單元906的內(nèi)部構(gòu)成的電路圖。
圖13是表示圖11的復(fù)制電路904的內(nèi)部構(gòu)成的框圖。
圖14是表示圖13的復(fù)制電路909的內(nèi)部構(gòu)成的電路圖。
具體實施例方式
以下，參照

本發(fā)明的最佳實施例。
(第1實施例)圖1是表示與本發(fā)明第1實施例有關(guān)的半導(dǎo)體存儲器件的構(gòu)成例的功能框圖。在圖1中，本實施例的半導(dǎo)體存儲器件具備包含多個存儲單元106的存儲陣列100；與存儲陣列100相連的行譯碼器(rowdecoder)101；讀出放大器電路103，放大從被選擇的存儲單元106讀出到位線BL、BB的數(shù)據(jù)；復(fù)制電路104A；以及讀出放大器控制電路105，將讀出放大器啟動信號SAE提供給讀出放大器電路103。
復(fù)制電路104的構(gòu)成如下多個復(fù)制單元109A-1、109A-2、109A-3、109A-4(以下統(tǒng)稱為109A)，具有與存儲單元106相同的元件，通過偽位線115被驅(qū)動，將與級數(shù)相對應(yīng)的電平的信號輸出至共用的復(fù)制位線(RBL)111；開關(guān)電路(SW)110，通過將與地電位VSS相連的電源線112-1和與地電位VSS相連的電源線112-2切換到連接狀態(tài)或者切斷狀態(tài)，使激活的復(fù)制單元的級數(shù)在2級(復(fù)制單元109A-1、109A-2)和4級(109A-1、109A-2、109A-3、109A-4)之間切換。另外，有關(guān)復(fù)制單元109A的內(nèi)部構(gòu)成，以后將參照圖3A加以說明。
接下來，就如上構(gòu)成的半導(dǎo)體存儲器件的工作加以說明。
當(dāng)從外部對存儲陣列100進(jìn)行存取時，選擇作為行譯碼器101的輸出信號線的字線WL0～WLx之中的任意一個，將存儲單元106的數(shù)據(jù)讀出到位線BL、BB。通過圖中未畫出的位線預(yù)充電電路，預(yù)先將位線BL、BB、復(fù)制位線111充電至高電平，在選擇字線WL0～WLx時，成浮置狀態(tài)。位線BL、BB有多條，多個數(shù)據(jù)分別被讀出到BL、BB，并由讀出放大器電路103放大。
用與選擇字線WL0～WLx的時序大致相同的時序，驅(qū)動偽位線115來選擇多個復(fù)制單元109A，構(gòu)成多個復(fù)制單元109的晶體管，以n(n表示由開關(guān)電路110選擇的復(fù)制單元109A的級數(shù))倍于存儲單元106的速度，從高電平遷移到低電平，并將該信號送至讀出放大器電路控制電路105。復(fù)制位線111的信號一達(dá)到與被選擇的復(fù)制單元109A的級數(shù)相對應(yīng)的預(yù)定電平，讀出放大器控制電路105就激活讀出放大器啟動信號SAE，基于讀出放大器啟動信號SAE的激活時序，讀出放大器電路103放大位線BL、BB的數(shù)據(jù)。
被選擇的復(fù)制單元109A的級數(shù)n由開關(guān)電路1 10決定。開關(guān)電路110處于斷開(OFF)狀態(tài)時，經(jīng)由電源線112，只選擇與地電位VSS相連的復(fù)制單元109A-1、109A-2。此時，未被開關(guān)電路110選擇的復(fù)制單元109A-3、109A-4，由于電源線112中不能流過電流，因此復(fù)制單元不工作。開關(guān)電路110變?yōu)殚]合(ON)狀態(tài)時，未工作的復(fù)制單元109A-3、109A-4也被激活而可以工作。
如上所述，根據(jù)本實施例，只通過開關(guān)電路110的切換控制，就能以可編程方式改變激活的復(fù)制單元109A的級數(shù)，其實用效果顯著。
(第2實施例)圖2是表示在與本發(fā)明第2實施例有關(guān)的半導(dǎo)體存儲器件中的復(fù)制電路的構(gòu)成例的功能框圖。在圖2中，本實施例的復(fù)制電路104B由復(fù)制單元109B-1、109B-2、109B-3、109B-4(以下統(tǒng)稱為109B)和開關(guān)電路110B-1、110B-2(以下統(tǒng)稱為110B)構(gòu)成。
與第1實施例同樣地選擇復(fù)制單元時，電流可能因流過開關(guān)電路而受限，導(dǎo)致小于本來所希望的電流。為了避免這個問題，分別將開關(guān)電路110B-1、110B-2設(shè)在不同的電源線上。因此，電流由于流過開關(guān)電路110B而不再受限。
如上所述，根據(jù)本實施例，由于將開關(guān)電路110設(shè)在多個電源線上，因此即使增加復(fù)制單元的級數(shù)時，也可以構(gòu)成追蹤電壓和工藝變化的復(fù)制電路，其實用效果顯著。
(第3實施例)圖3是表示在與本發(fā)明第3實施例有關(guān)的半導(dǎo)體存儲器件中的復(fù)制電路的構(gòu)成例的功能框圖。在圖3中，本實施例的復(fù)制電路104C由復(fù)制單元109C-1、109C-2、109C-3、109C-4(以下統(tǒng)稱為109C)和開關(guān)電路110C-1、110C-2(以下統(tǒng)稱為110C)。
為了使讀出放大器的啟動時序最優(yōu)化，從拉出到作為目標(biāo)的位線的電位開始，需要進(jìn)行微調(diào)。另外，在與第1實施例同樣地選擇復(fù)制單元時，電流值可能因流過開關(guān)電路而受限，導(dǎo)致小于本來所希望的電流。為了避免這個問題，通過將多個開關(guān)電路110C-1、110C-2設(shè)在一根電源線上，可以限制位線的拉出電流量，并將復(fù)制位線111拉出至所希望的電位。
如上所述，根據(jù)本實施例，通過在電源線上設(shè)立多個開關(guān)電路110C，可以將復(fù)制位線111拉至所希望的電位，其實用效果顯著。
(第4實施例)圖4是表示在與本發(fā)明第4實施例有關(guān)的半導(dǎo)體存儲器件中的復(fù)制電路的構(gòu)成例的功能框圖。在圖4中，本實施例的復(fù)制電路104D的構(gòu)成具備復(fù)制單元109D-1、109D-2(以下統(tǒng)稱為109D)，開關(guān)電路110，未被偽位線115驅(qū)動的偽單元(DMC)113-1、113-2(以下統(tǒng)稱為113)，未被偽位線115驅(qū)動的邊緣單元(EMC)114-1、114-2、114-3、114-4(以下統(tǒng)稱為114)構(gòu)成。
圖5A、圖5B、圖5C以及圖5D分別是表示存儲單元106、復(fù)制單元109D(圖1的109A也具有相同的結(jié)構(gòu))、偽單元113、以及邊緣單元114的內(nèi)部構(gòu)成的電路圖。在此，構(gòu)成復(fù)制單元109D(圖1的109A)、偽單元113、以及邊緣單元114的晶體管，與構(gòu)成存儲單元106的晶體管尺寸相同。
圖5A的存儲單元106的內(nèi)部構(gòu)成與圖12的存儲單元906的內(nèi)部構(gòu)成相同。
如圖5B所示，在復(fù)制單元(RMC)109D(圖1的109A)中，作為N型晶體管NA1柵極線的字線(WL)與偽位線115相連，作為其源極引線的位線(BL)與復(fù)制位線111相連。另外，N型晶體管NA2的柵極線以及源極引線固定在地電位VSS上。P型晶體管PL1和N型晶體管ND1的柵極線固定在電源電壓VDD上，N型晶體管ND1的源極引線(SS)與電源線112-1或者112-2相連。
如圖5C所示，在偽單元(DMC)113中，N型晶體管NA1的柵極線與N型晶體管ND1的源極引線(SS)共同連接在電源線112-1或者112-2上，作為其源極引線的位線(BL)與復(fù)制位線111相連。
如圖5D所示，在邊緣單元(EMC)114中，N型晶體管NA1的柵極線以及源極引線、P型晶體管PL1、PL2的源極引線、以及N型晶體管ND1的源極引線被電絕緣。另外，作為N型晶體管NA2柵極線的字線(WL)與偽位線115相連，其源極引線與N型晶體管ND2的源極引線(SS)共同連接在電源線112-1或者112-2上。
圖6是表示圖4的復(fù)制電路104D部分布圖的平面圖。而且，在圖6中，對與圖4相同的部分給以相同的符號。但是，對于開關(guān)電路，在符號110之后附加D，以開關(guān)電路110D來與其它實施例相區(qū)別。
偽單元113與邊緣單元114鄰接，使用多個復(fù)制單元109D之中未使用的部分。
用邊緣單元114的存儲陣列一側(cè)的位線的布圖來形成偽位線115。開關(guān)電路110D及其切換控制線116用由虛線圍成的圓表示的觸點(diǎn)117連接。
本實施例中，用未使用的邊緣單元114的電源線的布圖，形成開關(guān)電路110D的切換控制線116，另外，存儲單元106中存在的晶體管直接用于開關(guān)電路110D。由此，布圖面積不增大，其實用效果顯著。
另外，開關(guān)電路110D的布圖在光學(xué)方面與周邊的偽單元113以及邊緣單元114的布圖大致相同。據(jù)此，可以提高半導(dǎo)體存儲器件的生產(chǎn)成品率，其實用效果顯著。
另外，通過在開關(guān)電路110D和復(fù)制單元109D之間配置偽單元113，可以將因插入開關(guān)電路110D而對復(fù)制電路109D造成的影響控制在最小，其實用效果顯著。
(第5實施例)圖7是表示在與本發(fā)明第5實施例有關(guān)的半導(dǎo)體存儲器件中的復(fù)制電路的部分布圖的平面圖。而且，本實施例的復(fù)制電路有與圖4所示的第4實施例的復(fù)制電路104D相同的塊結(jié)構(gòu)，但開關(guān)電路110的布圖結(jié)構(gòu)與圖4所示的第4實施例的不同。在圖7中，對與圖4相同的部分給以相同的符號。但是，對于開關(guān)電路在符號110之后附加E，用開關(guān)電路110E與其它實施例加以區(qū)別。
在圖7中，在本實施例中，將存儲單元106中存在的晶體管和存取晶體管并聯(lián)連接來作為開關(guān)電路110E使用。其它結(jié)構(gòu)與圖4所示結(jié)構(gòu)相同。
如上所述，根據(jù)本實施例，開關(guān)電路110E的擴(kuò)散層區(qū)域，在光學(xué)方面與周邊的偽單元113以及邊緣單元114的布圖相同，另外，由于與第2實施例相比，構(gòu)成開關(guān)電路的晶體管的尺寸大，因此可能有比第2實施例更多的復(fù)制單元作為選擇分支，另外，布圖面積不增加，其實用效果顯著。
(第6實施例)圖8是表示在與本發(fā)明第6實施例有關(guān)的半導(dǎo)體存儲器件中的復(fù)制電路的部分布圖的平面圖。而且，本實施例的復(fù)制電路，具有與圖4所示的第4實施例的復(fù)制電路104D相同的塊結(jié)構(gòu)，但是開關(guān)電路110的布圖結(jié)構(gòu)與圖4所示的第4實施例不同。在圖8中，對與圖4相同的部分給以相同的符號。但對于開關(guān)電路在符號110之后附加F，以開關(guān)電路110F與其它實施例加以區(qū)分。
在圖8中，本實施例將與存儲單元106中存在的晶體管和構(gòu)成邊緣單元114的晶體管的擴(kuò)散層區(qū)域連接起來用作開關(guān)電路110F。其它結(jié)構(gòu)與圖6所示的結(jié)構(gòu)相同。
如上所述，根據(jù)本實施例，因為開關(guān)電路110F的擴(kuò)散層區(qū)域有了形變，與第4以及第5實施例相比，構(gòu)成開關(guān)電路110F的晶體管尺寸也大了，因此也可以具有比第4以及第5實施例多的復(fù)制單元作為選擇分支，另外也不增加布圖面積，其實用效果顯著。
(第7實施例)圖9是表示選擇電路200的構(gòu)成例的電路圖，該選擇電路200經(jīng)由切換控制線116將控制信號CS提供給構(gòu)成與本發(fā)明第7實施例有關(guān)的半導(dǎo)體存儲器件中的復(fù)制電路的開關(guān)電路。而且，本實施例的選擇電路200，適用于第1到第6實施例。
在圖9中，選擇電路200由以下部分構(gòu)成將從復(fù)位信號線118來的復(fù)位信號RS作為輸入的反相器201；與構(gòu)成反相器201的N型晶體管2011的源極相連的熔絲元件202；保持在反相器201的輸出節(jié)點(diǎn)SN處的信號電平，并作為控制信號CS輸出至切換控制線116的鎖存電路203。
接下來，就如上構(gòu)成的選擇電路200的工作加以說明。
熔絲元件202未被切斷時，脈沖信號作為復(fù)位信號RS被輸入時，在復(fù)位信號RS為低電平期間，反相器201的N型晶體管2011截止，P型晶體管2012導(dǎo)通，反相器201的輸出節(jié)點(diǎn)SN成為高電平。據(jù)此，鎖存電路203的P型晶體管2031導(dǎo)通，鎖存電路203將反相器201的輸出節(jié)點(diǎn)SN暫時鎖在高電平，向切換控制線116輸出低電平作為控制信號。
接下來，當(dāng)復(fù)位信號RS從低電平遷移到高電平時，反相器201的N型晶體管導(dǎo)通，P型晶體管2012截止，反相器201的輸出節(jié)點(diǎn)SN變成低電平。由此，由于鎖存電路203的P型晶體管變?yōu)榻刂?，因此鎖存電路203保持的信號電平被解除，從而向切換控制線116輸出高電平作為控制信號CS。
另一方面，熔絲元件202被切斷時，脈沖信號作為復(fù)位信號RS一被輸出，在復(fù)位信號RS為低電平期間，鎖存電路203將反相器201的輸出節(jié)點(diǎn)SN鎖在高電平，并將低電平作為控制信號CS輸出至切換控制線116。
接下來，復(fù)位信號RS即使從低電平遷移到高電平，由于反相器201的輸出節(jié)點(diǎn)SN未與地電位VSS相連，因此鎖存電路203將反相器201的輸出節(jié)點(diǎn)保持在高電平，在切換控制線116維持作為控制信號CS輸出的低電平。
由此，不管是否切斷熔絲元件202，都可以決定激活的復(fù)制單元。
如上所述，根據(jù)本實施例，即使由于復(fù)制單元的不良等原因，使由復(fù)制電路生成的時序與所希望的信號產(chǎn)生偏移，也可以選擇最佳時序，其實用效果顯著。
(第8實施例)圖10是表示控制電路300的構(gòu)成例的電路圖，該控制電路300具有以下功能作為選擇電路的功能，經(jīng)由切換控制線116將控制信號CS提供給構(gòu)成與本發(fā)明第8實施例有關(guān)的半導(dǎo)體存儲器件中的復(fù)制電路的開關(guān)電路；作為圖1所示的讀出放大器控制電路105的功能。而且，本實施例的控制電路300適用于第1到第6實施例。
在圖10中，控制電路300由傳輸門(transfer gate)301、多個字線下拉電路302、反相器303、與非電路304構(gòu)成。
傳輸門301由復(fù)制位線111的信號控制，導(dǎo)通或者截斷讀出許可信號RE。多個字線下拉電路302配置在行譯碼器101和存儲陣列100之間，接收從傳輸門301來的讀出許可信號RE，起到將字線WL下拉至低電平(將字線WL’上拉至高電平)的功能。反相器303接收讀出許可信號RE，并輸出其翻轉(zhuǎn)信號到切換控制線116作為控制信號CS。與非電路304接收復(fù)制位線111的信號和控制信號CS，并將讀出放大器啟動信號SAE提供給讀出放大器電路103。
接下來，對如上構(gòu)成的控制電路的電路進(jìn)行說明。
在讀出工作時，若讀出許可信號RE被激活變成高電平，則控制信號CS就變成低電平，開關(guān)電路110斷開。接下來，對存儲陣列100進(jìn)行存取，從復(fù)制位線111來的信號一達(dá)到與復(fù)制單元級數(shù)相對應(yīng)的電平，就通過與非電路304將讀出許可信號RE的翻轉(zhuǎn)信號、即低電平作為讀出放大器啟動信號SAE送到讀出放大器電路103。此時，傳輸門301截斷讀出許可信號RE，因此字線下拉電路302不工作。
另外，在寫入工作時，若讀出許可信號RE不被激活變成低電平，則控制信號CS就變成高電平，開關(guān)電路110導(dǎo)通。進(jìn)行對存儲陣列100的存取，從復(fù)制位線111來的信號一達(dá)到與復(fù)制單元級數(shù)相對應(yīng)的電平，傳輸門301就變成導(dǎo)通狀態(tài)，字線下拉電路302工作，將選擇的字線WL下拉至低電平。
在讀出工作時，如果長時間選擇字線WL，位線BL和BB之間的電位差過大，則通過之后的預(yù)充電將使消耗電流增加。另外，在寫入工作時，即使在重寫存儲單元106的數(shù)據(jù)后，繼續(xù)寫入工作時，消耗電流也將增加。另外，數(shù)據(jù)的讀出時間和寫入時間一般不同。
但是，通過使用本實施例的控制電路，使讀出工作時和寫入工作時的時序最優(yōu)化，可以抑制無用的消耗電流，其實用效果顯著。
如以上說明所述，根據(jù)本發(fā)明將達(dá)到如下特殊效果通過以可編程方式變更復(fù)制單元的級數(shù)，不增加布圖面積，也可以實現(xiàn)將最佳啟動時序提供給讀出放大器的半導(dǎo)體存儲器件。
權(quán)利要求
1.一種半導(dǎo)體存儲器件，其特征是，具備存儲陣列，包含多個存儲單元；讀出放大器電路，對從上述存儲陣列的被選擇了的存儲單元中讀出到位線的數(shù)據(jù)進(jìn)行放大；復(fù)制電路，包含多個復(fù)制單元，上述復(fù)制單元具有與上述存儲單元相同的元件，將對應(yīng)于級數(shù)的電平信號輸出至共用的復(fù)制位線；及讀出放大器控制電路，接收上述復(fù)制位線的信號，對啟動上述讀出放大器電路的信號的時序進(jìn)行控制；上述復(fù)制電路包含對上述多個復(fù)制單元之中激活的復(fù)制單元的級數(shù)進(jìn)行切換的開關(guān)電路。
2.如權(quán)利要求1記載的半導(dǎo)體存儲器件，其特征是，上述開關(guān)電路通過對連接到上述多個復(fù)制單元的電源線的連接狀態(tài)進(jìn)行切換，來切換激活的復(fù)制單元的級數(shù)。
3.如權(quán)利要求1記載的半導(dǎo)體存儲器件，其特征是，上述復(fù)制電路在一個電源線上包含多個開關(guān)電路。
4.如權(quán)利要求1記載的半導(dǎo)體存儲器件，其特征是，上述復(fù)制電路在多個電源線上包含開關(guān)電路。
5.如權(quán)利要求1記載的半導(dǎo)體存儲器件，其特征是，上述復(fù)制電路包含偽單元，該偽單元具有與上述復(fù)制單元相同的布圖，配置在上述開關(guān)電路和上述復(fù)制單元之間。
6.如權(quán)利要求5記載的半導(dǎo)體存儲器件，其特征是，上述開關(guān)電路使用構(gòu)成上述偽單元的晶體管構(gòu)成。
7.如權(quán)利要求5記載的半導(dǎo)體存儲器件，其特征是，上述開關(guān)電路由構(gòu)成上述偽單元的晶體管并聯(lián)連接構(gòu)成。
8.如權(quán)利要求5記載的半導(dǎo)體存儲器件，其特征是，上述開關(guān)電路使用與上述偽單元區(qū)域鄰接的邊緣單元區(qū)域的晶體管構(gòu)成。
9.如權(quán)利要求5記載的半導(dǎo)體存儲器件，其特征是，上述開關(guān)電路由上述偽單元區(qū)域的晶體管、及與上述偽單元區(qū)域鄰接的邊緣單元區(qū)域的晶體管并聯(lián)連接構(gòu)成。
10.如權(quán)利要求1記載的半導(dǎo)體存儲器件，其特征是，上述開關(guān)電路的切換控制線，使用鄰接的邊緣單元的電源線或位線的布圖形成。
11.如權(quán)利要求1記載的半導(dǎo)體存儲器件，其特征是，上述半導(dǎo)體存儲器件具備經(jīng)由切換控制線將控制信號提供給上述開關(guān)電路的選擇電路，上述選擇電路包含保持上述控制信號的電平的存儲單元。
12.如權(quán)利要求11記載的半導(dǎo)體存儲器件，其特征是，上述存儲單元是非易失性存儲單元。
13.如權(quán)利要求12記載的半導(dǎo)體存儲器件，其特征是，上述非易失性存儲單元包含用激光可切斷的熔絲元件。
14.如權(quán)利要求1記載的半導(dǎo)體存儲器件，其特征是，上述半導(dǎo)體存儲器件包含控制電路，該控制電路經(jīng)由切換控制線將在讀出工作時和寫入工作時不同電平的控制信號提供給上述開關(guān)電路。
全文摘要
本發(fā)明提供一種半導(dǎo)體存儲器件，其中設(shè)有包含多個復(fù)制單元(RMC)的復(fù)制電路，該復(fù)制單元具有與存儲陣列內(nèi)的存儲單元相同的元件，將對應(yīng)于級數(shù)的信號輸出至共用的復(fù)制位線；讀出放大器控制電路，接收復(fù)制位線的信號，對啟動讀出放大器電路的信號SAE的時序進(jìn)行控制。復(fù)制電路包含開關(guān)電路(SW)，該開關(guān)電路以可編程方式切換多個復(fù)制單元之中激活的復(fù)制單元的級數(shù)。
文檔編號H01L21/8244GK1523608SQ20041000198
公開日2004年8月25日 申請日期2004年1月16日 優(yōu)先權(quán)日2003年1月16日
發(fā)明者大槻浩久, 鈴木利一, 一, 大 浩久 申請人:松下電器產(chǎn)業(yè)株式會社