專利名稱：半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件及其制造方法。
背景技術(shù)：
隨著具有DRAM等存儲器的半導(dǎo)體器件的高集成化以及細微化，元件面積一代代被縮小。為了該高集成化以及細微化，以前在存儲器單元中頻繁采用溝槽電容器。為了進一步微細化具有溝槽電容器的半導(dǎo)體器件，必須縮小溝槽電容器的溝槽徑。
圖6是以往的半導(dǎo)體器件300的存儲器單元區(qū)域的剖面圖。半導(dǎo)體器件300，具有單晶硅基板10、板式電極20、電容器絕緣膜30、彩色絕緣膜40、第1存儲結(jié)點電極50、第2存儲結(jié)點電極52、SiN層或者SiO2層60、埋入帶70、元件隔離絕緣膜80、柵絕緣膜90、源·漏擴散層91、92、柵電極93以及殘留絕緣物99。存儲結(jié)點電極50、52以及埋入帶70由摻雜多晶硅構(gòu)成。
柵絕緣膜90、柵·漏擴散層91、92以及柵電極93構(gòu)成MOS晶體管Tr。板式電極20、電容器絕緣膜30以及第1存儲結(jié)點電極50，作為被設(shè)置在溝槽35內(nèi)的溝槽電容器發(fā)揮功能。因而，電荷，從晶體管Tr經(jīng)由SiN層或者SiO2層60以及埋入帶70被蓄積在存儲結(jié)點電極50中。由此，數(shù)據(jù)被寫入。另一方面，電荷，從存儲結(jié)點電極50經(jīng)由SiN層或者SiO2層60以及埋入帶70向晶體管Tr釋放。由此，數(shù)據(jù)被刪除。這樣，可以執(zhí)行數(shù)據(jù)的寫入/刪除。
特開2000-269462號公報[專利文獻2]特開2000-164824號公報 特開2001-196555號公報[專利文獻4]美國專利6359300號發(fā)明內(nèi)容但是，當為了半導(dǎo)體器件300的高集成化而縮小溝槽35直徑的情況下，生成殘留絕緣物99。殘留絕緣物99，將第1存儲結(jié)點電極50和第2存儲結(jié)點電極52之間絕緣。由此，在第1存儲結(jié)點電極50上蓄積電荷，或者不能從第1存儲結(jié)點電極50釋放電荷。其結(jié)果，產(chǎn)生數(shù)據(jù)的寫入/刪除不良。
參照圖7(A)至圖7(D)說明殘留絕緣物99產(chǎn)生的原因。從圖7(A)至圖7(D)，按照半導(dǎo)體器件300的制造步驟順序展示殘留絕緣物99產(chǎn)生的過程的剖面圖。從圖7(A)至圖7(D)中，只展示溝槽電容器區(qū)域，省略晶體管區(qū)域。
用以前已知的方法，在硅基板10上形成有溝槽35以及板式電極20。通過氧化溝槽35內(nèi)壁形成電容器絕緣膜30。接著，如圖7(A)所示，在溝槽35內(nèi)部堆積多晶硅49。當溝槽35的直徑小的情況下，在該多晶硅49的堆積時在多晶硅49上殘留接縫97。
如圖7(B)所示，接著，使用RIE(反應(yīng)性離子蝕刻)法反向蝕刻多晶硅49。由此，形成第1存儲結(jié)點電極50。在該蝕刻時，蝕刻氣體，不只在多晶硅49的上面，還侵入接縫97內(nèi)。其結(jié)果，在第1存儲結(jié)點電極50的上面，形成如圖7(B)所示的V字型的凹坑98。
如圖7(C)所示，接著，將第1存儲結(jié)點電極50作為掩模，蝕刻電容器絕緣膜30。由此，使溝槽35的上部露出。進而，在溝槽35內(nèi)壁上堆積硅氧化膜。
如圖7(D)所示，接著，用RIE法蝕刻硅氧化膜。由此，形成所需要厚度的彩色氧化膜40。進而，堆積多晶硅，接著，通過用RIE法反向蝕刻，形成第2存儲結(jié)點電極52。
但是，在形成彩色氧化膜40時，V字型的凹坑98內(nèi)的硅氧化膜未被除去而作為殘留氧化物99殘留。如上所述，殘留氧化物99，阻礙第1存儲結(jié)點電極50和第2存儲結(jié)點電極52的電連接。
另一方面，在形成彩色氧化膜40時，在直至完全除去殘留氧化物99而實施蝕刻的情況下，彩色氧化膜40的厚度變薄。即，這種情況下，不能控制彩色氧化膜40的厚度。
另外，凹坑98，因槽35的直徑小，其縱橫比變大而產(chǎn)生。因而，考慮了通過減小縱橫比防止凹坑98。但是，為了減小縱橫比增大溝槽35的直徑，與半導(dǎo)體器件的高集成化以及微細化的要求相反。
另外，考慮了在第1存儲結(jié)點電極50上使用比硅熔點低的半導(dǎo)體材料，例如，鍺或者鍺化硅，通過熱處理平坦化凹坑98。
但是，當在第1存儲結(jié)點電極50內(nèi)有空隙96(參照圖7(B))的情況下，通過熱處理熔融的第1存儲結(jié)點電極50向空隙96一側(cè)崩塌，由此，第1存儲結(jié)點電極50有可能從電容器絕緣膜30上剝離。其結(jié)果，溝槽電容器的容量降低，或者，第1存儲結(jié)點電極50的一部分分離，起不到電極的作用。
因而，本發(fā)明的目的在于提供一種可靠地連接溝槽內(nèi)的第1導(dǎo)體和第2導(dǎo)體，滿足高集成化以及微細化要求的半導(dǎo)體器件及其制造方法。
采用根據(jù)本發(fā)明實施方式的半導(dǎo)體器件，具備半導(dǎo)體基板；形成在上述半導(dǎo)體基板上或者堆積在上述半導(dǎo)體基板上的層上的溝槽；堆積在上述溝槽內(nèi)部的，在上面具有凹坑的第1導(dǎo)體層；埋入上述第1導(dǎo)體層的凹坑的，由比上述第1導(dǎo)體層熔點低的導(dǎo)電性材料構(gòu)成的埋入層；和在上述溝槽內(nèi)部設(shè)置在上述埋入層上的，與上述第1導(dǎo)體層電連接的第2導(dǎo)體層。
優(yōu)選，上述第1導(dǎo)體層的凹坑的斷面形狀是大致V字型的。
優(yōu)選，上述第1導(dǎo)體層由多晶硅構(gòu)成，上述埋入層由鍺或者鍺硅構(gòu)成。
優(yōu)選，上述埋入層由鍺化硅(SiXGe(1-X))(0≤X≤1)構(gòu)成，(1-X)/X在0.3或其以上。
優(yōu)選，上述溝槽被形成在半導(dǎo)體基板上，在上述溝槽內(nèi)壁和上述第1導(dǎo)體層之間、上述溝槽內(nèi)壁和上述埋入層之間，以及上述溝槽內(nèi)壁和上述第2導(dǎo)體層之間設(shè)置絕緣膜，具備具有將上述第1導(dǎo)體層、上述埋入層以及上述第2導(dǎo)體層作為一體的存儲結(jié)點電極的存儲器。
優(yōu)選，在上述第1導(dǎo)體層內(nèi)部有空隙。
上述溝槽，達到被設(shè)置在上述半導(dǎo)體基板表面上的擴散層那樣地貫通被堆積在上述半導(dǎo)體基板上的層，上述第1導(dǎo)體層、上述埋入層以及上述第2導(dǎo)體層在上述溝槽內(nèi)部作為一體的接點與上述擴散層電連接。
采用根據(jù)本發(fā)明的實施方式的半導(dǎo)體器件的制造方法，包含在半導(dǎo)體基板或者被堆積在半導(dǎo)體基板上的層上形成溝槽的步驟；在上述溝槽內(nèi)部堆積第1導(dǎo)體層的步驟；蝕刻位于上述溝槽內(nèi)部的比較上方上的上述第1導(dǎo)體層的蝕刻步驟；在上述蝕刻步驟中被形成在上述第1導(dǎo)體層的上面的凹坑上，堆積比上述第1導(dǎo)體層熔點還低的導(dǎo)電型的埋入用材料的步驟；用比上述埋入用材料的熔點還高并且比上述第1導(dǎo)體層的熔點還低的溫度進行加熱的熱處理步驟；蝕刻除去存在于上述溝槽側(cè)壁上的上述埋入用材料，使得在上述凹坑中的上述埋入用材料殘留的蝕刻步驟；在位于上述凹坑上的上述埋入用材料上堆積第2導(dǎo)體材料的步驟。
優(yōu)選，在上述蝕刻步驟中形成的凹坑，在其斷面上具有大致V字形狀。
優(yōu)選，上述第1導(dǎo)體層是多晶硅，上述埋入材料是鍺或者鍺化硅。
優(yōu)選，上述熱處理步驟的溫度，是從800度至1412度。
另外，上述熱處理步驟的溫度，最好是從940度到1412度。
優(yōu)選，在上述第1導(dǎo)體層的內(nèi)部有空隙。
優(yōu)選，上述埋入材料由鍺化硅(SiXGe(1-X))構(gòu)成，(1-X)/X在0.3或其以上，在上述蝕刻步驟中，使用包含過氧化氫(H2O2)的介質(zhì)蝕刻上述埋入用材料。
如果采用根據(jù)本發(fā)明的半導(dǎo)體器件及其制造方法，則可以可靠地連接溝槽內(nèi)的笫1導(dǎo)體和第2導(dǎo)體，并且可以滿足高集成化以及微細化的要求。


圖1是根據(jù)本發(fā)明實施方式的半導(dǎo)體器件100的存儲單元的剖面圖。
圖2是按照半導(dǎo)體器件100的制造步驟順序展示的溝槽電容器區(qū)域的剖面圖。
圖3是按照半導(dǎo)體器件100的制造步驟順序展示的溝槽電容器區(qū)域的剖面圖。
圖4是按照半導(dǎo)體器件100的制造步驟順序展示的溝槽電容器區(qū)域的剖面圖。
圖5是在對源諞擴散層的接點部分中使用了埋入層的半導(dǎo)體器件200的剖面圖。
圖6是以往的半導(dǎo)體器件300的存儲單元區(qū)域的剖面圖。
圖7是按照半導(dǎo)體器件300的制造步驟順序展示殘留絕緣物99發(fā)生的過程的剖面圖。
符號說明100、200 半導(dǎo)體器件110、201 半導(dǎo)體基板120 板式電極130 電容器絕緣膜135、235 溝槽140 彩色絕緣膜150 第1存儲結(jié)點電極152 第2存儲結(jié)點電極160 絕緣薄膜部170 埋入帶180 元件隔離區(qū)190、290 柵絕緣膜191、192、291、292 源·漏擴散層193、293 柵電極199、299 埋入層220 保護膜250 第1導(dǎo)體252 第2導(dǎo)體
具體實施例方式
以下，參照

本發(fā)明的實施方式。本實施方式并不是限定本發(fā)明的方式。變更本實施方式的各構(gòu)成要素的導(dǎo)電型也不失本實施方式的效果。
(實施方式1)圖1是根據(jù)本發(fā)明的實施方式的半導(dǎo)體器件100的存儲單元的剖面圖。圖1展示由1對晶體管和電容器組成的DRAM型存儲單元。在存儲單元的溝槽電容器區(qū)域中，在p-型單晶硅基板110上形成有溝槽135。在溝槽135內(nèi)部，設(shè)置有電容器絕緣膜130、彩色絕緣膜140、第1存儲結(jié)點電極150、第2存儲結(jié)點電極152、絕緣薄膜部160、埋入帶170以及埋入層199。在溝槽135周圍的硅基板110上，設(shè)置有板式電極120。進而在溝槽電容器的區(qū)域上，設(shè)置有元件隔離層180。
在存儲單元的晶體管區(qū)域上，設(shè)置有柵絕緣膜190、源·漏擴散層191、192、柵電極193。柵絕緣膜190、源·漏擴散層191、192以及柵電極193構(gòu)成MOS晶體管。板式電極120、電容器絕緣膜130以及第1存儲結(jié)點電極150作為溝槽電容器發(fā)揮功能。
在數(shù)據(jù)的寫入時，電荷從晶體管經(jīng)由絕緣薄膜部160以及埋入帶170蓄積在存儲結(jié)點電極150上。由此，數(shù)據(jù)被寫入。
另一方面，在數(shù)據(jù)的刪除時，電荷，從第1存儲結(jié)點電極150經(jīng)由絕緣薄膜部分160以及埋入帶170向晶體管釋放。由此數(shù)據(jù)被刪除。這樣，半導(dǎo)體器件100可以執(zhí)行數(shù)據(jù)的寫入/刪除。
為了防止在第2存儲結(jié)點電極152的電位高時在擴散層192和板式電極120之間形成通道，彩色絕緣膜140，形成得比電容器絕緣膜130還厚。
絕緣薄膜部160，將埋入帶170從單晶硅基板110分離。由此，防止埋入帶170從與單晶硅基板110的接觸部分單結(jié)晶化。絕緣薄膜部160電荷越容易通過越薄。因而，絕緣薄膜部160不會對數(shù)據(jù)寫入/刪除給予影響。
板式電極120以及源·漏擴散層191、192，例如是n+型的雜質(zhì)擴散層。第1以及第2存儲結(jié)點電極50、52以及埋入帶70，例如，由n型的摻雜多晶硅組成。電容器絕緣膜130、彩色絕緣膜140、絕緣薄膜部分160以及柵絕緣膜190，例如，由硅氧化膜或者硅氮化膜等的絕緣材料構(gòu)成。
埋入層199，由比第1存儲結(jié)點電極50熔點更低的導(dǎo)體材料組成。例如，埋入層199，由包含n型雜質(zhì)的鍺或者包含n型雜質(zhì)的鍺化硅(SiXGe(1-X)(1<X<1>>構(gòu)成。多晶硅的熔點是約1412度。鍺的熔點是約940度。鍺化硅(SiXGe(1-X))的熔點依賴于X的數(shù)值，是從940度至1412度的任意溫度。
埋入層199，被埋入在形成于第1存儲結(jié)點電極250上面的V字型的凹坑198內(nèi)。因為埋入層199是導(dǎo)體，所以第1存儲結(jié)點電極250與第2存儲結(jié)點電極252電連接。因而，第1存儲結(jié)點電極250以及第2存儲結(jié)點電極252，可以可靠地蓄積來自晶體管的電荷。
以下，說明半導(dǎo)體器件100的制造方法。
從圖2(A)至圖4(C)，是以半導(dǎo)體器件100的制造步驟順序展示的溝槽電容器區(qū)域的剖面圖。另外，在從圖2(A)至圖3(C)中，只展示溝槽電容器區(qū)域，晶體管區(qū)域被省略。
用以往已知的方法，在半導(dǎo)體基板110上形成溝槽135以及板式電極120。通過氧化溝槽135的內(nèi)壁，或者，通過堆積絕緣物，形成電容器絕緣膜130。接著，如圖2(A)所示，在溝槽135內(nèi)部堆積多晶硅149。因為溝槽135的直徑小，所以在該多晶硅149的堆積時在多晶硅149內(nèi)殘留縫隙197以及空隙196。
如圖2(B)所示，接著，使用RIE法反向蝕刻多晶硅149。由此，第1存儲結(jié)點電極150被形成在溝槽135內(nèi)的比較下方的位置上。在該蝕刻時，蝕刻氣體，不只在多晶硅149的上面，而且還侵入縫隙197內(nèi)。其結(jié)果，在第1存儲結(jié)點電極150的上面，形成如圖2(B)所示的大致V型的凹坑198。
進而，將第1存儲結(jié)點電極150作為掩模，蝕刻電容器絕緣膜130。因而溝槽135的上部露出。
如圖2(C)所示，接著，作為在埋入層199中使用的埋入用材料210堆積鍺(Ge)或者鍺化硅(SiXGe(1-X))。例如，當堆積鍺化硅的情況下，在氣壓從約0.1托到5托，溫度從約400℃至600℃，以及包含SiH4以及GeH4的氣體流量從約50sccm到約3000sccm的條件下實施處理。當堆積鍺的情況下，在和堆積鍺化硅的情況一樣的氣壓以及溫度下，可以使用不包含SiH4，而包含GeH4的氣體。
以下，如圖3(A)所示，加熱至比埋入用材料210的熔點還高，并且比第1存儲結(jié)點電極150的熔點還低的溫度。例如，加熱至比鍺(Ge)或者鍺化硅(SiXGe(1-X))還高，并且比多晶硅還低的溫度。更詳細地說，用RTA(Rapid Thermal Annealing快速加溫熟煉)法，在大氣壓下，在約1050℃的氮氣氛圍中，熱處理約15秒鐘。通過該熱處理，埋入用材料210熔融，向凹坑198內(nèi)流動。其結(jié)果，凹坑198被埋入用材料210平坦化。
通過該熱處理，在凹坑198的部分上，第1存儲結(jié)點電極50的硅和埋入用材料210的鍺成分反應(yīng)。因而，在埋入用材料210中，凹坑198附近部分的鍺濃度比被形成在溝槽135側(cè)壁部分上的鍺濃度還低。另外，該熱處理的溫度，通過在比大氣壓還低的氣壓下實施熱處理，可以設(shè)置在更低的溫度上。如上所述，在大氣壓下，鍺的熔點是約940度，但通過在低壓力下進行熱處理，鍺流動的溫度可以降低到約800度。
接著，如圖3(B)所示，除去被形成在溝槽135側(cè)壁上的埋入用材料210。例如，作為埋入用材料210當采用鍺或者鍺化硅的情況下，采用使用了過氧化氫(H2O2)的溶液。更詳細地說，鍺或者鍺化硅，使用以硅∶過氧化氫∶水是1∶1∶6比率混合的約70℃的溶液蝕刻得到。另外，為了用包含過氧化氫的溶液蝕刻鍺化硅(SiXGe(1-X))，(1-X)/X必須在約0.3或其以上。換句話說，相對硅濃度的鍺濃度比率需要在約0.3或其以上。
埋入用材料210通過上述熱處理向凹坑198流動，由此，在埋入用材料210中，位于凹坑198附近部分的膜厚度比位于溝槽135部分的膜厚度厚。因而，通過該蝕刻，位于溝槽135的側(cè)壁上的埋入用材料210被除去，位于凹坑198附近的埋入用材料210殘留。
另外，如上所述，位于凹坑198附近部分的鍺濃度比被形成在溝槽135側(cè)壁部分上的鍺濃度還低。因而，殘留在溝槽135側(cè)壁上的埋入用材料210一方，比位于凹坑198附近的埋入用材料210蝕刻速度快。其結(jié)果，殘留在溝槽135側(cè)壁上的埋入用材料210容易通過蝕刻被除去，另一方面位于凹坑198附近的埋入用材料210容易殘留。
將在使用了該過氧化氫蝕刻后殘留在凹坑198上的埋入用材料210，以下稱為埋入層199。
如圖3(C)所示，在溝槽135內(nèi)堆積彩色絕緣膜140。接著，用RIE法除去在埋入層199上的彩色絕緣膜140，使在溝槽135的比較上方一側(cè)的彩色絕緣膜140殘留。然后，向溝槽135內(nèi)堆積n型多晶硅，接著，反向蝕刻該多晶硅。由此，第2存儲結(jié)點電極152被形成在溝槽135內(nèi)的埋入層199上。
如圖4(A)所示，接著，將第2存儲結(jié)點電極152作為掩模，蝕刻彩色氧化膜140。由此，位于第2存儲結(jié)點電極152上方的溝槽135一側(cè)露出。進而，在溝槽135側(cè)面以及第2存儲結(jié)點電極152的表面上形成由硅氮化膜或者硅氧化膜構(gòu)成的絕緣薄膜層160。
如圖4(B)所示，將多晶硅堆積在溝槽135內(nèi)部，接著，反向蝕刻該多晶硅。由此，將埋入帶170形成在溝槽135內(nèi)。
如圖4(C)所示，形成元件隔離用的淺溝，堆積絕緣膜，進而，通過CMP平坦化絕緣膜。由此，在該淺溝內(nèi)部形成元件隔離層180。為了防止柵極布線等和埋入帶170的短路，元件隔離層180也被形成在埋入帶170上。
最后根據(jù)公知的方法，形成柵絕緣膜190、柵電極193、源/漏擴散層191、192。這樣，完成具備有圖1所示的存儲單元的半導(dǎo)體器件100。
如果采用本實施方式，由于在堆積彩色氧化膜140前，將導(dǎo)電性的埋入層199填充到溝槽198中，所以彩色氧化膜140不會殘留在凹坑198中。其結(jié)果，可以良好地維持第1存儲結(jié)點電極150和第2存儲結(jié)點電極152之間的電連接，不會發(fā)生數(shù)據(jù)的寫入/刪除不良。
如果采用本實施方式，則在埋入層199中包含鍺。由此，與在埋入層199中只使用了硅的情況下相比，可以降低存儲結(jié)點電極整體的電阻。存儲結(jié)點電極全體，是包括笫1存儲結(jié)點電極150、第2存儲結(jié)點電極152以及埋入層199的電容器電極。
如果采用本實施方式，則埋入材料210是鍺化硅，其下的第1存儲結(jié)點電極150是多晶硅。因而，在熱處理(參照圖3(A))埋入材料210時，只有埋入材料210流動，第1存儲結(jié)點電極150不流動。即，面向縫隙196的第1存儲結(jié)點電極150的部分不會從電容器絕緣膜130剝離。因而，第1存儲結(jié)點電極150的容量不會降低，并且，第1存儲結(jié)點電極150的一部分不會分離。
進而，由于不會加熱到硅熔那樣的高溫，所以可以提高電容器絕緣膜130的泄露特性。
如果摻雜在第1存儲結(jié)點電極150中的砷(As)的量過多，則難以向直徑窄小的溝槽135內(nèi)部堆積第1存儲結(jié)點電極150(以下，稱為敷層問題)。為了避免該敷層問題，有時限制摻雜在第1存儲結(jié)點電極150中的砷的量。這種情況下，第1存儲結(jié)點電極150的電阻提高，一般，砷，在鍺中或者鍺化硅中比硅中還容易擴散。
因而，如本實施方式所示，通過用鍺或者鍺化硅形成埋入層210，可以使摻雜在第2存儲結(jié)點電極152中的砷擴散到第1存儲結(jié)點電極150。由此，可以降低第1存儲結(jié)點電極150的電阻。
當?shù)?存儲結(jié)點電極152的砷濃度低的情況下，也可以使砷從第1存儲結(jié)點電極150向第2存儲結(jié)點電極152擴散。
在本實施方式中雖然是在1個溝槽135內(nèi)設(shè)置了2個存儲結(jié)點電極，但存儲結(jié)點電極的數(shù)量根據(jù)溝槽135的縱橫比也可以設(shè)置3個或其以上。在這3個電極中，可以將在溝槽135內(nèi)上下相鄰的任意2個電極設(shè)置為第1存儲結(jié)點電極150以及第2存儲結(jié)點電極152。
(實施方式2)在實施方式1中，埋入層被用在DRAM型存儲單元的溝槽電容器中。但是，這樣的埋入層，也可以應(yīng)用在具有溝槽電容器的其它存儲器、接點或者布線中。
圖5是在向源諞擴散層的接點部分中使用了埋入層的半導(dǎo)體器件200的剖面圖。半導(dǎo)體器件200具備晶體管Tr。該晶體管Tr，具備半導(dǎo)體基板201、源·漏擴散層291、292、柵絕緣膜290、柵電極293以及保護膜220。
晶體管Tr，進一步具備與源·漏擴散層291、292連接的接點。接點具有被填充在溝槽235內(nèi)的第1導(dǎo)體250、埋入層299以及第2導(dǎo)體252。
保護膜220，例如由硅氧化膜、硅氮化膜等的絕緣材料組成。溝槽235是被形成在保護膜220上的直至源·漏擴散層291、292的接觸孔。笫1導(dǎo)體250，例如，由摻雜多晶硅構(gòu)成。第2導(dǎo)體252，例如由鎢等金屬構(gòu)成。
埋入層299，由比第1導(dǎo)體250熔點低的導(dǎo)體材料組成。例如，埋入層299，由包含n型雜質(zhì)的鍺或者包含n型雜質(zhì)的鍺化硅(SiXGe(1-X)(0<X<1>構(gòu)成。
埋入層299，被埋入形成在第1導(dǎo)體250上面的V字型的凹坑298內(nèi)。由于埋入層299是導(dǎo)電性的，所以第1導(dǎo)體250與第2導(dǎo)體252電連接。因而，第1導(dǎo)體250以及第2導(dǎo)體252，可靠地與源·漏擴散層291、292連接。
以下，說明半導(dǎo)體器件200的制造方法。
使用已知的技術(shù)在半導(dǎo)體基板201上形成源·漏擴散層291、292、柵絕緣膜290、柵電極293以及保護膜220。其后，蝕刻保護膜220以及柵絕緣膜290設(shè)置溝槽235。
接著，在溝槽235內(nèi)堆積摻雜多晶硅。進而，通過CDE反向蝕刻該摻雜多晶硅，形成第1導(dǎo)體250。通過該反向蝕刻，將V字型的凹坑298形成在第1導(dǎo)體250上面。
如果采用以往的方法，則接著，堆積用于形成布線的硅氧化膜，進而對該硅氧化膜進行構(gòu)圖。這種情況下，硅氧化膜被堆積在V字型的凹坑298內(nèi)。雖然應(yīng)該通過布線的構(gòu)圖除去溝槽235內(nèi)部的硅氧化膜，但V字型的凹坑298內(nèi)的硅氧化膜未被除去而作為殘留氧化物(未圖示)殘留。殘留氧化物，妨礙第1導(dǎo)體250和第2導(dǎo)體252的電連接。
但是，如果采用本實施方式，則在第1導(dǎo)體250形成后，作為在埋入層299中使用的埋入用材料堆積鍺或者鍺化硅。堆積鍺或者鍺化硅時的工藝條件，和在實施方式1中堆積鍺或者鍺化硅時的工藝條件相同(參照圖2(C))。
接著，加熱到比埋入層299的材料熔點還高，并且比第1導(dǎo)體250的熔點還低的溫度。該熱處理條件與在實施方式1中的埋入用材料210的熱處理條件相同(參照圖3(A))。
通過該熱處理，凹坑298附近部分的鍺成分與第1導(dǎo)體250的硅反應(yīng)。由此，在埋入用材料210中，凹坑298附近部分的鍺濃度比溝槽235側(cè)壁部分的鍺濃度還低。
接著，蝕刻被形成在溝槽235側(cè)壁上的埋入用材料。該蝕刻條件與在實施方式1中所示的埋入用材料210的蝕刻條件相同(參照圖3(B))。由此，形成埋入層299。
進而，如上所述，凹坑298附近部分的鍺濃度比溝槽235側(cè)壁部分的鍺濃度還低。因而，比較容易通過蝕刻除去殘留在溝槽235側(cè)壁上的埋入用材料，另一方面凹坑298附近的埋入用材料210比較容易通過蝕刻殘留。
接著，為了形成布線堆積硅氧化膜，進而構(gòu)圖該硅氧化膜。如果采用本實施方式，由于在凹坑298內(nèi)填充有埋入層299，所以硅氧化膜，未被堆積在凹坑298內(nèi)，而被堆積在平坦的埋入層299上。因而，在構(gòu)圖硅氧化膜時，硅氧化膜不殘留在溝槽235內(nèi)。
接著，堆積或者蒸鍍鎢，通過對其表面進行CMP等的研磨處理，將第2導(dǎo)體252形成在埋入層299上。由于埋入層299是導(dǎo)電性的，所以第2導(dǎo)體252可以與第1導(dǎo)體250電連接。由此，可以防止接點的接觸不良。本發(fā)明還可以利用在接點插頭上。
權(quán)利要求
1.一種半導(dǎo)體器件，具備半導(dǎo)體基板，溝槽，被形成在上述半導(dǎo)體基板或者堆積在上述半導(dǎo)體基板上的層上；第1導(dǎo)體，被堆積在上述溝槽內(nèi)部，在上面具有凹坑；埋入層，埋入上述第1導(dǎo)體層的凹坑，由比上述第1導(dǎo)體層熔點還低的導(dǎo)電性材料構(gòu)成；第2導(dǎo)體層，在上述溝槽內(nèi)部被設(shè)置在上述埋入層上，與上述第1導(dǎo)體層電連接。
2.權(quán)利要求1所述的半導(dǎo)體器件，其特征在于上述第1導(dǎo)體層的凹坑的斷面形狀是大致V字型的。
3.權(quán)利要求1所述的半導(dǎo)體器件，其特征在于上述第1導(dǎo)體層由多晶硅構(gòu)成，上述埋入層由鍺或者鍺化硅構(gòu)成。
4.權(quán)利要求3所述的半導(dǎo)體器件，其特征在于上述埋入層由鍺化硅(SiXGe(1-X)(0≤X≤1))構(gòu)成，(1-X)/X在0.3或其以上。
5.權(quán)利要求1所述的半導(dǎo)體器件，其特征在于上述溝槽被形成在半導(dǎo)體基板上，在上述溝槽的內(nèi)壁和上述第1導(dǎo)體層之間、上述溝槽內(nèi)壁和上述埋入層之間，以及上述溝槽內(nèi)壁和上述第2導(dǎo)體層之間設(shè)置絕緣膜，具備具有將上述第1導(dǎo)體層、上述埋入層以及上述第2導(dǎo)體層作為一體的存儲結(jié)點電極的存儲器。
6.權(quán)利要求1或者權(quán)利要求3所述的半導(dǎo)體器件，其特征在于在上述第1導(dǎo)體層內(nèi)部有空隙。
7.權(quán)利要求1所述的半導(dǎo)體器件，其特征在于上述溝槽，達到被設(shè)置在上述半導(dǎo)體基板表面上的擴散層那樣地貫通被堆積在上述半導(dǎo)體基板上的層，上述第1導(dǎo)體層、上述埋入層以及上述第2導(dǎo)體層在上述溝槽內(nèi)部中作為一體的接點與上述擴散層電連接。
8.一種半導(dǎo)體器件的制造方法，包含在半導(dǎo)體基板上或者堆積在半導(dǎo)體基板上的層上形成溝槽的步驟；在上述溝槽內(nèi)部堆積第1導(dǎo)體層的步驟；蝕刻位于上述溝槽內(nèi)部比較上方上的上述第1導(dǎo)體層的蝕刻步驟；在上述蝕刻步驟中被形成在上述第1導(dǎo)體層上面的凹坑上，堆積比上述第1導(dǎo)體層熔點還低的導(dǎo)電性埋入用材料的步驟；在比上述埋入用材料的熔點還高并且比上述第1導(dǎo)體層的熔點還低的溫度下進行加熱的加熱處理步驟；蝕刻除去在上述溝槽側(cè)壁上的上述埋入用材料，使在上述凹坑中的上述埋入用材料殘留的蝕刻步驟；在位于上述凹坑上的上述埋入用材料上堆積第2導(dǎo)體層的步驟。
9.權(quán)利要求8所述的半導(dǎo)體器件的制造方法，其特征在于在上述蝕刻步驟中形成的凹坑，其斷面具有大致V字形狀。
10.權(quán)利要求8所述的半導(dǎo)體器件的制造方法，其特征在于上述第1導(dǎo)體層是多晶硅層，上述埋入材料是鍺或者鍺化硅。
11.權(quán)利要求10所述的半導(dǎo)體器件的制造方法，其特征在于上述熱處理步驟的溫度是從800度至1412度。
12.權(quán)利要求10或11的任一項所述的半導(dǎo)體器件的制造方法，其特征在于在上述第1導(dǎo)體層內(nèi)部具有空隙。
13.權(quán)利要求8所述的半導(dǎo)體器件的制造方法，其特征在于上述埋入材料由鍺化硅(SiXGe(1-X))構(gòu)成，(1-X)/X在0.3或其以上，在上述蝕刻步驟中，使用含有過氧化氫(H2O2)的介質(zhì)蝕刻上述埋入用材料。
全文摘要
本發(fā)明的目的是提供一種可靠地與溝槽內(nèi)的第1導(dǎo)體和第2導(dǎo)體連接，滿足高集成化以及細微化要求的半導(dǎo)體器件及其制造方法。解決方案是，半導(dǎo)體器件(100)具備半導(dǎo)體基板(110)；被形成在半導(dǎo)體基板(110)上的溝槽(135)；被堆積在溝槽(135)內(nèi)部比較下方的，在上面具有凹坑的第1導(dǎo)體層(150)；埋入第1導(dǎo)體層(135)的凹坑，由比第1導(dǎo)體層(135)熔點還低的導(dǎo)電性材料構(gòu)成的埋入層(199)；在溝槽(135)內(nèi)部被設(shè)置在埋入層(199)上的，與第1導(dǎo)體層(150)電連接的第2導(dǎo)體層(152)。
文檔編號H01L31/119GK1505157SQ200310115499
公開日2004年6月16日 申請日期2003年11月26日 優(yōu)先權(quán)日2002年11月28日
發(fā)明者古畑武夫, 水島一郎, 關(guān)原章子, 岸田基也, 原田翼, 中尾隆, 也, 古 武夫, 子, 郎 申請人:株式會社東芝