專利名稱：Otp器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種用于半導(dǎo)體集成電路或分離元器件的OTP器件。
背景技術(shù)：
在Single-Poly OTP器件(單層多晶硅一次可編程器件)設(shè)計(jì)中，如何提高電容型晶體管耦合效率對(duì)于提高器件的編程效率與效果，是涉及器件開發(fā)成敗的關(guān)鍵因素?，F(xiàn)有技術(shù)中的Single-Poly OTP器件，均在電容型晶體管側(cè)采用N+/NWell，P+/PWell或在Poly下做一層掩埋層的結(jié)構(gòu)?！禔Single Poly EEPROM Cell Structure for Use in Standard CMOSProcesses》(IEEEJOURNAL OF SOLID-STATECIRCUITS，VOL.24，NO.4，AUGUST 1989)、《Cell and Circuit Design for Single-Poly EPROM》(IEEEJOURNAL OF SOLID-STATECIRCUITS，VOL.29，NO.3，March，1994)等文獻(xiàn)都介紹了這種結(jié)構(gòu)的OTP器件。通常，在設(shè)計(jì)Single-Poly OTP器件時(shí)，為了提高電容型晶體管側(cè)的耦合效率，達(dá)到設(shè)計(jì)的編程效果，不得不設(shè)計(jì)較大的面積以增大電容型晶體管側(cè)的電容，達(dá)到適當(dāng)?shù)臇烹娙荼壤Ｓ纱水a(chǎn)生的結(jié)果是不利于縮小OTP器件的尺寸、提高集成度。

發(fā)明內(nèi)容
本發(fā)明解決的技術(shù)問(wèn)題是提供一種OTP器件，它可有效縮小OTP器件的尺寸、提高集成度。
為解決上述技術(shù)問(wèn)題，本發(fā)明OTP器件，在電容型晶體管側(cè)加入溝道注入。采用這種結(jié)構(gòu)，使本發(fā)明在普通邏輯工藝中，不改變其他邏輯工藝的情況下，通過(guò)追加一次光刻和注入即可達(dá)到生產(chǎn)內(nèi)藏高密度OTP器件的目的。


附圖是本發(fā)明OTP器件的結(jié)構(gòu)示意圖。
具體實(shí)施例方式
如圖所示，本發(fā)明OTP器件，在電容型晶體管側(cè)采取了一種類似ROM的結(jié)構(gòu)，在邏輯工藝中的電容型晶體管完成后，直接在該晶體管側(cè)進(jìn)行溝道注入。從而達(dá)到在不改變?cè)羞壿嬛圃旃に嚰捌骷渌匦缘那闆r下，通過(guò)追加一次光刻，即可實(shí)現(xiàn)高效率耦合效果的高密度內(nèi)置OTP器件，縮短生產(chǎn)周期，大大降低制造成本。
本發(fā)明還具有以下優(yōu)點(diǎn)(1)大幅度提高耦合效率，進(jìn)而提高編程效率。(2)與普通N+/NWell等結(jié)構(gòu)相比大大縮小芯片面積。(3)在CMOS集成工藝中非常容易實(shí)現(xiàn)。同時(shí)，也為OTP器件的電容型晶體管側(cè)掩埋層的制作方法提供了一種新思路。
權(quán)利要求
1.一種OTP器件，其特征在于在電容型晶體管側(cè)加入溝道注入。
全文摘要
本發(fā)明公開了一種OTP器件，在電容型晶體管側(cè)加入溝道注入。采用這種結(jié)構(gòu)，使本發(fā)明在普通邏輯工藝中，不改變其他邏輯工藝的情況下，通過(guò)追加一次光刻和注入即可達(dá)到生產(chǎn)內(nèi)藏高密度OTP器件的目的。它可有效縮小OTP器件的尺寸、提高集成度。
文檔編號(hào)H01L27/02GK1627525SQ20031010923
公開日2005年6月15日 申請(qǐng)日期2003年12月10日 優(yōu)先權(quán)日2003年12月10日
發(fā)明者徐向明, 龔順強(qiáng) 申請(qǐng)人:上海華虹Nec電子有限公司