專利名稱：設(shè)有沖擊電壓保護(hù)電路的半導(dǎo)體裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體裝置，更具體地說涉及設(shè)有沖擊電壓保護(hù)電路的半導(dǎo)體裝置。
背景技術(shù)：
作為為了防止汽車、馬達(dá)、熒光顯示、音頻裝置等以及由晶體管元件等構(gòu)成的IC(Integrated Circuit集成電路)的瞬間增大的電流或電壓(沖擊電壓)而進(jìn)行保護(hù)的沖擊電壓保護(hù)電路，提出了各種裝置。例如在日本專利申請?zhí)亻_昭58-74081號公報中，描述了傳統(tǒng)的沖擊電壓保護(hù)電路。
根據(jù)在上述公報中公開的結(jié)構(gòu)，傳統(tǒng)的沖擊電壓保護(hù)電路設(shè)有橫向pnp晶體管和縱向npn晶體管。橫向pnp晶體管的基極和發(fā)射極以及縱向npn晶體管的集電極，各自與輸入端子電連接?？v向npn晶體管的集電極和橫向pnp晶體管的基極，用同一個n型外延層形成。橫向pnp晶體管的集電極和縱向npn晶體管的基極，用同一個形成于上述n型外延層內(nèi)的p型雜質(zhì)區(qū)域形成?？v向npn晶體管的發(fā)射極，用形成于上述p型雜質(zhì)區(qū)域內(nèi)的n型雜質(zhì)區(qū)域形成。
接著，對上述公報中所描述的沖擊電壓保護(hù)電路的動作進(jìn)行說明。如果在輸入端子施加沖擊電壓，在橫向pnp晶體管中，集電極-基極結(jié)的耗盡層達(dá)到發(fā)射極-基極結(jié)的耗盡層，而且產(chǎn)生穿通擊穿，由此，從發(fā)射極向集電極流入電流。該電流成為縱向npn晶體管的基極電流，而且，縱向npn晶體管被導(dǎo)通，因此，施加在輸入端子的沖擊電壓的電荷從縱向npn晶體管的發(fā)射極側(cè)放電。
另外，例如在日本專利申請?zhí)亻_平5-206385號公報和特開昭56-19657號公報中，公開了上述以外的沖擊電壓保護(hù)電路。
為了使在上述公報中所描述的沖擊電壓保護(hù)電路正常動作，必須使橫向pnp晶體管的擊穿電壓低于縱向npn晶體管的擊穿電壓。但是，在上述公報中所描述的結(jié)構(gòu)中，有時橫向pnp晶體管的擊穿電壓(以下稱為耐壓)高于縱向npn晶體管的耐壓，因此，在這種場合沖擊電壓保護(hù)電路不能正常動作。
更具體地說，在上述公報所描述的沖擊電壓保護(hù)電路中，縱向npn晶體管的基極區(qū)和橫向pnp晶體管的集電極區(qū)，用相同濃度的同一區(qū)域(即同一個p型雜質(zhì)區(qū)域)形成。另外，縱向npn晶體管的集電極區(qū)和橫向pnp晶體管的基極區(qū)，用相同濃度的同一區(qū)域(即同一個n型外延層)形成。因此，橫向pnp晶體管的基極-集電極的耗盡層厚度和縱向pnp晶體管的基極-集電極的耗盡層厚度相同，從而使引起雪崩擊穿的容易度相同，橫向pnp晶體管的耐壓和縱向npn晶體管的耐壓也相同。于是，橫向pnp晶體管比縱向npn晶體管更早被擊穿，沖擊電壓保護(hù)電路的動作不穩(wěn)定。

發(fā)明內(nèi)容
本發(fā)明的目的在于，提供一種設(shè)有正常動作的沖擊電壓保護(hù)電路的半導(dǎo)體裝置。
根據(jù)本發(fā)明一方面的設(shè)有沖擊電壓保護(hù)電路的半導(dǎo)體裝置，是一種設(shè)有與信號輸入端子電連接且包括第一晶體管和第二晶體管的沖擊電壓保擴(kuò)電路的半導(dǎo)體裝置，在該半導(dǎo)體裝置中，第一晶體管的基極最窄區(qū)域的寬度與第二晶體管的基極最窄區(qū)域的寬度不同，通過這種結(jié)構(gòu)，使第一晶體管比第二晶體管更容易被擊穿。
因此，在信號輸入端子施加沖擊電壓時，通過擊穿第一晶體管使第二晶體管導(dǎo)通，并釋放在信號輸入端子施加的沖擊電壓，通過這種電路結(jié)構(gòu)，構(gòu)成設(shè)有正常動作的沖擊電壓保護(hù)電路的半導(dǎo)體裝置。
根據(jù)本發(fā)明另一方面的設(shè)有沖擊電壓保護(hù)電路的半導(dǎo)體裝置，是一種設(shè)有與信號輸入端子電連接且包括第一晶體管和第二晶體管的沖擊電壓保護(hù)電路的半導(dǎo)體裝置，在該半導(dǎo)體裝置中，作為第一晶體管的基極起作用的區(qū)域的雜質(zhì)濃度與作為第二晶體管的基極起作用的區(qū)域的雜質(zhì)濃度不同，通過這種結(jié)構(gòu)，使第一晶體管比第二晶體管更容易被擊穿。
因此，在信號輸入端子施加沖擊電壓時，通過擊穿第一晶體管使第二晶體管導(dǎo)通，并釋放在信號輸入端子施加的沖擊電壓，通過這種電路結(jié)構(gòu)，構(gòu)成設(shè)有正常動作的沖擊電壓保護(hù)電路的半導(dǎo)體裝置。
根據(jù)本發(fā)明又一方面的設(shè)有沖擊電壓保護(hù)電路的半導(dǎo)體裝置，是一種設(shè)有與信號輸入端子電連接且包括第一晶體管和第二晶體管的沖擊電壓保護(hù)電路的半導(dǎo)體裝置，該半導(dǎo)體裝置包括，設(shè)有主表面的半導(dǎo)體襯底和在半導(dǎo)體襯底的主表面形成的場氧化膜；第一晶體管的發(fā)射極和第二晶體管的集電極，與信號輸入端子電連接；第一晶體管的集電極和第二晶體管的基極形成相同的導(dǎo)電型并互相電連接；第一晶體管的基極，與第一晶體管的發(fā)射極和第二晶體管的集電極電連接；第一晶體管的發(fā)射極和基極的pn結(jié)與場氧化膜的一端接觸，而且，集電極和基極的pn結(jié)與場氧化膜的另一端接觸。
因此，能夠由場氧化膜自由控制第一晶體管基極的寬度。從而，通過使第一晶體管的寬度小于第二晶體管的寬度，能夠作成第一晶體管比第二晶體管更容易被穿通擊穿的結(jié)構(gòu)。
根據(jù)本發(fā)明又一方面的設(shè)有沖擊電壓保護(hù)電路的半導(dǎo)體裝置，是一種設(shè)有與信號輸入端子電連接且包括第一晶體管和第二晶體管的沖擊電壓保護(hù)電路的半導(dǎo)體裝置，該半導(dǎo)體裝置包括，在主表面設(shè)有第一導(dǎo)電型外延層的半導(dǎo)體襯底；第一晶體管的發(fā)射極和第二晶體管的集電極，與信號輸入端子電連接；第一晶體管的集電極和第二晶體管的基極形成相同的導(dǎo)電型，且由互相共用的第二導(dǎo)電型的第一擴(kuò)散區(qū)域構(gòu)成；第一晶體管的基極，與第一晶體管的發(fā)射極和第二晶體管的集電極電連接；第一晶體管的基極，設(shè)有包圍第一晶體管發(fā)射極并具有比外延層更高雜質(zhì)濃度的第一導(dǎo)電型的第二擴(kuò)散區(qū)域；在外延層內(nèi)的主表面，第一擴(kuò)散區(qū)域和第二擴(kuò)散區(qū)域相互鄰接。
借此，構(gòu)成第一晶體管基極的第二擴(kuò)散區(qū)域和構(gòu)成第二晶體管基極的第一擴(kuò)散區(qū)域，由相反的導(dǎo)電型區(qū)域構(gòu)成，從而，通過使第一晶體管基極的寬度小于第二晶體管基極的寬度，實(shí)現(xiàn)第一晶體管比第二晶體管更容易被穿通擊穿的結(jié)構(gòu)。另外，通過使第一晶體管基極的雜質(zhì)濃度高于第二晶體管基極的雜質(zhì)濃度，實(shí)現(xiàn)第一晶體管比第二晶體管更容易被雪崩擊穿的結(jié)構(gòu)。
另外，在本說明書中作為基極起作用的區(qū)域，是在構(gòu)成基極的雜質(zhì)擴(kuò)散區(qū)域中，與構(gòu)成發(fā)射極的雜質(zhì)擴(kuò)散區(qū)域和構(gòu)成集電極的雜質(zhì)擴(kuò)散區(qū)域分別構(gòu)成pn結(jié)的雜質(zhì)擴(kuò)散區(qū)域。
至于本發(fā)明的上述目的和其它目的、特征、形態(tài)以及優(yōu)點(diǎn)，通過與另附的附圖相對應(yīng)的有關(guān)本發(fā)明的詳細(xì)說明進(jìn)行進(jìn)一步的理解。


圖1是表示本發(fā)明實(shí)施例1的沖擊電壓保護(hù)電路的電路圖。
圖2是概略表示本發(fā)明實(shí)施例1的沖擊電壓保護(hù)電路結(jié)構(gòu)的平面圖。
圖3是沿圖2的III-III線的截面圖。
圖4是概略表示設(shè)有本發(fā)明實(shí)施例2的沖擊電壓保護(hù)電路的半導(dǎo)體裝置結(jié)構(gòu)的截面圖。
圖5是表示本發(fā)明實(shí)施例3的沖擊電壓保護(hù)電路的電路圖。
圖6是概略表示設(shè)有本發(fā)明實(shí)施例3的沖擊電壓保護(hù)電路的半導(dǎo)體裝置結(jié)構(gòu)的平面圖。
圖7是沿圖6的VII-VII線的截面圖。
圖8是概略表示設(shè)有本發(fā)明實(shí)施例4的沖擊電壓保護(hù)電路的半導(dǎo)體裝置結(jié)構(gòu)的截面圖。
圖9是概略表示設(shè)有本發(fā)明實(shí)施例5的沖擊電壓保護(hù)電路的半導(dǎo)體裝置結(jié)構(gòu)的截面圖。
圖10是概略表示設(shè)有本發(fā)明實(shí)施例6的沖擊電壓保護(hù)電路的半導(dǎo)體裝置結(jié)構(gòu)的平面圖。
圖11是沿圖10的XI-XI線的截面圖。
圖12是概略表示設(shè)有本發(fā)明實(shí)施例7的沖擊電壓保護(hù)電路的半導(dǎo)體裝置結(jié)構(gòu)的截面圖。
圖13是概略表示設(shè)有本發(fā)明實(shí)施例8的沖擊電壓保護(hù)電路的半導(dǎo)體裝置結(jié)構(gòu)的平面圖。
圖14是沿圖13的XIV-XIV線的截面圖。
圖15是概略表示設(shè)有本發(fā)明實(shí)施例9的沖擊電壓保護(hù)電路的半導(dǎo)體裝置結(jié)構(gòu)的平面圖。
圖16是沿圖15的XVI-XVI線的截面圖。
圖17是表示本發(fā)明實(shí)施例10的沖擊電壓保護(hù)電路的電路圖。
圖18是概略表示設(shè)有本發(fā)明實(shí)施例10的沖擊電壓保護(hù)電路的半導(dǎo)體裝置結(jié)構(gòu)的截面圖。
圖19是概略表示設(shè)有本發(fā)明實(shí)施例11的沖擊電壓保護(hù)電路的半導(dǎo)體裝置結(jié)構(gòu)的截面圖。
圖20是概略表示設(shè)有本發(fā)明實(shí)施例12的沖擊電壓保護(hù)電路的半導(dǎo)體裝置結(jié)構(gòu)的截面圖。
圖21是表示本發(fā)明實(shí)施例13的沖擊電壓保護(hù)電路的電路圖。
圖22是概略表示設(shè)有本發(fā)明實(shí)施例13的沖擊電壓保護(hù)電路的半導(dǎo)體裝置結(jié)構(gòu)的平面圖。
圖23是沿圖22的XXIII-XXIII線的截面圖。
圖24是概略表示設(shè)有本發(fā)明實(shí)施例14的沖擊電壓保護(hù)電路的半導(dǎo)體裝置結(jié)構(gòu)的截面圖。
具體實(shí)施例方式
以下，參照附圖，就本發(fā)明實(shí)施例進(jìn)行說明。
實(shí)施例1參照圖1，沖擊電壓保護(hù)電路51設(shè)有npn晶體管32和npn晶體管33。npn晶體管32的集電極和npn晶體管33的集電極，與信號輸入端子34和裝置部分36電連接。npn晶體管32的基極和npn晶體管33的基極相互電連接。npn晶體管32的發(fā)射極與npn晶體管32的基極和npn晶體管33的基極都電連接。npn晶體管33的發(fā)射極與接地電位35電連接。
接著，就設(shè)有實(shí)施例1的沖擊電壓保護(hù)電路的半導(dǎo)體裝置結(jié)構(gòu)進(jìn)行說明。
參照圖2和圖3，在半導(dǎo)體裝置61中，在例如由單晶硅構(gòu)成的半導(dǎo)體襯底91的下部形成p-區(qū)域1。在p-區(qū)域1上，通過注入擴(kuò)散形成n+擴(kuò)散層2。在該n+擴(kuò)散層2上，形成n-外延層4。在p-區(qū)域1上，形成包圍該n-外延層4的p+擴(kuò)散層3a和p型擴(kuò)散層6a。
在該n+擴(kuò)散層2和n-外延層4內(nèi)，形成構(gòu)成沖擊電壓保護(hù)電路的npn晶體管32和npn晶體管33。npn晶體管32和npn晶體管33各設(shè)有發(fā)射極區(qū)和基極區(qū)以及集電極區(qū)。
在npn晶體管32中，集電極區(qū)由n+擴(kuò)散層2和n-外延層4以及在n-外延層4內(nèi)形成的n+擴(kuò)散層8a構(gòu)成?；鶚O區(qū)由在n-外延層4內(nèi)形成的p+擴(kuò)散層21和在該p+擴(kuò)散層21內(nèi)形成的p+擴(kuò)散層9a構(gòu)成。發(fā)射極區(qū)由在p+擴(kuò)散層21內(nèi)與p+擴(kuò)散層9a鄰接形成的n+擴(kuò)散層8b構(gòu)成。
在npn晶體管33中，集電極區(qū)由n-外延層4和n+擴(kuò)散層2以及n+擴(kuò)散層8a構(gòu)成，而且，用與npn晶體管32的集電極相同的雜質(zhì)區(qū)域構(gòu)成?；鶚O區(qū)由在n-外延層4內(nèi)形成的p型擴(kuò)散層6b構(gòu)成。發(fā)射極區(qū)由在p型擴(kuò)散層6b內(nèi)形成的n+擴(kuò)散層8c構(gòu)成。
作為npn晶體管32的基極區(qū)的p+擴(kuò)散層21和作為npn晶體管33的基極區(qū)的p型擴(kuò)散層6b，由相互不同的雜質(zhì)擴(kuò)散區(qū)域構(gòu)成，且相互電連接。另外，寬度t1表示作為npn晶體管33基極的p型擴(kuò)散層6b的最窄區(qū)域的寬度，例如，表示位于n+擴(kuò)散層8c正下方的p型擴(kuò)散層6b的深度方向的寬度(深度)。另外，寬度t2表示作為npn晶體管32基極的p+擴(kuò)散層21的最窄區(qū)域的寬度，例如，表示位于n+擴(kuò)散層8b正下方的p+擴(kuò)散層21的深度方向的寬度(深度)。寬度t2比寬度t1窄。p+擴(kuò)散層21的雜質(zhì)濃度比p型擴(kuò)散層6b高。
另外，p+擴(kuò)散層21是作為npn晶體管32基極起作用的區(qū)域，p型擴(kuò)散層6b是作為npn晶體管33基極起作用的區(qū)域。
另外，通過向n-外延層4注入B(硼)以達(dá)到例如約1013個/cm3雜質(zhì)濃度來形成p型擴(kuò)散層6a、6b。通過例如對n-外延層4和p型擴(kuò)散層6b的表面進(jìn)行數(shù)十nm深度的熱氧化，并在該表面注入B以達(dá)到例如約1014個/cm3數(shù)量級的雜質(zhì)濃度來形成p+擴(kuò)散層21。在p+擴(kuò)散層21的表面，通過注入As(砷)以達(dá)到例如約1015個/cm3的濃度來形成n+擴(kuò)散層8b。在p+擴(kuò)散層21的表面，通過注入B或者BF2以達(dá)到例如約1015個/cm3的濃度來形成p+擴(kuò)散層9a。
另外，通過與形成n+擴(kuò)散層8b的工序同樣的工序，在n-外延層4的表面和p型擴(kuò)散層6b的表面，分別形成n+擴(kuò)散層8a、8c。另外，通過與形成p+擴(kuò)散層9a的工序同樣的工序，在p型擴(kuò)散層6a的表面形成p+擴(kuò)散層9b。n+擴(kuò)散層8a，p+擴(kuò)散層21、n+擴(kuò)散層8b、p+擴(kuò)散層9a、p型擴(kuò)散層6b、n+擴(kuò)散層8c以及p+擴(kuò)散層9b，通過由LOCOS(LocalOxidation of Silicon硅的局部氧化)法形成的場氧化膜7各自被電分離。
另外，形成覆蓋半導(dǎo)體襯底91表面的層間絕緣膜10。在層間絕緣膜10各自形成接觸孔11a～11d。由此露出n+擴(kuò)散層8a、n+擴(kuò)散層8b和p+擴(kuò)散層9a、n+擴(kuò)散層8c、以及p+擴(kuò)散層9b的表面。然后，分別經(jīng)由各接觸孔11a～11d，在層間絕緣膜10上形成與上述被露出的各區(qū)域電連接的、例如由注入雜質(zhì)的多晶硅(以下，稱為摻雜多晶硅)構(gòu)成的布線12a～12c。由此，n+擴(kuò)散層8b與p+擴(kuò)散層9a電連接，n+擴(kuò)散層8c與p+擴(kuò)散層9b電連接。
接著，就本實(shí)施例的沖擊電壓保護(hù)電路的動作進(jìn)行說明。
參照圖1，如果在信號輸入端子34施加沖擊電壓，npn晶體管32的發(fā)射極-集電極之間的電壓上升，從而擊穿npn晶體管32。如果npn晶體管32被擊穿，電流就流入npn晶體管33的基極，使npn晶體管33導(dǎo)通。如果npn晶體管33被導(dǎo)通，那么在信號輸入端子34施加的沖擊電壓就經(jīng)由npn晶體管33釋放到接地電位35。從而，防止在裝置部分36施加沖擊電壓。
接著，就晶體管的擊穿現(xiàn)象進(jìn)行說明。晶體管的擊穿現(xiàn)象大致分為雪崩擊穿和穿通擊穿。雪崩擊穿是指，在施加高反向電壓時，耗盡層內(nèi)生成的電子空穴對被電場加速，并與構(gòu)成結(jié)晶的電子高速碰撞使電子空穴對以指數(shù)函數(shù)形式增加，從而產(chǎn)生電流的現(xiàn)象。這里，如果互相被接合的p型區(qū)域和n型區(qū)域的濃度高，則耗盡層寬度就變小，耗盡層內(nèi)的電場變大，因此，很容易增加電子空穴對。因此，在晶體管中，作為基極起作用的區(qū)域的濃度越高，就越容易引起雪崩擊穿。
另一方面，穿通擊穿是指，在基極區(qū)的濃度特別低的晶體管施加高反向電壓時，基極-集電極的耗盡層延伸并與發(fā)射極-基極結(jié)的耗盡層接觸，由此電位的勢壘下降，從發(fā)射極經(jīng)由耗盡層直接向集電極流入電子或空穴，從而產(chǎn)生電流的現(xiàn)象。
在本實(shí)施例中，作為npn晶體管32基極的p+擴(kuò)散層21的最窄區(qū)域的寬度t2，小于作為npn晶體管33基極的p型擴(kuò)散區(qū)域6b的寬度t1。因此，npn晶體管32具有比npn晶體管33更容易被穿通擊穿的結(jié)構(gòu)。
另外，在本實(shí)施例中，作為npn晶體管32的基極起作用的p+擴(kuò)散層21的雜質(zhì)濃度，高于作為npn晶體管33的基極起作用的p型擴(kuò)散層6b的雜質(zhì)濃度。因此，npn晶體管32具有比npn晶體管33更容易被雪崩擊穿的結(jié)構(gòu)。
這樣，在本實(shí)施例中，由于npn晶體管32確實(shí)比npn晶體管33先被擊穿(雪崩擊穿或者穿通擊穿)，因此，能夠防止如傳統(tǒng)例中的npn晶體管33比npn晶體管32先被擊穿的誤動作。也就是說，通過使npn晶體管32確實(shí)比npn晶體管33先被擊穿，使npn晶體管33確實(shí)導(dǎo)通，從而使在信號輸入端子34施加的沖擊電壓確實(shí)被釋放，因此，能夠防止誤動作，實(shí)現(xiàn)正常動作的沖擊電壓保護(hù)電路。
另外，在本實(shí)施例中，就具有p+擴(kuò)散層21的寬度t2小于p型擴(kuò)散層6b的寬度t1的結(jié)構(gòu)(1)和p+擴(kuò)散層21的雜質(zhì)濃度高于p型擴(kuò)散層6b的雜質(zhì)濃度的結(jié)構(gòu)(2)雙方的場合進(jìn)行了說明，但是，只要具有在上述兩種結(jié)構(gòu)(1)和(2)中的至少一種結(jié)構(gòu)即可。更具體地說，具有上述結(jié)構(gòu)(1)，并由此使npn晶體管32比npn晶體管33先被穿通擊穿時，p+擴(kuò)散層21的雜質(zhì)濃度也可以低于p型擴(kuò)散層6b的雜質(zhì)濃度。另外，具有上述結(jié)構(gòu)(2)，并由此使npn晶體管32比npn晶體管33先被雪崩擊穿時，p+擴(kuò)散層21的寬度t2也可以大于p型擴(kuò)散層6b的寬度t1?？傊灰ㄟ^采用上述結(jié)構(gòu)(1)和(2)中的至少一種結(jié)構(gòu)來構(gòu)成使npn晶體管32確實(shí)比npn晶體管33先被擊穿(穿通擊穿或者雪崩擊穿)的沖擊電壓保護(hù)電路即可。
另外，在本實(shí)施例中，作為npn晶體管32的基極區(qū)的p+擴(kuò)散層21和作為npn晶體管33的基極區(qū)的p型擴(kuò)散層6b，由相互不同的雜質(zhì)擴(kuò)散區(qū)域構(gòu)成，而且相互之間被電連接。因此，能夠控制使npn晶體管32的基極區(qū)濃度和npn晶體管33的基極區(qū)濃度相互不同。另外，能夠控制使npn晶體管32的基極區(qū)寬度t2和npn晶體管33的基極區(qū)寬度t1相互不同。因此，根據(jù)npn晶體管32的基極區(qū)的構(gòu)成，能夠很容易地使npn晶體管32的耐壓低于npn晶體管33的耐壓，并得到正常動作的沖擊電壓保護(hù)電路。
實(shí)施例2參照圖4，本實(shí)施例的半導(dǎo)體裝置與實(shí)施例1的半導(dǎo)體裝置相比，不同之處在于，npn晶體管32的基極區(qū)和npn晶體管33的基極區(qū)共有同一個p型擴(kuò)散層6b。因此，在該p型擴(kuò)散層6b內(nèi)形成n+擴(kuò)散層8c、p+擴(kuò)散層9a以及n+擴(kuò)散層8b。
npn晶體管32的基極區(qū)，由p型擴(kuò)散層6b和p+擴(kuò)散層9a構(gòu)成。另外，npn晶體管33的基極區(qū)，由p型擴(kuò)散層6b構(gòu)成。在該構(gòu)成中，npn晶體管32的基極區(qū)的最窄區(qū)域是圖中n+擴(kuò)散層8b橫方向側(cè)的p型擴(kuò)散層6b區(qū)域，其寬度為s1。npn晶體管33的基極區(qū)的最窄區(qū)域是圖中n+擴(kuò)散層8c正下方的p型擴(kuò)散層6b區(qū)域，其寬度為t1。而且，其寬度s1小于寬度t1。另外，p型擴(kuò)散層6b是作為npn晶體管32的基極起作用的區(qū)域，也是作為npn晶體管33的基極起作用的區(qū)域。
另外，除此以外的構(gòu)成大致與圖1～圖3中所示的實(shí)施例1的構(gòu)成相同，因此，用相同的符號表示相同的構(gòu)成元件，并省略其說明。
在本實(shí)施例中，作為npn晶體管32的基極區(qū)的p型擴(kuò)散層6b和作為npn晶體管33的基極區(qū)的p型擴(kuò)散層6b，由同一個雜質(zhì)擴(kuò)散區(qū)域構(gòu)成。即使這樣構(gòu)成，通過使npn晶體管32的基極區(qū)的寬度s1小于npn晶體管33的基極區(qū)的寬度t1，使npn晶體管32比npn晶體管33更容易被穿通擊穿。從而，能夠形成正常動作的沖擊電壓保護(hù)電路，同時由于減少了雜質(zhì)擴(kuò)散區(qū)域的數(shù)量，因此，簡化了半導(dǎo)體裝置的制造工序。
實(shí)施例3參照圖5，沖擊電壓保護(hù)電路52設(shè)有，npn晶體管37、pnp晶體管38以及電阻元件39。pnp晶體管38的發(fā)射極和電阻元件39的一端各自與信號輸入端子34和裝置部分36電連接。npn晶體管37的基極與pnp晶體管38的集電極相互電連接，而且，各自與接地電位35電連接。npn晶體管37的發(fā)射極，與npn晶體管37的基極和pnp晶體管38的集電極以及接地電位35電連接。npn晶體管37的集電極，與pnp晶體管38的基極和電阻元件39的另一端都電連接。
接著，就設(shè)有實(shí)施例3的沖擊電壓保護(hù)電路的半導(dǎo)體裝置結(jié)構(gòu)進(jìn)行說明。
參照圖6和圖7，在半導(dǎo)體裝置62中，在例如由單晶硅構(gòu)成的半導(dǎo)體襯底92的下部形成p-區(qū)域1。在p-區(qū)域1上，通過注入擴(kuò)散各自形成n+擴(kuò)散層2a、2b。在該各n+擴(kuò)散層2a、2b上，各自形成n-外延層4a、4b。另外，形成包圍n-外延層4a、4b的p+擴(kuò)散層3c和p型擴(kuò)散層6c。由此，n-外延層4a和n-外延層4b被電分離。另外，n+擴(kuò)散層2a和n+擴(kuò)散層2b被電分離。
在該n+擴(kuò)散層2b和n-外延層4a內(nèi)，形成構(gòu)成沖擊電壓保護(hù)電路的npn晶體管37和pnp晶體管38。npn晶體管37和pnp晶體管38，各自設(shè)有發(fā)射極區(qū)、基極區(qū)以及集電極區(qū)。
在npn晶體管37中，集電極區(qū)由n+擴(kuò)散層2b和n-外延層4a，以及在n-外延層4a內(nèi)形成的n+擴(kuò)散層8d構(gòu)成?；鶚O區(qū)由在n-外延層4a內(nèi)形成的p+擴(kuò)散層21和在n-外延層4a內(nèi)與p+擴(kuò)散層21鄰接形成的p型擴(kuò)散層6g，以及在該p型擴(kuò)散層6g內(nèi)形成的p+擴(kuò)散層9g構(gòu)成。發(fā)射極區(qū)由在p+擴(kuò)散層21內(nèi)與p+擴(kuò)散層9g鄰接形成的n+擴(kuò)散層8e構(gòu)成。
在pnp晶體管38中，發(fā)射極區(qū)由在n-外延層4a內(nèi)形成的p+擴(kuò)散層9f構(gòu)成?；鶚O區(qū)由n-外延層4a和n+擴(kuò)散層2b形成。集電極區(qū)由p型擴(kuò)散層6g和p+擴(kuò)散層9g形成。
另外，在半導(dǎo)體襯底92的表面，形成包圍圖中p+擴(kuò)散層9f橫方向側(cè)的p型擴(kuò)散層6g和p+擴(kuò)散層9g。
在n-外延層4b內(nèi)，形成構(gòu)成沖擊電壓保護(hù)電路的電阻元件39。電阻元件39由在n-外延層4b內(nèi)形成的p+擴(kuò)散層15和在該p+擴(kuò)散層15內(nèi)形成的p+擴(kuò)散層9c、9d構(gòu)成。
另外，在該結(jié)構(gòu)中，npn晶體管37的基極區(qū)的最窄區(qū)域，是圖中n+擴(kuò)散層8e正下方的p+擴(kuò)散層21的區(qū)域，其寬度為t3。pnp晶體管38的基極區(qū)的最窄區(qū)域，是圖中p+擴(kuò)散層9f橫方向側(cè)的n-外延層4a的區(qū)域，其寬度為s2。而且，其寬度t3小于寬度s2。另外，p+擴(kuò)散層21是作為npn晶體管37的基極起作用的區(qū)域，n-外延層4a是作為pnp晶體管38的基極起作用的區(qū)域。作為npn晶體管37的基極起作用的區(qū)域即p+擴(kuò)散層21和作為pnp晶體管38的基極起作用的區(qū)域即n-外延層4a，由相反的導(dǎo)電型區(qū)域構(gòu)成。
另外，通過例如對n-外延層4b的表面進(jìn)行數(shù)十nm深度的熱氧化，并在該表面注入B以達(dá)到例如約1014個/cm3數(shù)量級的雜質(zhì)濃度來形成p+擴(kuò)散層15。另外，通過與形成n+擴(kuò)散層8e的工序同樣的工序，在n-外延層4a的表面形成n+擴(kuò)散層8d。另外，通過與形成p+擴(kuò)散層9g的工序同樣的工序，在p+擴(kuò)散層15的表面形成p+擴(kuò)散層9c、9d，在n-外延層4a的表面形成p+擴(kuò)散層9f，在p型擴(kuò)散層6c的表面形成p+擴(kuò)散層9h。另外，p+擴(kuò)散層15和p+擴(kuò)散層9c、9d，n+擴(kuò)散層8d，p+擴(kuò)散層9g，p+擴(kuò)散層9f，p+擴(kuò)散層9g和n+擴(kuò)散層8e和p+擴(kuò)散層21，以及p+擴(kuò)散層9h，通過場氧化膜7各自被電分離。
另外，形成覆蓋半導(dǎo)體襯底92表面的層間絕緣膜10。在層間絕緣膜10各自形成接觸孔11e～11j。由此露出p+擴(kuò)散層9c、p+擴(kuò)散層9d、n+擴(kuò)散層8d、p+擴(kuò)散層9f、p+擴(kuò)散層9g和n+擴(kuò)散層8e、以及p+擴(kuò)散層9h的表面。然后，經(jīng)由各接觸孔11e～11j，在層間絕緣膜10上形成與上述被露出的各區(qū)域電連接的、例如由摻雜多晶硅構(gòu)成的布線12d～12g。由此，p+擴(kuò)散層9d與n+擴(kuò)散層8d電連接，p+擴(kuò)散層9g和n+擴(kuò)散層8e分別與p+擴(kuò)散層9h電連接。另外，形成覆蓋布線12d～12g的層間絕緣膜16。在層間絕緣膜16，各自形成接觸孔17a、17b。而且，在接觸孔17a、17b內(nèi)，形成例如由摻雜多晶硅構(gòu)成的布線18。由此，布線12d與布線12f電連接。
接著，就本實(shí)施例的沖擊電壓保護(hù)電路的動作進(jìn)行說明。
參照圖5，如果在信號輸入端子34施加沖擊電壓，則npn晶體管37的發(fā)射極-集電極之間的電壓上升，從而擊穿npn晶體管37。如果npn晶體管37被擊穿，在電阻元件39兩端產(chǎn)生電位差，電流流過電阻元件39，pnp晶體管38基極的電位變成接地電位。由此pnp晶體管38被導(dǎo)通，在信號輸入端子34輸入的沖擊電壓就經(jīng)由pnp晶體管38釋放到接地電位35。從而，防止在裝置部分36施加沖擊電壓。
在本實(shí)施例中，作為npn晶體管37的基極區(qū)的p+擴(kuò)散層21和作為pnp晶體管38的基極區(qū)的n-外延層4a，由相反的導(dǎo)電型區(qū)域構(gòu)成。因此，通過使npn晶體管37基極的寬度t3小于pnp晶體管38基極的寬度s2，實(shí)現(xiàn)npn晶體管37比pnp晶體管38更容易被穿通擊穿的結(jié)構(gòu)。另外，通過使作為npn晶體管37的基極起作用的p+擴(kuò)散層21的雜質(zhì)濃度高于作為pnp晶體管38的基極起作用的n-外延層的雜質(zhì)濃度，實(shí)現(xiàn)npn晶體管37比pnp晶體管38更容易被雪崩擊穿的結(jié)構(gòu)。
因此，通過實(shí)現(xiàn)npn晶體管37確實(shí)比pnp晶體管38先被擊穿(雪崩擊穿或者穿通擊穿)的構(gòu)成，使沖擊電壓保護(hù)電路正常動作。
另外，在本實(shí)施例中，就具有p+擴(kuò)散層21的寬度t3小于n-外延層4a的寬度s2的結(jié)構(gòu)(1)和p+擴(kuò)散層21的雜質(zhì)濃度高于n-外延層4a的雜質(zhì)濃度的結(jié)構(gòu)(2)的場合進(jìn)行了說明，但是，只要具有在上述兩種結(jié)構(gòu)(1)和(2)中的至少一種結(jié)構(gòu)即可。
實(shí)施例4參照圖8，在本實(shí)施例的半導(dǎo)體裝置中，形成被p+擴(kuò)散層3c和p型擴(kuò)散層6c從n+擴(kuò)散層2b和n-外延層4a電分離的n+擴(kuò)散層2c和n-外延層4c。在n-外延層4c的表面形成n+擴(kuò)散層8f，并使接觸孔11q開口以便n+擴(kuò)散層8f的表面被露出。在接觸孔11q內(nèi)形成布線12g，由此n+擴(kuò)散層8f、p+擴(kuò)散層9h、n+擴(kuò)散層8e、以及p+擴(kuò)散層9g電連接。
另外，除此以外的構(gòu)成大致與圖5～圖7中所示的實(shí)施例3的構(gòu)成相同，因此，用相同的符號表示相同的構(gòu)成元件，并省略其說明。
在本實(shí)施例中，在與形成npn晶體管37和pnp晶體管38的n-外延層4a電分離的n-外延層4c上，npn晶體管37的發(fā)射極和基極與pnp晶體管38的集電極電連接。因此，電子從半導(dǎo)體襯底92的下部被注入時，被吸收到n-外延層4c區(qū)域，防止進(jìn)入到電路中。因此，能夠防止沖擊電壓保護(hù)電路的誤動作。
實(shí)施例5參照圖9，在本實(shí)施例的半導(dǎo)體裝置中，pnp晶體管38的發(fā)射極區(qū)，是由在n-外延層4a的表面形成的p+擴(kuò)散層22和在該p+擴(kuò)散層22內(nèi)形成的p+擴(kuò)散層9f構(gòu)成。因此，p+擴(kuò)散層22包圍p+擴(kuò)散層9f，與作為pnp晶體管38的基極區(qū)的n-外延層4a構(gòu)成pn結(jié)。另外，p+擴(kuò)散層22通過與形成p+擴(kuò)散層21的工序同樣的工序形成。
另外，除此以外的構(gòu)成大致與圖5～圖7中所示的實(shí)施例3的構(gòu)成相同，因此，用相同的符號表示相同的構(gòu)成元件，并省略其說明。
在本實(shí)施例中，p+擴(kuò)散層22形成包圍p+擴(kuò)散層9f的結(jié)構(gòu)。由此增加了pnp晶體管38的pn結(jié)面積，從而能夠使更大量的電流流過。因此，能夠使沖擊電壓保護(hù)電路適應(yīng)于大的沖擊電流。
實(shí)施例6參照圖10和圖11，在本實(shí)施例的半導(dǎo)體裝置中，包圍圖中n-外延層4a內(nèi)的形成npn晶體管37和pnp晶體管38的區(qū)域的側(cè)部且在整個周圍與n+擴(kuò)散層2b接觸形成n+擴(kuò)散層13。因此，n+擴(kuò)散層13和n+擴(kuò)散層2b包圍形成圖中n-外延層4a內(nèi)的npn晶體管37和pnp晶體管38的區(qū)域的側(cè)部和下部。n+擴(kuò)散層13和n+擴(kuò)散層2b的雜質(zhì)濃度高于n-外延層4a的雜質(zhì)濃度。
另外，除此以外的構(gòu)成大致與圖5～圖7中所示的實(shí)施例3的構(gòu)成相同，因此，用相同的符號表示相同的構(gòu)成元件，并省略其說明。
在本實(shí)施例中，由雜質(zhì)濃度高于n-外延層4a的n+擴(kuò)散層13和n+擴(kuò)散層2b包圍形成圖中n-外延層4a內(nèi)的npn晶體管37和pnp晶體管38的區(qū)域的側(cè)部和下部。因此，在npn晶體管37的集電極區(qū)和pnp晶體管38的基極區(qū)施加了沖擊電壓時，沖擊電流就很容易從n-外延層4a流入n+擴(kuò)散層13和n+擴(kuò)散層2b。從而，抑制了沖擊電流從n-外延層4a流入p-區(qū)域1和p+擴(kuò)散層3c以及p型擴(kuò)散層6c。因此，防止了沖擊電流的漏泄和沖擊電壓保護(hù)電路的誤動作。
實(shí)施例7參照圖12，在本實(shí)施例的半導(dǎo)體裝置中，與實(shí)施例3不同之處在于，npn晶體管37的基極區(qū)和pnp晶體管38的集電極區(qū)共有同一個p型擴(kuò)散層6g。因而，p+擴(kuò)散層9g和n+擴(kuò)散層8e形成在該p型擴(kuò)散層6g內(nèi)。
npn晶體管37的基極區(qū)，由p型擴(kuò)散層6g和p+擴(kuò)散層9g構(gòu)成。在該結(jié)構(gòu)中，npn晶體管37基極區(qū)的最窄區(qū)域是圖中n+擴(kuò)散層8e正下方的p型擴(kuò)散層6g區(qū)域，其寬度為t3。寬度t3小于寬度s2。另外，p型擴(kuò)散層6g是作為npn晶體管37的基極起作用的區(qū)域。
另外，除此以外的構(gòu)成大致與圖5～圖7中所示的實(shí)施例3的構(gòu)成相同，因此，用相同的符號表示相同的構(gòu)成元件，并省略其說明。
在本實(shí)施例中，作為npn晶體管37的基極區(qū)的p型擴(kuò)散層6g和作為pnp晶體管38的集電極區(qū)的p型擴(kuò)散層6g，由同一個雜質(zhì)擴(kuò)散區(qū)域構(gòu)成。即使是這樣構(gòu)成，通過使npn晶體管37的基極區(qū)的寬度t3小于pnp晶體管38的基極區(qū)的寬度s2，也能夠使npn晶體管37比pnp晶體管38更容易被穿通擊穿。從而，能夠形成正常動作的沖擊電壓保護(hù)電路，同時由于減少了一個雜質(zhì)擴(kuò)散區(qū)域，因此，簡化了半導(dǎo)體裝置的制造工序。
實(shí)施例8參照圖13和圖14，與圖5～圖7中所示的實(shí)施例3的構(gòu)成相比，本實(shí)施例的半導(dǎo)體裝置62的不同之處在于電阻元件39的構(gòu)成。
電阻元件39由n+擴(kuò)散層19a構(gòu)成，并在形成npn晶體管37和pnp晶體管38的n-外延層4a內(nèi)形成。用來電分離構(gòu)成該電阻元件39的n+擴(kuò)散層19a的p型擴(kuò)散層6i也在n-外延層4a內(nèi)形成。因此，p型擴(kuò)散層6i覆蓋n+擴(kuò)散層19a的周圍。
如圖13所示，從平面上看在半導(dǎo)體襯底92的表面，該n+擴(kuò)散層19a和p型擴(kuò)散層6i從npn晶體管37和pnp晶體管38的形成區(qū)域的一側(cè)，繞著該形成區(qū)域延伸至另一側(cè)。另外，在圖7中的npn晶體管37和pnp晶體管38的形成區(qū)域的右側(cè)形成的n+擴(kuò)散層8d，在本實(shí)施例中，形成于圖中npn晶體管37和pnp晶體管38的形成區(qū)域的左側(cè)。
另外，在p型擴(kuò)散層6i的表面，通過注入As(砷)以達(dá)到例如約1014～1015個/cm3的濃度來形成n+擴(kuò)散層19a。n+擴(kuò)散層19a、p+擴(kuò)散層9g、p+擴(kuò)散層9f、p+擴(kuò)散層9g和n+擴(kuò)散層8e和p+擴(kuò)散層21、n+擴(kuò)散層8d、以及p+擴(kuò)散層9h，通過場氧化膜7各自被電分離。
另外，在本實(shí)施例的半導(dǎo)體襯底92內(nèi)的構(gòu)成中，大致與圖5～7中所示的實(shí)施例3的半導(dǎo)體襯底92內(nèi)的構(gòu)成相同，因此，用相同的符號表示相同的構(gòu)成元件，并省略其說明。
另外，形成覆蓋半導(dǎo)體襯底92表面的層間絕緣膜10。在層間絕緣膜10，各自形成接觸孔11k、11m、11n、11p、11y、11z。由此露出n+擴(kuò)散層19a、p+擴(kuò)散層9f、p+擴(kuò)散層9g和n+擴(kuò)散層8e、n+擴(kuò)散層8d、以及p+擴(kuò)散層9h的表面。然后，在接觸孔11k、11m、11n、11p、11y、11z內(nèi)，形成例如由摻雜多晶硅構(gòu)成的布線12h～12k。由此，n+擴(kuò)散層19a與p+擴(kuò)散層9f電連接，p+擴(kuò)散層9g與n+擴(kuò)散層8e電連接，以及n+擴(kuò)散層8d與n+擴(kuò)散層19a電連接。另外，形成覆蓋布線12h～12k的層間絕緣膜16。在層間絕緣膜16，各自形成圖中未示的接觸孔，以露出布線12i和布線12k表面。然后，在接觸孔內(nèi)，形成例如由摻雜多晶硅構(gòu)成的布線18(圖13)。由此布線12i與布線12k電連接。
在本實(shí)施例中，構(gòu)成電阻元件39的n+擴(kuò)散層19a，在形成npn晶體管37和pnp晶體管38的n-外延層4內(nèi)形成，而且，n+擴(kuò)散層19a的周圍各自被p型擴(kuò)散層6i覆蓋。因此，p型擴(kuò)散層6i抑制流過構(gòu)成電阻元件39的n+擴(kuò)散層19a的電流漏泄到n-外延層4內(nèi)。因此，無需與npn晶體管37和pnp晶體管38電分離地形成電阻元件39。因此，減小了元件面積。
實(shí)施例9參照圖15和圖16，在本實(shí)施例的半導(dǎo)體裝置中，電阻元件39由導(dǎo)電層20形成。導(dǎo)電層20在半導(dǎo)體襯底92的表面上形成，例如在場氧化膜7上形成。導(dǎo)電層20例如由摻雜多晶硅構(gòu)成。另外，在本實(shí)施例中，沒有形成p型擴(kuò)散層6i和n+擴(kuò)散層19a。
另外，除此以外的構(gòu)成大致與圖13、圖14中所示的實(shí)施例8的構(gòu)成相同，因此，用相同的符號表示相同的構(gòu)成元件，并省略其說明。
在本實(shí)施例中，由于電阻元件39完全與npn晶體管37和pnp晶體管38電分離，因此，即使在電阻元件39施加沖擊電壓的場合，形成npn晶體管37和pnp晶體管38的區(qū)域也不受影響。因此，減小了元件面積的同時，完全防止了沖擊電壓保護(hù)電路的誤動作。
實(shí)施例10參照圖17，沖擊電壓保護(hù)電路53設(shè)有，pnp晶體管40和pnp晶體管38以及電阻元件39。pnp晶體管38的發(fā)射極和電阻元件39的一端，與信號輸入端子34和裝置部分36電連接。pnp晶體管40的基極和pnp晶體管38的基極相互電連接。pnp晶體管40的發(fā)射極與pnp晶體管40的基極和pnp晶體管38的基極都電連接。電阻元件39的另一端與pnp晶體管40的發(fā)射極和pnp晶體管40的基極以及pnp晶體管38的基極電連接。pnp晶體管40的集電極與pnp晶體管38的集電極和接地電位35電連接。
接著，就設(shè)有實(shí)施例10的沖擊電壓保護(hù)電路的半導(dǎo)體裝置結(jié)構(gòu)進(jìn)行說明。
參照圖18，在半導(dǎo)體裝置63中，在例如由單晶硅構(gòu)成的半導(dǎo)體襯底93的下部，形成p-區(qū)域1。在p-區(qū)域1上，通過注入擴(kuò)散形成n+擴(kuò)散層2。在該n+擴(kuò)散層2上形成n-外延層4。在p-區(qū)域1上，形成包圍該n-外延層4的p+擴(kuò)散層3f和p型擴(kuò)散層6p。
在該n+擴(kuò)散層2和n-外延層4內(nèi)，形成構(gòu)成沖擊電壓保護(hù)電路的pnp晶體管40和pnp晶體管38。pnp晶體管40和pnp晶體管38各自設(shè)有發(fā)射極區(qū)和基極區(qū)以及集電極區(qū)。
在pnp晶體管40中，發(fā)射極區(qū)由在n-外延層4內(nèi)形成的p+擴(kuò)散層21b和在該p+擴(kuò)散層21b內(nèi)形成的p+擴(kuò)散層9m構(gòu)成。基極區(qū)由n-外延層4和在n-外延層4內(nèi)形成的n+擴(kuò)散層8以及n+擴(kuò)散層2構(gòu)成。集電極區(qū)由在n-外延層4內(nèi)形成的p+擴(kuò)散層21a和在n-外延層4內(nèi)與p+擴(kuò)散層21a鄰接形成的p型擴(kuò)散層6n，以及在p型擴(kuò)散層6n內(nèi)形成的p+擴(kuò)散層9n構(gòu)成。
在pnp晶體管38中，發(fā)射極區(qū)由在n-外延層4內(nèi)形成的p+擴(kuò)散層9k構(gòu)成。基極區(qū)由n-外延層4和n+擴(kuò)散層2構(gòu)成。集電極區(qū)由p型擴(kuò)散層6n和p+擴(kuò)散層9n構(gòu)成。
另外，雖然在圖中未示，但在半導(dǎo)體襯底93表面，形成包圍圖中p+擴(kuò)散層9k的橫方向側(cè)的p型擴(kuò)散層6n和p+擴(kuò)散層9n。
在n-外延層4內(nèi)，形成用來分離電阻元件的p型擴(kuò)散層6y，電阻元件39由在p型擴(kuò)散層6y內(nèi)形成的n+擴(kuò)散層19c構(gòu)成。雖然在圖中未示，但從平面上看在半導(dǎo)體襯底93表面，該n+擴(kuò)散層19c和p型擴(kuò)散層6y從pnp晶體管40和pnp晶體管38的形成區(qū)域的一側(cè)，繞著該形成區(qū)域延伸至另一側(cè)。
另外，在該結(jié)構(gòu)中，pnp晶體管40的基極區(qū)的最窄區(qū)域，是圖中p+擴(kuò)散層21a橫方向側(cè)的n-外延層4區(qū)域，其寬度為s3。pnp晶體管38的基極區(qū)的最窄區(qū)域，是圖中p+擴(kuò)散層9k橫方向側(cè)的n-外延層4區(qū)域，其寬度為s4。而且，其寬度s3小于寬度s4。另外，n-外延層4是作為pnp晶體管40的基極起作用的區(qū)域，n-外延層4是作為pnp晶體管41的基極起作用的區(qū)域。作為pnp晶體管40的基極起作用的區(qū)域即n-外延層4和作為pnp晶體管38的基極起作用的區(qū)域即n-外延層4由同一個雜質(zhì)擴(kuò)散區(qū)域構(gòu)成。
另外，通過與形成p+擴(kuò)散層9n的工序同樣的工序，在n-外延層4的表面形成p+擴(kuò)散層9k，在p+擴(kuò)散層21b的表面形成p+擴(kuò)散層9m，在p型擴(kuò)散層6p的表面形成p+擴(kuò)散層9h。n+擴(kuò)散層19c、p+擴(kuò)散層9n、p+擴(kuò)散層9k、p+擴(kuò)散層9n和p型擴(kuò)散層6n和p+擴(kuò)散層21a、p+擴(kuò)散層9m、n+擴(kuò)散層8、n+擴(kuò)散層19c、以及p+擴(kuò)散層9h，通過在半導(dǎo)體襯底93的主表面形成的場氧化膜7各自被電分離。因此，在半導(dǎo)體襯底93的主表面，形成作為pnp晶體管40的發(fā)射極區(qū)和集電極區(qū)的p+擴(kuò)散層21a和p+擴(kuò)散層21b，其之間夾著場氧化膜7。
另外，形成覆蓋半導(dǎo)體襯底93表面的層間絕緣膜10。在層間絕緣膜10，各自形成接觸孔11r～11x。由此露出n+擴(kuò)散層19c、p+擴(kuò)散層9k、p+擴(kuò)散層9n、p+擴(kuò)散層9m、n+擴(kuò)散層8、以及p+擴(kuò)散層9h的表面。然后，經(jīng)由各接觸孔11r～11x，在層間絕緣膜10上形成與上述被露出的各區(qū)域電連接的、例如由摻雜多晶硅構(gòu)成的布線12m、12n、12y、12z。由此，n+擴(kuò)散層19c與p+擴(kuò)散層9k電連接，各p+擴(kuò)散層9m和n+擴(kuò)散層8以及n+擴(kuò)散層19c電連接。另外，形成覆蓋布線12m、12n、12y、12z的層間絕緣膜16。在層間絕緣膜16各自形成接觸孔17e、17f。然后，在接觸孔17e、17f內(nèi)，形成例如由摻雜多晶硅構(gòu)成的布線18。由此布線12m與布線12z電連接。
接著，就本實(shí)施例的沖擊電壓保護(hù)電路的動作進(jìn)行說明。
參照圖17，如果在信號輸入端子34施加沖擊電壓，pnp晶體管40的發(fā)射極-集電極之間的電壓上升，從而擊穿pnp晶體管40。如果pnp晶體管40被擊穿，在電阻元件39兩端產(chǎn)生電位差，電流流過電阻元件39，pnp晶體管38基極的電位變成接地電位。由此pnp晶體管38被導(dǎo)通，在信號輸入端子34輸入的沖擊電壓就經(jīng)由pnp晶體管38釋放到接地電位35。從而，防止在裝置部分36施加沖擊電壓。
在本實(shí)施例中，半導(dǎo)體裝置63設(shè)有圖17中的電路。由此，通過使pnp晶體管40擊穿來導(dǎo)通pnp晶體管38，并能夠使在信號輸入端子34施加的沖擊電壓釋放到接地電位35。因此，通過使pnp晶體管40比pnp晶體管38更容易被擊穿，能夠使沖擊電壓保護(hù)電路正常動作。
在本實(shí)施例中，pnp晶體管40基極區(qū)的寬度s3，可由場氧化膜7自由控制。因此，通過使寬度s3小于寬度s4，能夠很容易作成pnp晶體管40比pnp晶體管38更容易被穿通擊穿的結(jié)構(gòu)。
實(shí)施例11參照圖19，在本實(shí)施例的半導(dǎo)體裝置中，在形成于半導(dǎo)體襯底93主表面的n-外延層4內(nèi)形成n型擴(kuò)散層5。n型擴(kuò)散層5的雜質(zhì)濃度高于n-外延層4的雜質(zhì)濃度。另外，形成n型擴(kuò)散層5，使之包圍p+擴(kuò)散層21b，而且在n-外延層4內(nèi)的主表面，n型擴(kuò)散層5和p型擴(kuò)散層6n相互鄰接。另外，沒有形成p+擴(kuò)散層21a。
在pnp晶體管40中，基極區(qū)由在n-外延層4內(nèi)形成的n型擴(kuò)散層5構(gòu)成。集電極區(qū)由在n-外延層4內(nèi)形成的p型擴(kuò)散層6n和在p型擴(kuò)散層6n內(nèi)形成的p+擴(kuò)散層9n形成。在該結(jié)構(gòu)中，pnp晶體管40的基極區(qū)的最窄區(qū)域，是圖中p型擴(kuò)散層6n橫方向側(cè)的n型擴(kuò)散層5區(qū)域，其寬度為s3。該寬度s3小于寬度s4。另外，n型擴(kuò)散層5是作為pnp晶體管40的基極起作用的區(qū)域。通過在n-外延層4的表面注入B以達(dá)到例如約1012個/cm3數(shù)量級的雜質(zhì)濃度來形成n型擴(kuò)散層5。
另外，除此以外的構(gòu)成大致與圖17中所示的實(shí)施例10的構(gòu)成相同，因此，用相同的符號表示相同的構(gòu)成元件，并省略其說明。
在本實(shí)施例中，pnp晶體管40基極區(qū)的寬度s3，可由場氧化膜7自由控制。因此，通過使寬度s3小于寬度s4，能夠很容易作成pnp晶體管40比pnp晶體管38更容易被穿通擊穿的結(jié)構(gòu)。
另外，在本實(shí)施例中，作為pnp晶體管40的基極起作用的n型擴(kuò)散層5的雜質(zhì)濃度高于作為pnp晶體管38的基極起作用的n-外延層4的雜質(zhì)濃度。因此，pnp晶體管40具有比pnp晶體管38更容易被雪崩擊穿的結(jié)構(gòu)。
實(shí)施例12參照圖20，在本實(shí)施例的半導(dǎo)體裝置中，沒有形成p+擴(kuò)散層21a。因此，在pnp晶體管40中，集電極區(qū)由在n-外延層4內(nèi)形成的p型擴(kuò)散層6n和在p型擴(kuò)散層6n內(nèi)形成的p+擴(kuò)散層9n形成。另外，在半導(dǎo)體襯底93的主表面，形成作為pnp晶體管40的發(fā)射極區(qū)和集電極區(qū)的p+擴(kuò)散層21b和p型擴(kuò)散層6n，其之間夾著場氧化膜7。
另外，除此以外的構(gòu)成大致與圖17中所示的實(shí)施例10的構(gòu)成相同，因此，用相同的符號表示相同的構(gòu)成元件，并省略其說明。
在本實(shí)施例中，沒有形成p+擴(kuò)散層21a。但是，pnp晶體管40基極區(qū)的寬度s3，可由場氧化膜7自由控制。因此，通過使寬度s3小于寬度s4，能夠很容易作成pnp晶體管40比pnp晶體管38更容易被穿通擊穿的結(jié)構(gòu)。從而，能夠形成正常動作的沖擊電壓保護(hù)電路，同時由于減少了雜質(zhì)擴(kuò)散區(qū)域的數(shù)量，因此，簡化了半導(dǎo)體裝置的制造工序。
實(shí)施例13參照圖21，沖擊電壓保護(hù)電路54設(shè)有pnp晶體管41和npn晶體管42。pnp晶體管41的基極和npn晶體管42的集電極與信號輸入端子34和裝置部分36電連接。pnp晶體管41的基極與pnp晶體管41的發(fā)射極和npn晶體管42的集電極電連接。pnp晶體管41的集電極與npn晶體管42的基極電連接。npn晶體管42的發(fā)射極與接地電位35電連接。
接著，就設(shè)有實(shí)施例13的沖擊電壓保護(hù)電路的半導(dǎo)體裝置結(jié)構(gòu)進(jìn)行說明。
參照圖22和圖23，在半導(dǎo)體裝置64中，在例如由單晶硅構(gòu)成的半導(dǎo)體襯底94的下部，形成p-區(qū)域1。在p-區(qū)域1上，通過注入擴(kuò)散形成n+擴(kuò)散層2。在該n+擴(kuò)散層2上形成n-外延層4。在p-區(qū)域1上，形成包圍該n-外延層4的p+擴(kuò)散層3i和p型擴(kuò)散層6r。
在該n+擴(kuò)散層2和n-外延層4內(nèi)，形成構(gòu)成沖擊電壓保護(hù)電路的pnp晶體管41和npn晶體管42。pnp晶體管41和npn晶體管42各自設(shè)有發(fā)射極區(qū)和基極區(qū)以及集電極區(qū)。
在pnp晶體管41中，發(fā)射極區(qū)由在n-外延層4內(nèi)形成的p+擴(kuò)散層21c和在該p+擴(kuò)散層21c內(nèi)形成的p+擴(kuò)散層9r構(gòu)成?；鶚O區(qū)由n-外延層4和n+擴(kuò)散層2構(gòu)成。集電極區(qū)由在n-外延層4內(nèi)形成的p+擴(kuò)散層21d和在n-外延層4內(nèi)形成的p型擴(kuò)散層6t構(gòu)成。
在npn晶體管42中，集電極區(qū)由在n-外延層4內(nèi)形成的n+擴(kuò)散層8h和n-外延層4以及n+擴(kuò)散層2形成?；鶚O區(qū)由p型擴(kuò)散層6t構(gòu)成。發(fā)射極區(qū)由在p型擴(kuò)散層6t內(nèi)形成的n+擴(kuò)散層8g構(gòu)成。
因此，作為pnp晶體管41的集電極區(qū)的p+擴(kuò)散層21d和作為npn晶體管42的基極區(qū)的p型擴(kuò)散層6t形成相同的導(dǎo)電型，而且互相電連接。另外，作為pnp晶體管41的發(fā)射極區(qū)和基極區(qū)的p+擴(kuò)散層21c和n-外延層4之間的結(jié)，與場氧化膜7的一端接觸，而且，作為其集電極區(qū)和基極區(qū)的p+擴(kuò)散層21d和n-外延層4的pn結(jié)與場氧化膜7的另一端接觸。
另外，在該結(jié)構(gòu)中，pnp晶體管41基極區(qū)的最窄區(qū)域，是圖中p+擴(kuò)散層21d橫方向側(cè)的n-外延層4區(qū)域，其寬度為s5。npn晶體管42的基極區(qū)的最窄區(qū)域，是圖中n+擴(kuò)散層8g正下方的p型擴(kuò)散層6t區(qū)域，其寬度為t4。而且，其寬度s5小于寬度t4。另外，n-外延層4是作為pnp晶體管41的基極起作用的區(qū)域，p型擴(kuò)散層6t是作為npn晶體管42的基極起作用的區(qū)域。
另外，通過與形成p+擴(kuò)散層9r的工序同樣的工序，在p型擴(kuò)散層6r的表面形成p+擴(kuò)散層9z。另外，通過與形成n+擴(kuò)散層8g的工序同樣的工序，在n-外延層4的表面形成n+擴(kuò)散層8h。p+擴(kuò)散層9z、n+擴(kuò)散層8g、p型擴(kuò)散層6t和p+擴(kuò)散層21d、p+擴(kuò)散層9r、以及n+擴(kuò)散層8h，通過在半導(dǎo)體襯底94的主表面形成的場氧化膜7各自被電分離。
另外，形成覆蓋半導(dǎo)體襯底94表面的層間絕緣膜10。在層間絕緣膜10，各自形成接觸孔25a～25d。由此露出p+擴(kuò)散層9z、n+擴(kuò)散層8g、p+擴(kuò)散層9r以及n+擴(kuò)散層8h的表面。然后，各自經(jīng)由接觸孔25a～25d，在層間絕緣膜10上形成與上述被露出的各區(qū)域電連接的、例如由摻雜多晶硅構(gòu)成的布線12p、12q。由此，p+擴(kuò)散層9z與n+擴(kuò)散層8g電連接，p+擴(kuò)散層9r與n+擴(kuò)散層8h電連接。
接著，就本實(shí)施例的沖擊電壓保護(hù)電路的動作進(jìn)行說明。
參照圖21，如果在信號輸入端子34施加沖擊電壓，pnp晶體管41的發(fā)射極-集電極之間的電壓上升，從而擊穿pnp晶體管41。如果pnp晶體管41被擊穿，電流流入npn晶體管42的基極，npn晶體管42被導(dǎo)通。如果npn晶體管42被導(dǎo)通，在信號輸入端子34輸入的沖擊電壓就經(jīng)由npn晶體管42釋放到接地電位35。從而，防止在裝置部分36施加沖擊電壓。
在本實(shí)施例中，pnp晶體管41基極區(qū)的寬度s5，可由場氧化膜7自由控制。因此，通過使寬度s5小于寬度t4，能夠很容易作成pnp晶體管41比npn晶體管42更容易被穿通擊穿的結(jié)構(gòu)。
實(shí)施例14參照圖24，在本實(shí)施例的半導(dǎo)體裝置中，在形成于半導(dǎo)體襯底94主表面的n-外延層4內(nèi)形成n型擴(kuò)散層5。n型擴(kuò)散層5的雜質(zhì)濃度高于n-外延層4的雜質(zhì)濃度。另外，形成n型擴(kuò)散層5，使之包圍p+擴(kuò)散層21b，而且在n-外延層4內(nèi)的主表面，n型擴(kuò)散層5和p型擴(kuò)散層6t相互鄰接。另外，沒有形成p+擴(kuò)散層21d。
在pnp晶體管41中，基極區(qū)由在n-外延層4內(nèi)形成的n型擴(kuò)散層5構(gòu)成。集電極區(qū)由在n-外延層4內(nèi)形成的p型擴(kuò)散層6t形成。在該結(jié)構(gòu)中，pnp晶體管41的基極區(qū)的最窄區(qū)域，是圖中p型擴(kuò)散層6t橫方向側(cè)的n型擴(kuò)散層5區(qū)域，其寬度為s5。該寬度s5小于寬度t4。另外，n型擴(kuò)散層5是作為pnp晶體管41的基極起作用的區(qū)域。作為pnp晶體管41的集電極區(qū)的p型擴(kuò)散層6t和作為npn晶體管42的基極區(qū)的p型擴(kuò)散層6t形成相同的導(dǎo)電型，而且互相共用。
另外，除此以外的構(gòu)成大致與圖21～圖23中所示的實(shí)施例13的構(gòu)成相同，因此，用相同的符號表示相同的構(gòu)成元件，并省略其說明。
在本實(shí)施例中，作為pnp晶體管41的基極區(qū)的n型擴(kuò)散層5和作為npn晶體管42的基極區(qū)的p型擴(kuò)散層6t，由相反的導(dǎo)電型區(qū)域構(gòu)成。因此，通過使pnp晶體管41基極的寬度s5小于npn晶體管42基極的寬度t4，實(shí)現(xiàn)pnp晶體管41比npn晶體管42更容易被穿通擊穿的結(jié)構(gòu)。另外，通過使作為pnp晶體管41的基極起作用的n型擴(kuò)散層5的雜質(zhì)濃度高于作為npn晶體管42的基極起作用的p型擴(kuò)散層6t的雜質(zhì)濃度，實(shí)現(xiàn)pnp晶體管41比npn晶體管42更容易被雪崩擊穿的結(jié)構(gòu)。
另外，在本實(shí)施例中，就設(shè)有圖1、圖5、圖17中電路的半導(dǎo)體裝置的場合進(jìn)行了說明，但本發(fā)明不僅僅局限于這些場合，只要設(shè)有與信號輸入端子電連接且包括第一晶體管和第二晶體管的沖擊電壓保護(hù)電路的半導(dǎo)體裝置即可。另外，對于雜質(zhì)擴(kuò)散區(qū)域的形成方法，除了本實(shí)施例中的形成條件之外，也可以是其它的形成條件。
以上就本發(fā)明進(jìn)行了詳細(xì)的說明，但這只是為了例示而已，不應(yīng)該由此來限定本發(fā)明，而本發(fā)明的精神和范圍應(yīng)當(dāng)只由另附的權(quán)利要求書來限定。
權(quán)利要求
1.一種設(shè)有與信號輸入端子電連接且包括第一晶體管和第二晶體管的沖擊電壓保護(hù)電路的半導(dǎo)體裝置，其特征在于所述第一晶體管的基極最窄區(qū)域的寬度與所述第二晶體管的基極最窄區(qū)域的寬度不同，通過這種結(jié)構(gòu)，使所述第一晶體管比所述第二晶體管更容易被擊穿。
2.如權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于作為所述第一晶體管的所述基極起作用的區(qū)域的雜質(zhì)濃度與作為所述第二晶體管的所述基極起作用的區(qū)域的雜質(zhì)濃度不同，通過這種結(jié)構(gòu)，使所述第一晶體管比所述第二晶體管更容易被擊穿。
3.如權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于所述第一晶體管的所述基極的最窄區(qū)域比所述第二晶體管的所述基極的最窄區(qū)域窄。
4.如權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，在所述沖擊電壓保護(hù)電路中所述第一晶體管的集電極和所述第二晶體管的集電極與所述信號輸入端子電連接；所述第一晶體管的所述基極和所述第二晶體管的所述基極形成相同的導(dǎo)電型并互相電連接；所述第一晶體管的發(fā)射極與所述第一晶體管的所述基極和所述第二晶體管的所述基極電連接。
5.如權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于所述沖擊電壓保護(hù)電路還包括電阻元件；所述第二晶體管的發(fā)射極和所述電阻元件的一端與所述信號輸入端子電連接；所述第一晶體管的所述基極和所述第二晶體管的集電極形成相同的導(dǎo)電型并互相電連接；所述第一晶體管的發(fā)射極與所述第一晶體管的所述基極和所述第二晶體管的所述集電極電連接；所述第一晶體管的集電極與所述第二晶體管的所述基極和所述電阻元件的另一端電連接。
6.如權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于所述沖擊電壓保護(hù)電路還包括電阻元件；所述第二晶體管的發(fā)射極和所述電阻元件的一端與所述信號輸入端子電連接；所述第一晶體管的所述基極和所述第二的晶體管的所述基極形成相同的導(dǎo)電型并互相電連接；所述第一晶體管的發(fā)射極與所述第一晶體管的所述基極和所述第二晶體管的所述基極以及所述電阻元件的另一端電連接；所述第一晶體管的集電極與所述第二晶體管的集電極電連接。
7.一種設(shè)有與信號輸入端子電連接且包括第一晶體管和第二晶體管的沖擊電壓保護(hù)電路的半導(dǎo)體裝置，其特征在于作為所述第一晶體管的基極起作用的區(qū)域的雜質(zhì)濃度與作為所述第二晶體管的基極起作用的區(qū)域的雜質(zhì)濃度不同，通過這種結(jié)構(gòu)，使所述第一晶體管比所述第二晶體管更容易被擊穿。
8.如權(quán)利要求7所述的半導(dǎo)體裝置，其特征在于作為所述第一晶體管的所述基極起作用的區(qū)域的雜質(zhì)濃度，高于作為所述第二晶體管的所述基極起作用的區(qū)域的雜質(zhì)濃度。
9.一種設(shè)有與信號輸入端子電連接且包括第一晶體管和第二晶體管的沖擊電壓保護(hù)電路的半導(dǎo)體裝置，其特征在于包括，設(shè)有主表面的半導(dǎo)體襯底，及在所述半導(dǎo)體襯底的主表面形成的場氧化膜；所述第一晶體管的發(fā)射極和所述第二晶體管的集電極，與所述信號輸入端子電連接；所述第一晶體管的集電極和所述第二晶體管的基極形成相同的導(dǎo)電型并互相電連接；所述第一晶體管的基極，與所述第一晶體管的所述發(fā)射極和所述第二晶體管的所述集電極電連接；所述第一晶體管的所述發(fā)射極和所述基極的pn結(jié)與所述場氧化膜的一端接觸，而且，所述集電極和所述基極的pn結(jié)與所述場氧化膜的另一端接觸。
10.一種設(shè)有與信號輸入端子電連接且包括第一晶體管和第二晶體管的沖擊電壓保護(hù)電路的半導(dǎo)體裝置，其特征在于包括在主表面設(shè)有第一導(dǎo)電型外延層的半導(dǎo)體襯底；所述第一晶體管的發(fā)射極和所述第二晶體管的集電極，與所述信號輸入端子電連接；所述第一晶體管的集電極和所述第二晶體管的基極形成相同的導(dǎo)電型，且由互相共用的第二導(dǎo)電型的第一擴(kuò)散區(qū)域構(gòu)成；所述第一晶體管的基極，與所述第一晶體管的所述發(fā)射極和所述第二晶體管的所述集電極電連接；所述第一晶體管的基極，設(shè)有包圍所述第一晶體管發(fā)射極并具有比所述外延層更高雜質(zhì)濃度的第一導(dǎo)電型的第二擴(kuò)散區(qū)域；在所述外延層內(nèi)的主表面，所述第一擴(kuò)散區(qū)域和所述第二擴(kuò)散區(qū)域相互鄰接。
全文摘要
本發(fā)明的設(shè)有沖擊電壓保護(hù)電路的半導(dǎo)體裝置，是一種設(shè)有與信號輸入端子34電連接且包括npn晶體管32和npn晶體管33的沖擊電壓保護(hù)電路51的半導(dǎo)體裝置，在該半導(dǎo)體裝置中，npn晶體管32的基極的最窄區(qū)域的寬度與npn晶體管33的基極的最窄區(qū)域的寬度不同，通過這種結(jié)構(gòu)，使npn晶體管32比npn晶體管33更容易被擊穿。
文檔編號H01L21/02GK1508928SQ20031010360
公開日2004年6月30日 申請日期2003年10月30日 優(yōu)先權(quán)日2002年12月19日
發(fā)明者山本文壽, 村井保文, 古谷啟一, 一, 文 申請人:株式會社瑞薩科技, 協(xié)榮產(chǎn)業(yè)株式會社