專利名稱：制造半導(dǎo)體器件的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及制造半導(dǎo)體器件的方法，更具體地，本發(fā)明涉及制造具有晶體管和電阻元件的半導(dǎo)體器件的方法。
背景技術(shù)：
在半導(dǎo)體器件中，用于模擬電路等的一種元件是多晶硅電阻元件。通常多晶硅電阻元件由用于形成柵極的多晶硅膜在形成柵極的同時形成。一般地，多晶硅電阻元件的電阻值由摻雜物的離子注入來按需調(diào)整。
另一方面，在邏輯器件中，一般地，晶體管的柵極和源/漏極區(qū)域被硅化。這里，在與晶體管同時形成電阻元件時，在硅化柵極等步驟之前，進(jìn)行用二氧化硅覆蓋電阻元件的硅化阻隔，以防止硅化電阻元件。
在硅化阻隔中，用二氧化硅膜覆蓋電阻元件。因此，需要在硅化阻隔之前注入用以調(diào)整電阻元件的電阻值的離子。
傳統(tǒng)上，用于調(diào)整這樣的電阻元件的電阻值的離子注入在處理柵極和電阻元件之前執(zhí)行(參見，例如，日本已公開專利申請出版物No.2001-7220、日本已公開專利申請出版物No.Hei8-148649(1996)、日本已公開專利申請出版物No.Hei10-150154(1998)和日本已公開專利申請出版物No.2001-168281)。
首先，用于形成柵極和電阻元件的多晶硅膜形成于半導(dǎo)體襯底上。
接著，摻雜物離子被注入要在其中形成柵極的多晶硅膜區(qū)域中和要在其中形成電阻元件的多晶硅膜區(qū)域中。
接著，多晶硅膜被蝕刻以形成柵極和電阻元件。
接著，晶體管的源/漏極等由通常的半導(dǎo)體制造工藝所形成，并且電阻元件與晶體管同時形成。
如上所述，傳統(tǒng)上，在與晶體管同時形成電阻元件時，要在其中形成晶體管的多晶硅膜區(qū)域和要在其中形成電阻元件的多晶硅膜區(qū)域在柵極形成之前被摻雜。
但是，在形成CMOS晶體管時，n型摻雜和p型摻雜使得n型摻雜區(qū)域和p型摻雜區(qū)域之間的多晶硅膜的蝕刻機(jī)制不同。這使得難以將n型柵極和p型柵極處理成相同的外形。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種制造半導(dǎo)體器件的方法，其可以形成電阻元件，同時抑制對形成于同一襯底上的晶體管特性的影響。
根據(jù)本發(fā)明的一個方面，提供了一種制造半導(dǎo)體器件的方法，包括以下步驟在半導(dǎo)體襯底上形成半導(dǎo)體膜；將摻雜物注入半導(dǎo)體膜的預(yù)定區(qū)域；以及圖案化半導(dǎo)體膜以由被注入摻雜物的半導(dǎo)體膜形成電阻元件，并且由未被注入摻雜物的半導(dǎo)體膜形成柵極。
如上所述，根據(jù)本發(fā)明，半導(dǎo)體膜形成于半導(dǎo)體襯底上，摻雜物被注入半導(dǎo)體膜的所需區(qū)域，半導(dǎo)體膜被圖案化以由摻雜的半導(dǎo)體膜形成電阻元件，并且由未摻雜的半導(dǎo)體膜形成柵極，因此可以形成電阻元件，同時抑制對形成于同一襯底上的晶體管特性的影響。
根據(jù)本發(fā)明，在柵極由無摻雜半導(dǎo)體膜形成之后，摻雜物被注入柵極中，這使得以相同的外形來形成不同導(dǎo)電類型的晶體管的柵極成為可能。


圖1是在透射電子顯微鏡觀察下的柵極周圍的下沉硅襯底表面的狀態(tài)的視圖。
圖2A-2C是根據(jù)本發(fā)明的一個實(shí)施例的制造半導(dǎo)體器件的方法的步驟中的半導(dǎo)體器件的剖面圖，其示出了本方法(部分1)。
圖3A-3C是根據(jù)本發(fā)明的一個實(shí)施例的制造半導(dǎo)體器件的方法的步驟中的半導(dǎo)體器件的剖面圖，其示出了本方法(部分2)。
圖4A-4C是根據(jù)本發(fā)明的一個實(shí)施例的制造半導(dǎo)體器件的方法的步驟中的半導(dǎo)體器件的剖面圖，其示出了本方法(部分3)。
圖5A-5C是根據(jù)本發(fā)明的一個實(shí)施例的制造半導(dǎo)體器件的方法的步驟中的半導(dǎo)體器件的剖面圖，其示出了本方法(部分4)。
圖6A-6C是根據(jù)本發(fā)明的一個實(shí)施例的制造半導(dǎo)體器件的方法的步驟中的半導(dǎo)體器件的剖面圖，其示出了本方法(部分5)。
圖7A-7C是根據(jù)本發(fā)明的一個實(shí)施例的制造半導(dǎo)體器件的方法的步驟中的半導(dǎo)體器件的剖面圖，其示出了本方法(部分6)。
圖8A-8B是根據(jù)本發(fā)明的一個實(shí)施例的制造半導(dǎo)體器件的方法的步驟中的半導(dǎo)體器件的剖面圖，其示出了本方法(部分7)。
具體實(shí)施例方式
下面將參照圖1、2A-2C、3A-3C、4A-4C、5A-5C、6A-6C、7A-7C和8A-8B，對根據(jù)本發(fā)明一個實(shí)施例的制造半導(dǎo)體器件的方法進(jìn)行解釋。
如上所述，當(dāng)摻雜離子被注入要在其中形成晶體管的多晶硅膜區(qū)域中和要在其中形成電阻元件的多晶硅膜區(qū)域中時，傳統(tǒng)技術(shù)已發(fā)現(xiàn)難以將n型柵極和p型柵極處理成相同的外形。
作為在柵極處理中防止這樣的不便的手段，提出在柵極和電阻元件被處理之后注入離子。當(dāng)在多晶硅膜被處理之后離子注入電阻元件中時，作為用于離子注入的掩膜的光刻膠膜必須形成于要在其中形成晶體管的區(qū)域中。接著，在用于調(diào)整電阻元件的電阻值的離子注入被執(zhí)行之后必須去除光刻膠膜。
但是，覆蓋在其中形成有柵極的要在其中形成晶體管的區(qū)域的光刻膠膜的去除是降低晶體管特性的一個原因，如下文所述。在去除光刻膠膜時，通常使用灰化和利用硫酸-過氧化氫混合物和氨-過氧化氫混合物的濕處理?；一蜐裉幚硎咕w管區(qū)域的硅襯底表面下沉。
圖1是在透射電子顯微鏡的觀測下，光刻膠膜被去除后柵極周圍狀態(tài)的視圖。從圖1所示的透射電子顯微鏡圖像可以明顯看出，柵極兩側(cè)的硅襯底表面由去除光刻膠膜的步驟而下沉。
由去除光刻膠膜的步驟引起的硅襯底表面的下沉量是幾納米那么小。但是，隨著器件逐漸微型化，源/漏區(qū)變得非常淺。硅襯底表面的下沉影響源/漏區(qū)的輪廓，這是變化的晶體管特性和特性惡化的原因。
電阻元件不必基本上與晶體管同時形成。用于去除光刻膠膜的灰化等的時間在電阻元件與晶體管元件同時形成的情況和前者與后者不同時形成的情況之間是不同的，或者隨著與晶體管同時形成的電阻元件的數(shù)目的不同而不同，這會導(dǎo)致變化的晶體管特性。
因此，如上所述，在摻雜離子簡單地在柵極被處理之后被注入電阻元件的情況下，即使柵極可以被圖案化為同樣的外形，也可以想象到，將會發(fā)生另外的缺點(diǎn)，即柵極周圍的硅襯底表面的下沉所導(dǎo)致的惡化的晶體管特性。
根據(jù)本實(shí)施例的制造半導(dǎo)體器件的方法使得與晶體管在同一個襯底上同時形成的電阻元件，在防止柵極周圍的硅襯底表面的下沉所導(dǎo)致的晶體管特性的惡化時抑制對晶體管特性的影響。根據(jù)本實(shí)施例的半導(dǎo)體器件的制造方法將參照圖2A-2C、3A-3C、4A-4C、5A-5C、6A-6C、7A-7C和8A-8B在下面詳細(xì)解釋。圖2A-2C、3A-3C、4A-4C、5A-5C、6A-6C、7A-7C和8A-8B是根據(jù)本實(shí)施例的制造半導(dǎo)體器件的方法的步驟中的半導(dǎo)體器件的剖面圖，其示出了本方法。在本實(shí)施例中，將以具有電阻元件和CMOS晶體管的半導(dǎo)體器件來舉例說明。
首先，用于定義有源區(qū)的元件隔離膜12由例如STI(淺槽隔離)等形成于硅襯底中(見圖2A)。
接下來，光刻膠膜14通過例如旋轉(zhuǎn)涂敷等形成于整個表面上。接著，光刻膠膜14通過光刻被圖案化，以在光刻膠膜14中形成開口，用于暴露要在其中形成NMOS晶體管的有源區(qū)的區(qū)域16。
接著，以光刻膠膜14作為掩膜，作為摻雜物的B(硼)離子被注入，以在要在其中形成NMOS晶體管的區(qū)域16中形成p型井20(見圖2B)。
在p型井20形成之后，在離子注入中被用作掩膜的光刻膠膜14被去除。
接下來，光刻膠膜22通過例如旋轉(zhuǎn)涂敷等形成于整個表面上。接著，光刻膠膜22通過光刻被圖案化，以在光刻膠膜22中形成開口26，用于暴露要在其中形成PMOS晶體管的有源區(qū)的區(qū)域24。
接下來，以光刻膠膜22作為掩膜，作為摻雜物的P(磷)離子被注入，以在要在其中形成PMOS晶體管的區(qū)域24中形成n型井28(見圖2C)。
在n型井28形成之后，在離子注入中被用作掩膜的光刻膠膜22被去除。
在p型井20和n型井28形成于硅襯底10中之后，由例如1.1nm厚的氮氧化硅膜形成的柵絕緣膜30通過利用例如RTA(快速退火法)等的表面氮氧化而形成于硅襯底10的有源區(qū)中(見圖3A)。
接著，例如100nm厚的多晶硅膜32通過例如CVD(化學(xué)氣相沉積)等形成于整個表面上。這里，可以通過形成非晶硅膜并且通過熱處理使非晶硅結(jié)晶來形成多晶硅膜32。
接下來，光刻膠膜34通過例如旋轉(zhuǎn)涂敷等形成于整個表面上。接著，光刻膠膜34通過光刻被圖案化，以在光刻膠膜34中形成開口38，用于暴露要在其中形成電阻元件的區(qū)域36，其位于元件隔離膜12上。
接著，以光刻膠膜為掩膜，B離子作為摻雜物被注入要在其中形成電阻元件的區(qū)域36中的多晶硅膜32中(見圖3B)。離子注入的條件是例如5keV的加速能和2×1015cm-2的劑量。這調(diào)整了與CMOS晶體管同時形成的電阻元件的電阻值。離子注入的條件，例如摻雜物的種類、劑量等，被合適地設(shè)置從而電阻元件的電阻值被設(shè)置為期望的值。
接著，依次執(zhí)行灰化、利用硫酸-過氧化氫混合物的處理和利用氨-過氧化氫混合物的處理，從而去除在離子注入中用作掩膜的光刻膠膜32?；一臈l件是例如作為灰化氣體的O2、CF4和H2的混合氣體、1kW的功率和60秒的處理時間。硫酸-過氧化氫混合物處理和氨-過氧化氫混合物處理的條件分別是例如600秒的處理時間。
如上所述，根據(jù)本實(shí)施例的制造半導(dǎo)體器件的方法的特征主要在于，在與電阻元件同時形成的晶體管的柵極被圖案化之前，以光刻膠膜34作為掩膜，用于調(diào)整電阻值的離子被注入要在其中形成電阻元件的區(qū)域中的多晶硅膜32中。
當(dāng)用以調(diào)整電阻元件電阻值的離子注入在柵極被圖案化后被執(zhí)行時，用作掩膜的光刻膠膜必須形成于要在其中形成晶體管的區(qū)域中柵極已被圖案化的地方。因此，用作掩膜的光刻膠膜必須在離子注入之后通過灰化和利用硫酸-過氧化氫混合物和氨-過氧化氫混合物的濕處理被去除。但是，用于去除光刻膠膜的灰化和濕處理不僅使用作掩膜的光刻膠膜下沉，也使將成為延伸源/漏極的延伸區(qū)域的區(qū)域和其它不被柵極覆蓋的區(qū)域中的硅襯底表面下沉。
與此形成對比，在根據(jù)本實(shí)施例的半導(dǎo)體器件制造方法中，如上所述，以光刻膠膜34作為掩膜，用于調(diào)整電阻值的離子被注入要在其中形成電阻元件的區(qū)域36中的多晶硅膜32中。由此，當(dāng)光刻膠膜在用于調(diào)整電阻元件的電阻值的離子注入被執(zhí)行之后被去除時，將成為延伸源/漏極的延伸區(qū)域的區(qū)域和其它區(qū)域中的硅襯底表面不會下沉。即使用以調(diào)整電阻元件的電阻值的離子注入以例如高于1×1015cm-2的高劑量執(zhí)行，并且灰化和濕處理必須長時間執(zhí)行以去除作為掩膜的光刻膠膜，硅襯底表面也不會發(fā)生下沉。從而，當(dāng)電阻元件與晶體管同時形成時，延伸區(qū)域中的硅襯底表面的下沉可以被抑制。這產(chǎn)生了如下的良好效果。
首先，在與電阻元件同時形成的晶體管的延伸區(qū)域中的離子注入的深度可以很淺，因此摻雜物向柵極以下的侵入可以被抑制，從而有效溝道長度的縮短可以被抑制。
其次，延伸區(qū)域和晶體管柵極之間交界處的強(qiáng)電場的產(chǎn)生可以被抑制，因此熱載流子的產(chǎn)生可以被抑制。
此外，穿透現(xiàn)象，即發(fā)生在離子被注入延伸區(qū)域中時，離子在晶體管的延伸區(qū)域和柵極交界處的集中可以被抑制。
如上所述，當(dāng)作為掩膜的光刻膠膜34被去除之后，例如30nm厚的二氧化硅膜40通過例如CVD等形成于多晶硅膜32上(見圖3C)。
接著，光刻膠膜42通過例如旋轉(zhuǎn)涂敷等形成于二氧化硅膜40上。接著，通過光刻法將光刻膠膜42留在柵極上和要在其中形成電阻元件的區(qū)域中(見圖4A)。
接下來，以光刻膠膜42作為掩膜，用作硬掩膜的二氧化硅膜40通過例如RIE(反應(yīng)離子蝕刻)等被圖案化。
接著，以光刻膠膜42和二氧化硅膜40作為掩膜，多晶硅膜32通過例如RIE等被圖案化，以由多晶硅膜32形成柵極44a、44b和電阻元件46(見圖4C)。
根據(jù)本實(shí)施例的制造半導(dǎo)體器件的方法的特征還主要在于柵極44a、44b形成于摻雜離子被注入要在其中形成NMOS晶體管的區(qū)域16和要在其中形成PMOS晶體管的區(qū)域24中的多晶硅膜32中之前。這使得當(dāng)柵極44a、44b被圖案化時，要在其中形成NMOS晶體管的區(qū)域16和要在其中形成PMOS晶體管的區(qū)域24間多晶硅膜32的蝕刻機(jī)制沒有差別，因此，NMOS晶體管和PMOS晶體管的柵極可以形成為相同的外形。
在柵極44a、44b和電阻元件46形成后，用作蝕刻掩膜的光刻膠膜42和二氧化硅膜40被去除。
接下來，光刻膠膜48通過例如旋轉(zhuǎn)涂敷等形成于整個表面上。接著，光刻膠膜48通過光刻法被圖案化，從而形成開口50，用于暴露要在其中形成NMOS晶體管的區(qū)域16。
接著，以柵極44a和光刻膠膜48作為掩膜，As(砷)離子作為摻雜物被注入。于是，形成延伸源/漏極的淺區(qū)域的延伸區(qū)域52a通過與柵極44a自對準(zhǔn)而形成于硅襯底10中(見圖5A)。離子注入的條件可以是例如3.0keV的離子加速能和1.0×1015cm-2的劑量。與此同時，摻雜物被注入柵極44a。
延伸區(qū)域52a形成后，依次執(zhí)行灰化、硫酸-過氧化氫混合物處理和氨-過氧化氫混合物處理，從而去除在離子注入中用作掩膜的光刻膠膜48?；一臈l件是，例如，灰化氣體是O2、CF4、N2和H2的混合氣體，功率是1kW以及處理時間是30秒。作為硫酸-過氧化氫混合物處理和氨-過氧化氫混合物處理的條件，例如，處理時間分別是600秒和300秒。用于形成延伸部分52a的離子注入的條件允許灰化、硫酸過氧化物水溶液處理、氨過氧化物水溶液處理等的執(zhí)行周期短于在用于調(diào)整電阻元件電阻值的離子注入中作為掩膜的光刻膠膜34的去除周期。
接著，光刻膠膜54通過例如旋轉(zhuǎn)涂敷等形成于整個表面上。接著，光刻膠膜54通過光刻法被圖案化，從而在光刻膠膜54中形成開口56，用于暴露要在其中形成PMOS晶體管的區(qū)域24。
接著，以柵極44b和光刻膠膜54作為掩膜，B離子作為摻雜物被注入。這形成了在硅襯底10中通過與柵極44b自對準(zhǔn)而形成延伸源/漏極的淺區(qū)域的延伸區(qū)域58a(見圖5B)。作為離子注入的條件，例如，離子加速能可以是0.3keV，劑量可以是1.0×1015cm-2。與此同時，摻雜物也被注入柵極44b。
延伸區(qū)域58a形成后，依次執(zhí)行灰化、硫酸-過氧化氫混合物處理和氨-過氧化氫混合物處理，從而去除在離子注入中用作掩膜的光刻膠膜54。用于形成延伸部分58a的離子注入的條件允許灰化、硫酸-過氧化氫混合物處理、氨-過氧化氫混合物處理等的執(zhí)行周期短于在用于調(diào)整電阻元件電阻值的離子注入中作為掩膜的光刻膠膜34的去除周期。
接著，例如30nm厚的二氧化硅膜60通過例如CVD等形成于整個表面上。形成多晶硅膜60的條件，例如，原材料氣體可以是TEOS(四乙氧基硅烷)，膜形成爐的壓強(qiáng)可以是0.1-0.4托，溫度可以是570-640℃，TEOS的流速可以是300-400sccm，O2的流速可以是2-30sccm。
接著，例如800nm厚的氮化硅膜62通過例如CVD等形成于整個表面上(見圖5C)。作為形成氮化硅膜62的條件，例如，原材料氣體可以是DCS(二氯甲硅烷)和NH3，溫度可以是650-750℃，DCS的流速可以是50-200sccm，NH3的流速可以是200-1000sccm。
接著，光刻膠膜64通過例如旋轉(zhuǎn)涂敷等形成于整個表面上。接著，光刻膠膜64通過光刻法被圖案化，留下的部分覆蓋電阻元件46及其周圍部分的上表面(見圖6A)。
接著，以光刻膠膜64作為掩膜，氮化硅膜62和二氧化硅膜60被通過例如RIE等進(jìn)行各向異性蝕刻。于是由二氧化硅膜60和氮化硅膜62組成的側(cè)壁絕緣膜66形成于柵極44a、44b的側(cè)壁。另一方面，以光刻膠膜64作為掩膜，電阻元件46被二氧化硅膜60和氮化硅膜62覆蓋(見圖6B)。于是電阻元件46被二氧化硅膜60和氮化硅膜62覆蓋，從而保護(hù)電阻元件不發(fā)生后面將要說明的硅化處理中的硅化反應(yīng)。
側(cè)壁絕緣膜66形成后，用作蝕刻掩膜的光刻膠膜64被去除。
接下來，光刻膠膜68通過例如旋轉(zhuǎn)涂敷等形成于整個表面上。接著，光刻膠膜68通過光刻法被圖案化，從而在光刻膠膜68中形成開口70，用于暴露要在其中形成NMOS晶體管的區(qū)域16。
接著，以柵極44a和側(cè)壁絕緣膜66作為掩膜，P離子作為摻雜物被注入。于是摻雜物注入柵極44a，并且形成源/漏極的深區(qū)域的摻雜擴(kuò)散區(qū)域52b形成了(見圖6C)。離子注入的條件是例如6keV的離子加速能和8.0×1015cm-2的劑量。
摻雜擴(kuò)散區(qū)域52b形成后，用作離子注入掩膜的光刻膠膜68被去除。
接著，光刻膠膜72通過例如旋轉(zhuǎn)涂敷等形成于整個表面上。接著，光刻膠膜72通過光刻法被圖案化，從而在光刻膠膜72中形成開口74，用于暴露要在其中形成PMOS晶體管的區(qū)域24。
接下來，以柵極44b和側(cè)壁絕緣膜66作為掩膜，B離子作為摻雜物被注入。于是摻雜物注入柵極44b，并且形成源/漏極的深區(qū)域的摻雜擴(kuò)散區(qū)域58b形成了(見圖7A)。離子注入的條件是例如2keV的離子加速能和4.0×1015cm-2的劑量。
摻雜擴(kuò)散區(qū)域58b形成后，用作離子注入掩膜的光刻膠膜72被去除。
接著，通過例如RTA等執(zhí)行熱處理，以激活NMOS晶體管和PMOS晶體管中的各個延伸區(qū)域52a、58a和摻雜擴(kuò)散區(qū)域52b、58b中的摻雜物。此熱處理還激活電阻元件46中的摻雜物。作為通過RTA等的熱處理的條件，可以使用氮?dú)猓訜釡囟瓤梢允?000℃，并且加熱時間可以是5秒。于是，對于NMOS晶體管，由延伸區(qū)域52a和摻雜擴(kuò)散區(qū)域52b形成的延伸源/漏極結(jié)構(gòu)的源/漏極擴(kuò)散層52形成了。對于PMOS晶體管，由延伸區(qū)域58a和摻雜擴(kuò)散區(qū)域58b形成的延伸源/漏極結(jié)構(gòu)的源/漏極擴(kuò)散層58形成了(見圖7B)。
接著，用于硅化柵極44a、44b和源/漏極擴(kuò)散層52、58的表面的Co膜76和TiN膜78被依次沉積在整個表面上(見圖7C)。
接下來，Co膜76通過例如RTA等的熱處理而被硅化。此時，覆蓋側(cè)壁66的氮化硅膜62上的Co膜76、元件隔離膜12和電阻元件46不與其下的氧化物膜反應(yīng)。只有沉積在柵極44a、44b和源/漏極擴(kuò)散層52、58上的Co膜76通過自對準(zhǔn)而被硅化，因此CoSi2膜78選擇性地形成于柵極44a、44b和源/漏極擴(kuò)散層52、58上(見圖8A)。被二氧化硅膜60和氮化硅膜62覆蓋的電阻元件46被保護(hù)不發(fā)生硅化反應(yīng)。
接下來，TiN膜78和未反應(yīng)的Co膜通過濕式蝕刻被去除，硅化處理完成(見圖8B)。
于是，與形成CMOS晶體管的NMOS晶體管82和PMOS晶體管84的形成同時，電阻元件46由未硅化的多晶硅形成。通過根據(jù)本實(shí)施例的制造半導(dǎo)體器件的方法，由未硅化的多晶硅形成的電阻元件46可以具有例如大約1kΩ/方的表面電阻率。
如上所述，根據(jù)本實(shí)施例，具有暴露要在其中形成電阻元件的區(qū)域36的開口38的光刻膠膜34形成于多晶硅膜32上；以光刻膠膜34作為掩膜，摻雜離子被注入在開口38中所暴露的多晶硅膜32，以調(diào)整電阻元件的電阻值；光刻膠膜34在離子注入之后被去除，并且多晶硅膜32被蝕刻，以在已注入摻雜離子的多晶硅膜32的區(qū)域中形成電阻元件46，以及在要在其中形成晶體管的多晶硅膜32的區(qū)域16、24中形成柵極44a、44b，因此晶體管延伸區(qū)域等的硅襯底表面的下沉可以被抑制。
與電阻元件46同時形成的NMOS晶體管82和PMOS晶體管84的延伸區(qū)域52a、58a以及其它區(qū)域中的硅襯底10的表面的下沉可以被抑制，因此延伸區(qū)域52a、58a中的離子注入的深度可以變淺。這抑制了摻雜物向柵極以下的侵入，從而有效溝道長度的縮短可以被抑制。
晶體管的延伸區(qū)域52a、58a和柵極44a、44b之間交界處中的強(qiáng)電場的產(chǎn)生可以被抑制，因此熱載流子的產(chǎn)生可以被抑制。
此外，穿透現(xiàn)象，即發(fā)生在離子被注入延伸區(qū)域52a、58a中時，離子在延伸區(qū)域52a、58a和晶體管柵極44a、44b交界處的集中的產(chǎn)生可以被抑制。
根據(jù)本實(shí)施例，在摻雜離子被注入要在其中形成NMOS晶體管的區(qū)域16和要在其中形成PMOS晶體管的區(qū)域24中的多晶硅膜32中之前，形成柵極44a、44b，使得NMOS晶體管82和PMOS晶體管84的柵極44a、44b以相同的外形形成。
于是，根據(jù)本實(shí)施例的制造半導(dǎo)體器件的方法可以以高性能制造具有晶體管和電阻元件的半導(dǎo)體器件。
本發(fā)明不限于上述實(shí)施例，可以包括其它各種變形。
例如，在上述實(shí)施例中，一個電阻元件與CMOS晶體管同時形成。但是，可以形成多個電阻，并且在這種情況下，以光刻膠膜作為掩膜，電阻元件的電阻值通過在要在其中形成多個電阻元件的各個區(qū)域中的多晶硅膜中注入摻雜離子來調(diào)整。多個不同電阻值的電阻元件可以按需通過改變摻雜物的種類和劑量來形成。
在上述實(shí)施例中，B離子作為摻雜物被注入，以調(diào)整電阻元件的電阻值，但是摻雜物不必是B。P等的離子可以作為摻雜物被注入，以調(diào)整電阻元件的電阻值。
在上述實(shí)施例中，形成了具有NMOS晶體管和PMOS晶體管的CMOS晶體管以及電阻元件。本發(fā)明適用于電阻元件與NMOS晶體管或者PMOS晶體管同時形成的情況。
在上述實(shí)施例中，側(cè)壁絕緣膜具有二氧化硅膜和氮化硅膜的層式結(jié)構(gòu)。側(cè)壁絕緣膜的結(jié)構(gòu)不限于上述層式結(jié)構(gòu)。
上述實(shí)施例中，用于調(diào)整電阻元件電阻值的離子注入和用于形成延伸區(qū)域的離子注入被分開執(zhí)行。但是，在相同的條件可以用于兩種離子注入的情況下，二者可以被同時執(zhí)行。在這種情況下，以具有暴露要在其中形成NMOS晶體管的區(qū)域或要在其中形成PMOS晶體管的區(qū)域，并暴露電阻元件的開口的光刻膠膜作為掩膜，摻雜離子被注入。用于調(diào)整電阻元件的電阻值的離子注入和用于形成延伸區(qū)域的離子注入被同時執(zhí)行，因此，可以減少多個制造步驟。
在上述的實(shí)施例中，多晶硅被用作電阻元件的材料，但是電阻元件的材料不限于多晶硅。作為電阻元件的材料，可以使用各種能在其中注入摻雜物從而調(diào)整電阻元件的電阻值的半導(dǎo)體材料。
權(quán)利要求
1.一種制造半導(dǎo)體器件的方法，包括以下步驟在半導(dǎo)體襯底之上形成半導(dǎo)體膜；將摻雜物注入所述半導(dǎo)體膜的預(yù)定區(qū)域中；以及圖案化所述半導(dǎo)體膜以由被注入所述摻雜物的半導(dǎo)體膜形成電阻元件，并且由未被注入所述摻雜物的半導(dǎo)體膜形成柵極。
2.如權(quán)利要求1所述的制造半導(dǎo)體器件的方法，還包括，在形成柵極的步驟之后，將摻雜物注入所述柵極中的步驟。
3.如權(quán)利要求2所述的制造半導(dǎo)體器件的方法，其中在將所述摻雜物注入所述柵極中的步驟中，所述摻雜物被注入柵極兩側(cè)的半導(dǎo)體襯底中以形成摻雜擴(kuò)散區(qū)域。
4.如權(quán)利要求2所述的制造半導(dǎo)體器件的方法，其中在形成所述柵極的步驟中，形成第一柵極和第二柵極，以及在將所述摻雜物注入所述柵極中的步驟中，第一導(dǎo)電型摻雜物被注入所述第一柵極，并且第二導(dǎo)電型摻雜物被注入所述第二柵極。
5.如權(quán)利要求3所述的制造半導(dǎo)體器件的方法，其中在形成所述柵極的步驟中，形成第一柵極和第二柵極，以及在將所述摻雜物注入所述柵極中的步驟中，第一導(dǎo)電型摻雜物被注入所述第一柵極，并且第二導(dǎo)電型摻雜物被注入所述第二柵極。
6.如權(quán)利要求1所述的制造半導(dǎo)體器件的方法，其中在將所述摻雜物注入所述半導(dǎo)體膜中的步驟中，所述摻雜物以彼此不同的濃度被注入所述預(yù)定區(qū)域的多個區(qū)域中，以形成電阻值彼此不同的多個電阻元件。
7.如權(quán)利要求2所述的制造半導(dǎo)體器件的方法，其中在將所述摻雜物注入所述半導(dǎo)體膜中的步驟中，所述摻雜物以彼此不同的濃度被注入所述預(yù)定區(qū)域的多個區(qū)域中，以形成電阻值彼此不同的多個電阻元件。
8.如權(quán)利要求3所述的制造半導(dǎo)體器件的方法，其中在將所述摻雜物注入所述半導(dǎo)體膜中的步驟中，所述摻雜物以彼此不同的濃度被注入所述預(yù)定區(qū)域的多個區(qū)域中，以形成電阻值彼此不同的多個電阻元件。
9.如權(quán)利要求1所述的制造半導(dǎo)體器件的方法，在形成所述柵極的步驟之后，還包括如下步驟形成用于覆蓋所述柵極和所述電阻元件的絕緣膜；以及蝕刻所述絕緣膜，以保留所述電阻元件上的絕緣膜，并在所述柵極的側(cè)壁上形成側(cè)壁絕緣膜。
10.如權(quán)利要求2所述的制造半導(dǎo)體器件的方法，在形成所述柵極的步驟之后，還包括如下步驟形成用于覆蓋所述柵極和所述電阻元件的絕緣膜；以及蝕刻所述絕緣膜，以保留所述電阻元件上的絕緣膜并在所述柵極的側(cè)壁上形成側(cè)壁絕緣膜。
11.如權(quán)利要求3所述的制造半導(dǎo)體器件的方法，在形成所述柵極的步驟之后，還包括如下步驟形成用于覆蓋所述柵極和所述電阻元件的絕緣膜；以及蝕刻所述絕緣膜，以保留所述電阻元件上的絕緣膜并在所述柵極的側(cè)壁上形成側(cè)壁絕緣膜。
12.如權(quán)利要求9所述的制造半導(dǎo)體器件的方法，在形成所述側(cè)壁絕緣膜的步驟之后，還包括如下步驟在所述柵極形成于其上的所述半導(dǎo)體襯底上形成金屬膜；執(zhí)行熱處理以硅化所述金屬膜，從而在所述柵極和所述柵極兩側(cè)的半導(dǎo)體襯底上形成硅化物膜。
13.如權(quán)利要求10所述的制造半導(dǎo)體器件的方法，在形成所述側(cè)壁絕緣膜的步驟之后，還包括如下步驟在所述柵極形成于其上的所述半導(dǎo)體襯底上形成金屬膜；執(zhí)行熱處理以硅化所述金屬膜，從而在所述柵極和所述柵極兩側(cè)的半導(dǎo)體襯底上形成硅化物膜。
14.如權(quán)利要求1所述的制造半導(dǎo)體器件的方法，其中在將所述摻雜物注入所述半導(dǎo)體膜中的步驟中，所述摻雜物是以1×1015cm-2或以上的劑量被注入的離子。
15.如權(quán)利要求2所述的制造半導(dǎo)體器件的方法，其中在將所述摻雜物注入所述半導(dǎo)體膜中的步驟中，所述摻雜物是以1×1015cm-2或以上的劑量被注入的離子。
16.如權(quán)利要求3所述的制造半導(dǎo)體器件的方法，其中在將所述摻雜物注入所述半導(dǎo)體膜中的步驟中，所述摻雜物是以1×1015cm-2或以上的劑量被注入的離子。
17.如權(quán)利要求1所述的制造半導(dǎo)體器件的方法，其中在形成所述半導(dǎo)體膜的步驟中，所述半導(dǎo)體膜由多晶硅或非晶硅形成。
18.如權(quán)利要求2所述的制造半導(dǎo)體器件的方法，其中在形成所述半導(dǎo)體膜的步驟中，所述半導(dǎo)體膜由多晶硅或非晶硅形成。
19.如權(quán)利要求3所述的制造半導(dǎo)體器件的方法，其中在形成所述半導(dǎo)體膜的步驟中，所述半導(dǎo)體膜由多晶硅或非晶硅形成。
全文摘要
一種用于制造半導(dǎo)體器件的方法，包括如下步驟在硅襯底10上形成多晶硅膜32；在用于電阻元件形成于其中的多晶硅膜32區(qū)域中注入摻雜物；圖案化多晶硅膜32以由被注入摻雜物的多晶硅膜32形成電阻元件46，并且由未被注入摻雜物的多晶硅膜32形成柵極44a、44b。因此，電阻元件可以形成，同時抑制對與電阻元件同時形成于同一襯底上的晶體管特性的影響。
文檔編號H01L21/02GK1499577SQ20031010235
公開日2004年5月26日 申請日期2003年10月27日 優(yōu)先權(quán)日2002年10月31日
發(fā)明者山上朗, 關(guān)野聰 申請人:富士通株式會社