專利名稱:基于soi工藝的背柵源漏半浮前柵mosfet射頻開關低損耗器件的制作方法
【專利摘要】本實用新型公開了基于SOI工藝的背柵源漏半浮前柵MOSFET射頻開關低損耗器件，將SOI MOS器件源漏區(qū)都進行改造，將源漏區(qū)的結深設置略小于頂層硅厚度即溝道區(qū)(12)或者深溝槽隔離區(qū)(4-1、4-2)的厚度，源漏區(qū)的結深設置略小于頂層硅厚度，形成寄生二極管；通過體、背柵偏置設置、使得背柵MOSFET溝道進入導通狀態(tài)，前柵MOSFET漏源區(qū)交流信號會耦合到背柵MOSFET上，由于背柵MOSFET工作于導通狀態(tài)，該結構對前柵MOSFET開態(tài)下的阻抗形成調(diào)整、使前柵MOSFET作為開關開態(tài)應用下的射頻損耗降低，甚至形成低損耗射頻開關。
【專利說明】基于SO I工藝的背柵源漏半浮前柵MOSFET射頻開關低損耗器件

【技術領域】
[0001]本實用新型屬于半導體【技術領域】，涉及一種基于SOI (絕緣層上半導體)工藝的背柵源漏半浮前柵N-MOSFET (N型金屬-氧化物-半導體晶體管)射頻開關低損耗器件和一種基于SOI工藝的背柵源漏半浮前柵P-MOSFET (P型金屬-氧化物-半導體晶體管)射頻開關低損耗器件。

【背景技術】
[0002]SOI MOS器件由于采用介質(zhì)隔離，消除了閂鎖效應，并且其獨特的絕緣埋層結構，在很大程度上減少了器件的寄生效應，大大提高了電路的性能，具有寄生電容小、集成密度高、速度快、工藝簡單、短溝道效應小等優(yōu)勢，被廣泛應用于低壓低功耗、高速、抗輻照、耐高溫等領域。常規(guī)SOI MOS器件的結構為絕緣襯底、埋層、頂層單晶硅層的三明治結構，制作器件時在頂層單晶硅層形成器件的源，漏，溝道區(qū)等結構。該SOI MOS器件正常工作時，源漏導通形成的溝道只在溝道區(qū)的頂層正表面，且為橫向溝道，柵場板覆蓋于柵氧化層上，導致通態(tài)功耗高，器件工作效率低，作為射頻開關運用時損耗大，不利于提高器件和系統(tǒng)的整體性能。


【發(fā)明內(nèi)容】

[0003]針對上述技術缺陷，本實用新型提出基于SOI工藝的背柵源漏半浮前柵MOSFET射頻開關低損耗器件。
[0004]為了解決上述技術問題，本實用新型的技術方案如下:
[0005]一種基于SOI工藝的背柵源漏半浮前柵N-MOSFET射頻開關低損耗器件，包括P型半導體襯底1、埋氧化層2、P型溝道區(qū)12和深溝槽隔離區(qū)(4-1、4-2)，埋氧化層2覆蓋在P型半導體襯底I上，P型溝道區(qū)12設置在埋氧化層2上，深溝槽隔離區(qū)(4-1、4-2)設置在埋氧化層2上且環(huán)繞P型溝道區(qū)12、N型源區(qū)3和N型漏區(qū)11的四周；
[0006]在P型溝道區(qū)12的一側(cè)設置一個較重摻雜N型半導體區(qū)作為MOS器件的N型源區(qū)3，結深小于P型溝道區(qū)12或者深溝槽隔離區(qū)(4-1、4-2)的厚度，另一側(cè)設置一個較重摻雜N型半導體區(qū)作為MOS器件的N型漏區(qū)11，結深小于P型溝道區(qū)12或者深溝槽隔離區(qū)(4-1、4-2)的厚度；一薄層橫向氧化層作為柵氧化層9設置在P型溝道區(qū)12上，覆蓋N型源區(qū)3頂部的局部、P型溝道區(qū)12的頂部全部、N型漏區(qū)11頂部的局部；一多晶硅層作為MOS柵8設置在柵氧化層9之上；
[0007]在深溝槽隔離區(qū)4-1頂部全部、N型源區(qū)3頂部一部分覆蓋第一場氧化層5-1 ;在N型源區(qū)3頂部一部分、柵氧化層9 一側(cè)面、MOS柵8 一側(cè)面、MOS柵8頂部一部分覆蓋第二場氧化層5-2 ;在MOS柵8頂部一部分、MOS柵8 一側(cè)面、柵氧化層9 一側(cè)面、N型漏區(qū)11頂部一部分覆蓋第三場氧化層5-3 ;在N型漏區(qū)11頂部一部分、深溝槽隔離區(qū)4-2頂部全部覆蓋第四場氧化層5-4 ;N型源區(qū)3頂部的其余部分覆蓋金屬層作為源電極6，源電極6覆蓋部分第一場氧化層5-1的頂部、部分第二場氧化層5-2的頂部；MOS柵8頂部的其余部分覆蓋金屬層作為柵電極7，柵電極7覆蓋部分第二場氧化層5-2的頂部、部分第三場氧化層5-3的頂部；N型漏區(qū)11頂部的其余部分覆蓋金屬層作為漏電極10，漏電極10覆蓋部分第三場氧化層5-3的頂部、部分第四場氧化層5-4的頂部。
[0008]一種基于SOI工藝的背柵源漏半浮前柵P-MOSFET射頻開關低損耗器件，包括P型半導體襯底1、埋氧化層2、N型溝道區(qū)12_1和深溝槽隔離區(qū)(4-1、4-2)，埋氧化層2覆蓋在P型半導體襯底I上，N型溝道區(qū)12_1設置在埋氧化層2上，深溝槽隔離區(qū)(4-1、4-2)設置在埋氧化層2上且環(huán)繞N型溝道區(qū)12_1、P型源區(qū)3和P型漏區(qū)11的四周；
[0009]在N型溝道區(qū)12_1的一側(cè)設置一個較重摻雜P型半導體區(qū)作為MOS器件的P型源區(qū)3，結深小于N型溝道區(qū)12_1或者深溝槽隔離區(qū)(4-1、4-2)的厚度，另一側(cè)設置一個較重摻雜P型半導體區(qū)作為MOS器件的P型漏區(qū)11，結深小于N型溝道區(qū)12_1或者深溝槽隔離區(qū)(4-1、4-2)的厚度；一薄層橫向氧化層作為柵氧化層9設置在N型溝道區(qū)12_1上，覆蓋P型源區(qū)3頂部的局部、N型溝道區(qū)12_1的頂部全部、P型漏區(qū)11頂部的局部；一多晶硅層作為MOS柵8設置在柵氧化層9之上；
[0010]在深溝槽隔離區(qū)4-1頂部全部、P型源區(qū)3頂部一部分覆蓋第一場氧化層5-1 ;在P型源區(qū)3頂部一部分、柵氧化層9 一側(cè)面、MOS柵8 一側(cè)面、MOS柵8頂部一部分覆蓋第二場氧化層5-2 ;在MOS柵8頂部一部分、MOS柵8 一側(cè)面、柵氧化層9 一側(cè)面、P型漏區(qū)11頂部一部分覆蓋第三場氧化層5-3 ;在P型漏區(qū)11頂部一部分、深溝槽隔離區(qū)4-2頂部全部覆蓋第四場氧化層5-4 ;P型源區(qū)3頂部的其余部分覆蓋金屬層作為源電極6，源電極6覆蓋部分第一場氧化層5-1的頂部、部分第二場氧化層5-2的頂部；M0S柵8頂部的其余部分覆蓋金屬層作為柵電極7，柵電極7覆蓋部分第二場氧化層5-2的頂部、部分第三場氧化層5-3的頂部；P型漏區(qū)11頂部的其余部分覆蓋金屬層作為漏電極10，漏電極10覆蓋部分第三場氧化層5-3的頂部、部分第四場氧化層5-4的頂部。
[0011]本實用新型的有益效果在于^fSOI MOS器件源漏區(qū)都進行改造，將源漏區(qū)的結深設置略小于頂層硅厚度即溝道區(qū)(12)或者深溝槽隔離區(qū)(4-1、4-2)的厚度。源漏區(qū)的結深設置略小于頂層硅厚度，形成寄生二極管；通過體、背柵偏置設置、使得背柵MOSFET溝道進入導通狀態(tài)，前柵MOSFET漏源區(qū)交流信號會耦合到背柵MOSFET上，由于背柵MOSFET工作于導通狀態(tài)，該結構對前柵MOSFET開態(tài)下的阻抗形成調(diào)整、使前柵MOSFET作為開關開態(tài)應用下的射頻損耗降低，甚至形成低損耗射頻開關；當器件自熱效應產(chǎn)生、導致背柵MOSFET形成負阻抗時，或當背柵MOSFET工作于放大狀態(tài)時，則前柵耦合信號可直接得到放大，并補償前柵開態(tài)下的能量損耗，形成超低、低損耗射頻開關。

【附圖說明】

[0012]圖1為一種基于SOI工藝的背柵源漏半浮前柵N-MOSFET射頻開關低損耗器件結構圖；
[0013]圖2為一種基于SOI工藝的背柵源漏半浮前柵P-MOSFET射頻開關低損耗器件的結構圖。

【具體實施方式】
[0014]下面將結合附圖和具體實施例對本實用新型做進一步的說明。
[0015]如圖1所示，一種基于SO I工藝的背柵源漏半浮前柵N-MOSFET射頻開關低損耗器件，包括P型半導體襯底1、埋氧化層2、P型溝道區(qū)12和深溝槽隔離區(qū)(4-1、4-2)，埋氧化層2覆蓋在P型半導體襯底I上，P型溝道區(qū)12設置在埋氧化層2上，深溝槽隔離區(qū)(4-1、
4-2)設置在埋氧化層2上且環(huán)繞P型溝道區(qū)12、N型源區(qū)3和N型漏區(qū)11的四周；
[0016]在P型溝道區(qū)12的一側(cè)設置一個較重摻雜N型半導體區(qū)作為MOS器件的N型源區(qū)3，結深小于P型溝道區(qū)12或者深溝槽隔離區(qū)(4-1、4-2)的厚度，另一側(cè)設置一個較重摻雜N型半導體區(qū)作為MOS器件的N型漏區(qū)11，結深小于P型溝道區(qū)12或者深溝槽隔離區(qū)(4-1、4-2)的厚度；一薄層橫向氧化層作為柵氧化層9設置在P型溝道區(qū)12上，覆蓋N型源區(qū)3頂部的局部、P型溝道區(qū)12的頂部全部、N型漏區(qū)11頂部的局部；一多晶硅層作為MOS柵8設置在柵氧化層9之上；
[0017]在深溝槽隔離區(qū)4-1頂部全部、N型源區(qū)3頂部一部分覆蓋第一場氧化層5-1 ;在N型源區(qū)3頂部一部分、柵氧化層9 一側(cè)面、MOS柵8 一側(cè)面、MOS柵8頂部一部分覆蓋第二場氧化層5-2 ;在MOS柵8頂部一部分、MOS柵8 一側(cè)面、柵氧化層9 一側(cè)面、N型漏區(qū)11頂部一部分覆蓋第三場氧化層5-3 ;在N型漏區(qū)11頂部一部分、深溝槽隔離區(qū)4-2頂部全部覆蓋第四場氧化層5-4 ;N型源區(qū)3頂部的其余部分覆蓋金屬層作為源電極6，源電極6覆蓋部分第一場氧化層5-1的頂部、部分第二場氧化層5-2的頂部；M0S柵8頂部的其余部分覆蓋金屬層作為柵電極7，柵電極7覆蓋部分第二場氧化層5-2的頂部、部分第三場氧化層
5-3的頂部；N型漏區(qū)11頂部的其余部分覆蓋金屬層作為漏電極10，漏電極10覆蓋部分第三場氧化層5-3的頂部、部分第四場氧化層5-4的頂部。
[0018]如圖2所示，一種基于SO I工藝的背柵源漏半浮前柵P-MOSFET射頻開關低損耗器件，包括P型半導體襯底1、埋氧化層2、N型溝道區(qū)12_1和深溝槽隔離區(qū)(4-1、4-2)，埋氧化層2覆蓋在P型半導體襯底I上，N型溝道區(qū)12_1設置在埋氧化層2上，深溝槽隔離區(qū)(4-1、4-2)設置在埋氧化層2上且環(huán)繞N型溝道區(qū)12_1、P型源區(qū)3和P型漏區(qū)11的四周；
[0019]在N型溝道區(qū)12_1的一側(cè)設置一個較重摻雜P型半導體區(qū)作為MOS器件的P型源區(qū)3，結深小于N型溝道區(qū)12_1或者深溝槽隔離區(qū)(4-1、4-2)的厚度，另一側(cè)設置一個較重摻雜P型半導體區(qū)作為MOS器件的P型漏區(qū)11，結深小于N型溝道區(qū)12_1或者深溝槽隔離區(qū)(4-1、4-2)的厚度；一薄層橫向氧化層作為柵氧化層9設置在N型溝道區(qū)12_1上，覆蓋P型源區(qū)3頂部的局部、N型溝道區(qū)12_1的頂部全部、P型漏區(qū)11頂部的局部；一多晶硅層作為MOS柵8設置在柵氧化層9之上；
[0020]在深溝槽隔離區(qū)4-1頂部全部、P型源區(qū)3頂部一部分覆蓋第一場氧化層5-1 ;在P型源區(qū)3頂部一部分、柵氧化層9 一側(cè)面、MOS柵8 一側(cè)面、MOS柵8頂部一部分覆蓋第二場氧化層5-2 ;在MOS柵8頂部一部分、MOS柵8 一側(cè)面、柵氧化層9 一側(cè)面、P型漏區(qū)11頂部一部分覆蓋第三場氧化層5-3 ;在P型漏區(qū)11頂部一部分、深溝槽隔離區(qū)4-2頂部全部覆蓋第四場氧化層5-4 ;P型源區(qū)3頂部的其余部分覆蓋金屬層作為源電極6，源電極6覆蓋部分第一場氧化層5-1的頂部、部分第二場氧化層5-2的頂部；M0S柵8頂部的其余部分覆蓋金屬層作為柵電極7，柵電極7覆蓋部分第二場氧化層5-2的頂部、部分第三場氧化層5-3的頂部；P型漏區(qū)11頂部的其余部分覆蓋金屬層作為漏電極10，漏電極10覆蓋部分第三場氧化層5-3的頂部、部分第四場氧化層5-4的頂部。
[0021]以上所述僅是本實用新型的優(yōu)選實施方式，應當指出，對于本【技術領域】的普通技術人員，在不脫離本實用新型構思的前提下，還可以做出若干改進和潤飾，這些改進和潤飾也應視為本實用新型保護范圍內(nèi)。
【權利要求】
1.一種基于SOI工藝的背柵源漏半浮前柵N-MOSFET射頻開關低損耗器件，其特征在于，包括P型半導體襯底(1)、埋氧化層(2)、P型溝道區(qū)(12)和深溝槽隔離區(qū)(4-1、4-2)，埋氧化層⑵覆蓋在P型半導體襯底⑴上，P型溝道區(qū)(12)設置在埋氧化層(2)上，深溝槽隔離區(qū)(4-1、4-2)設置在埋氧化層(2)上且環(huán)繞P型溝道區(qū)(12)、N型源區(qū)(3)和N型漏區(qū)(11)的四周； 在P型溝道區(qū)(12)的一側(cè)設置一個較重摻雜N型半導體區(qū)作為MOS器件的N型源區(qū)(3)，結深小于P型溝道區(qū)(12)或者深溝槽隔離區(qū)(4-1、4-2)的厚度，另一側(cè)設置一個較重摻雜N型半導體區(qū)作為MOS器件的N型漏區(qū)(11)，結深小于P型溝道區(qū)(12)或者深溝槽隔離區(qū)(4-1、4-2)的厚度；一薄層橫向氧化層作為柵氧化層(9)設置在P型溝道區(qū)(12)上，覆蓋N型源區(qū)(3)頂部的局部、P型溝道區(qū)(12)的頂部全部、N型漏區(qū)(11)頂部的局部；一多晶硅層作為MOS柵(8)設置在柵氧化層(9)之上； 在深溝槽隔離區(qū)(4-1)頂部全部、N型源區(qū)(3)頂部一部分覆蓋第一場氧化層(5-1);在N型源區(qū)(3)頂部一部分、柵氧化層(9) 一側(cè)面、MOS柵⑶一側(cè)面、MOS柵⑶頂部一部分覆蓋第二場氧化層(5-2);在皿)5柵(8)頂部一部分、MOS柵(8) —側(cè)面、柵氧化層(9)一側(cè)面、N型漏區(qū)(11)頂部一部分覆蓋第三場氧化層(5-3);在N型漏區(qū)(11)頂部一部分、深溝槽隔離區(qū)(4-2)頂部全部覆蓋第四場氧化層(5-4) ;N型源區(qū)(3)頂部的其余部分覆蓋金屬層作為源電極(6)，源電極(6)覆蓋部分第一場氧化層(5-1)的頂部、部分第二場氧化層(5-2)的頂部；M0S柵(8)頂部的其余部分覆蓋金屬層作為柵電極(7)，柵電極(7)覆蓋部分第二場氧化層(5-2)的頂部、部分第三場氧化層(5-3)的頂部；N型漏區(qū)(11)頂部的其余部分覆蓋金屬層作為漏電極(10)，漏電極(10)覆蓋部分第三場氧化層(5-3)的頂部、部分第四場氧化層(5-4)的頂部。2.一種基于SOI工藝的背柵源漏半浮前柵P-MOSFET射頻開關低損耗器件，其特征在于，包括P型半導體襯底(I)、埋氧化層(2)、N型溝道區(qū)(12_1)和深溝槽隔離區(qū)(4-1、4-2)，埋氧化層(2)覆蓋在P型半導體襯底(I)上，N型溝道區(qū)(12_1)設置在埋氧化層(2)上，深溝槽隔離區(qū)(4-1、4-2)設置在埋氧化層(2)上且環(huán)繞N型溝道區(qū)(12_1)、P型源區(qū)(3)和P型漏區(qū)(11)的四周； 在N型溝道區(qū)(12_1)的一側(cè)設置一個較重摻雜P型半導體區(qū)作為MOS器件的P型源區(qū)(3)，結深小于N型溝道區(qū)(12_1)或者深溝槽隔離區(qū)(4-1、4-2)的厚度，另一側(cè)設置一個較重摻雜P型半導體區(qū)作為MOS器件的P型漏區(qū)(11)，結深小于N型溝道區(qū)(12_1)或者深溝槽隔離區(qū)(4-1、4-2)的厚度；一薄層橫向氧化層作為柵氧化層(9)設置在N型溝道區(qū)(12_1)上，覆蓋P型源區(qū)(3)頂部的局部、N型溝道區(qū)(12_1)的頂部全部、P型漏區(qū)(11)頂部的局部；一多晶硅層作為MOS柵(8)設置在柵氧化層(9)之上； 在深溝槽隔離區(qū)(4-1)頂部全部、P型源區(qū)(3)頂部一部分覆蓋第一場氧化層(5-1);在P型源區(qū)(3)頂部一部分、柵氧化層(9) 一側(cè)面、MOS柵⑶一側(cè)面、MOS柵⑶頂部一部分覆蓋第二場氧化層(5-2);在皿)5柵(8)頂部一部分、MOS柵(8) —側(cè)面、柵氧化層(9)一側(cè)面、P型漏區(qū)(11)頂部一部分覆蓋第三場氧化層(5-3);在？型漏區(qū)(11)頂部一部分、深溝槽隔離區(qū)(4-2)頂部全部覆蓋第四場氧化層(5-4) ;P型源區(qū)(3)頂部的其余部分覆蓋金屬層作為源電極(6)，源電極(6)覆蓋部分第一場氧化層(5-1)的頂部、部分第二場氧化層(5-2)的頂部；M0S柵(8)頂部的其余部分覆蓋金屬層作為柵電極(7)，柵電極(7)覆蓋部分第二場氧化層(5-2)的頂部、部分第三場氧化層(5-3)的頂部；P型漏區(qū)(11)頂部的其余部分覆蓋金屬層作為漏電極(10)，漏電極(10)覆蓋部分第三場氧化層(5-3)的頂部、部分第四場氧化層(5-4)的頂部。
【文檔編號】H01L29-78GK204289461SQ201320868215
【發(fā)明者】劉軍, 洪慧, 孫玲玲 [申請人]杭州電子科技大學