專利名稱：具兩控制區(qū)的集成場效應晶體管及制造方法
技術領域：
本發(fā)明是關于一種具有一基板區(qū)域、至少兩摻雜終端區(qū)域與一控制區(qū)域的集成場效應晶體管，該等終端區(qū)域通常與源極與漏極有關，該控制區(qū)域則與柵極有關。
背景技術：
本發(fā)明的目的為具體說明一種簡單建構的場效應晶體管，其所需面積較小，且適于切換高于5伏特或高于9伏特之電壓，并具有顯著的短信道性質，特別是高漏極電流與良好的封鎖性質；此外，本發(fā)明之內涵亦說明了該晶體管之使用以及一種該晶體管的簡單制造方法。
關于該晶體管之相關目的可藉由一種具有如權利要求1所說明之特征的場效應晶體管而實現，其發(fā)展則說明于權利要求附屬項中。

發(fā)明內容
本發(fā)明之場效應晶體管包含一一般摻雜之基板區(qū)域，舉例而言，其完全或至少百分之七十五的范圍是由下述區(qū)域所包圍兩摻雜終端區(qū)域，兩電絕緣控制區(qū)域絕緣層，以及至少一電絕緣區(qū)域，于一配置中，其厚度至少是一控制區(qū)域絕緣層的絕緣厚度的兩倍、或至少是十倍。
此外，根據本發(fā)明之場效應晶體管包含一電傳導連接區(qū)域于一終端區(qū)域與該基板區(qū)域之間、或是于一終端區(qū)域與一通到該基板區(qū)域、且具有與該基板區(qū)域相同傳導類型的區(qū)域之間。
兩控制區(qū)域之使用使得該晶體管所需面積較小且使其具有顯著的短信道性質；包圍該控制區(qū)域的是至少一電絕緣區(qū)域，其將該基板區(qū)域自一含有該集成場效應晶體管之集成電路排列的主要基板隔離。在該終端區(qū)域與該基板區(qū)域之間的電傳導連接可連接自該主要基板隔離的基板，而無須一基板終端之額外面積，因而可自該場效應晶體管之該基板有效移除干擾電荷載子。
使用由至少一絕緣區(qū)域所隔絕之一基板以及該基板至一終端區(qū)域之連接可抑制寄生雙極效應，而無須為該基板之終端增加一額外面積，因此其尤其可用以切換高于5伏特或高于9伏特之切換電壓。舉例而言，該基板區(qū)域與該源極終端區(qū)域是保持于相同的電位，而使用一列終端；在一配置中，硅化物與該基板之間的蕭特基阻障(Schottkybarrier)則維持的盡可能為低。
在根據本發(fā)明之場效應晶體管的一項發(fā)展中，該傳導連接區(qū)域含一硅化物或包括一硅化物，在配置中可使用耐火性金屬硅化物或是含有稀土金屬之硅化物；使用硅化物即可藉由所謂的自對準金屬硅化制程(Salicide；自對準硅化物)來制造該等傳導連接區(qū)域，在此一技術中，該硅化物是選擇性地產生于硅或多晶硅表面，而不產生于二氧化硅表面或是由一不同材料所組成之表面，這表示在該傳導區(qū)域的制造過程中，不須再額外進行其它的光微影方式；然亦可執(zhí)行一種光微影方式，其所產生之一罩幕僅含矩形區(qū)域，然而，由于在硅化物方法中的選擇性之故，該硅化區(qū)域具有的結構則脫離了矩形形式。舉例而言，所使用的硅化物有硅化鈷(cobalt silicide)、硅化鉑(platinumsilicide)、硅化鉺(erbium silicide)或硅化鎳(nickel silicide)等。
若使用其它的材料來取代硅，例如鍺，則同樣使用該硅化物方法來選擇性地形成金屬-半導體化合物。
在其它的發(fā)展中，所使用之一傳導連接區(qū)域包含單晶硅、包含多晶硅或包含一金屬。
在一接續(xù)之發(fā)展中，該場效應晶體管的個別組件具有的尺寸及/或結構可切換高于5伏特、或甚至高于9伏特、或甚至是高于15伏特的電壓，但較佳者仍低于30伏特用于將該控制區(qū)域自該基板區(qū)域絕緣之絕緣層的絕緣層厚度至少為15奈米(nanometer)或至少為20奈米，該等終端區(qū)域之間的距離至少為0.3微米(micrometer)或至少為0.4微米，相較于平坦的場效應晶體管之摻雜圖形而言，該等終端區(qū)域具有一淺摻雜圖形梯度(shallow doping profile gradient)。
上述所提及的方式具有的個別、以及特別是累積之結果為其可切換具有高于5伏特、或甚至是高于9伏特之值的電壓。
在一接續(xù)之發(fā)展中，該場效應晶體管的一絕緣區(qū)域是一絕緣層的一部份，其承載了多種場效應晶體管。在一配置中，該絕緣層包含了二氧化硅；若使用硅來作為基板材料，其制造技術則與SOI(絕緣層上覆硅)技術有關。
在另一發(fā)展例中，該基板區(qū)域是單晶且根據一種傳導類型而摻雜；而該等終端區(qū)域同樣為單晶，但卻根據另一種摻雜類型而摻雜。該基板區(qū)域是同質摻雜或是異質摻雜。
在該場效應晶體管的一接續(xù)發(fā)展中，該等控制區(qū)域彼此之間是電傳導連接，藉以產生一所謂的雙重柵極晶體管，其具有顯著的短信道性質。
在該場效應晶體管的一接續(xù)發(fā)展中，該基板區(qū)域具有六個側面，其排列為一平行六面體之形式，或是彼此為一截角之角錐；該等終端區(qū)域、關于該等控制區(qū)域之該等絕緣層、以及該等絕緣區(qū)域各位于該基板區(qū)域的相對側。
在一配置中，包含該等終端區(qū)域與該等控制區(qū)域之一平面與該載體基板平行，該等絕緣層位于此一平面兩側，在此例中，絕緣區(qū)域是一SOI基板的一部份。
相較之下，若將包含該等終端區(qū)域與該等控制區(qū)域之平面橫向配置，亦即與一載體基板平面呈90°，接著利用例如場效應氧化物技術或是STI(淺溝渠絕緣)技術來制造該等絕緣區(qū)域。該等終端區(qū)域與該等控制區(qū)域所在平面的不同排列方式使得該場效應晶體管的信道相對于該載體基板呈橫向(鉛直)配置或平行(水平)配置。
此外，本發(fā)明亦與根據本發(fā)明之場效應晶體管的使用有關，或是與其用于切換高于5伏特、或高于9伏特、甚至是高于15伏特但小于30伏特之發(fā)展例有關，特別是其可作為一內存單元數組之字符線或位線的驅動晶體管。在一配置中，該內存單元即所謂之快閃內存體或一EEPROM(電抹除式可編程只讀內存體)；在快閃內存體的例子中，僅有個別之內存區(qū)域可以被選擇性地抹除，而非個別之內存單元或是個別之內存字符。
在本發(fā)明中，關于該場效應晶體管之使用的構想是基于許多理由的考量，其與先前所說明的內存單元數組驅動晶體管之制造有所區(qū)隔，以制造較小的內存模塊用于切換高于5伏特或甚至高于9伏特的電壓之平面場效應晶體管可不須再基于物理限制而加以減小，即使在使用所謂之分壓(split-voltage)技術時，亦需要切換高于5伏特或高于9伏特之編程電壓，欲切換之電壓值的降低與穿隧氧化物厚度的減少有關，然而，此厚度之減少會導致可靠性的問題，使得此途徑具有許多困難度。
因此，本發(fā)明中用于驅動該內存單元數組之構想是利用一種具有上述架構之場效應晶體管達成，因此其同樣具有上述之效應，特別是可切換高于5伏特或甚至高于9伏特之電壓，其所需面積小、具有顯著的短信道性質，且易于制造。
另外，本發(fā)明亦關于一種場效應晶體管的制造方法，特別是用于制造根據本發(fā)明之場效應晶體管或是其一發(fā)展例。本發(fā)明之方法中包含下述所說明之方法步驟，然其不須以次序限制之形成一基板區(qū)域，形成兩摻雜終端區(qū)域于該基板區(qū)域，形成與兩控制區(qū)域有關之兩互相相對的絕緣層，于一終端區(qū)域與該基板區(qū)域之間、或于一終端區(qū)域與一通達該基板區(qū)域、具有與該基板區(qū)域相同的傳導類型之一區(qū)域之間形成一電傳導連接區(qū)域。
由于此一程序，上述之技術效應亦同樣可應用至該方法。在一發(fā)展例中，若利用一種用以選擇性應用一硅化物之方法來制造該連接區(qū)域，則該方法更是特別簡單。


本發(fā)明之具體實施例系參考伴隨之下列圖式而加以說明，其中圖1表示一種具有兩控制區(qū)域之集成場效應晶體管，圖2表示該場效應晶體管之一平面圖，圖3表示該場效應晶體管之一截面圖，其系沿與該信道方向之橫向截面，且包含一基板區(qū)域，圖4表示該場效應晶體管之一截面圖，其系沿與該信道方向之橫向截面，且包含一源極區(qū)域，圖5表示該場效應晶體管之一截面圖，其系沿與該信道方向之縱向截面，且包含該基板區(qū)域，圖6表示該場效應晶體管之一截面圖，其系沿與該信道方向之縱向截面，且包含一控制區(qū)域，圖7A至圖12B表示該場效應晶體管之制造的制造階段，圖13表示該場效應晶體管之一實施例，其具有一部份摻雜之連接區(qū)域，圖14為該場效應晶體管之該基板區(qū)域中的電場圖形示意圖，圖15表示具有兩個平行連接的場效應晶體管與一自對準接觸孔洞之一實施例，圖16表示具有三個平行連接的場效應晶體管與一多晶連接線之一實施例，圖17表示使用該場效應晶體管于一EEPROM中的內存單元數組之驅動電路中。
具體實施例方式
圖1表示位于一絕緣層12上之一集成場效應晶體管10，舉例而言，該絕緣層12包含二氧化硅，且為一集成電路中之一承載有多個集成場效應晶體管10的一主要基板的一部份。
該場效應晶體管10含有一平行體六面體基板區(qū)域14，在該較佳實施例中，其為p型摻雜；在另一較佳實施例中，該基板區(qū)域14則為n型摻雜，藉以產生一p型信道增強模式之晶體管。
該平行六面體基板區(qū)域14的高度為該場效應晶體管10的信道寬度W之半，該平行六面體基板區(qū)域14的長度L則對應于一信道長度；該平行六面體基板區(qū)域14的厚度D則為該長度L的1/3。
一源極區(qū)域16與一漏極區(qū)域18皆為n型摻雜，且排列再該平行六面體基板區(qū)域14的長窄邊。柵極區(qū)域20與22則位于該基板區(qū)域14之彼此相對的寬側面，所述之柵極區(qū)域包含摻雜之多晶硅，且藉由一厚度為15奈米之柵極氧化物層(未示于圖1中)而與該基板區(qū)域14絕緣。該柵極區(qū)域20與22分別與多晶區(qū)域24與26相鄰，其同樣包含摻雜之多晶硅。
在該平行六面體基板區(qū)域14之底面的情形中，該基板區(qū)域14的短窄側與該絕緣層12相鄰；而在該基板區(qū)域14之覆蓋面積的情形中，該基板區(qū)域14的該等短窄側則與一絕緣層(未示)相鄰。該覆蓋面積的一部份系由一連接區(qū)域28所覆蓋，其更延伸至該源極區(qū)域16的覆蓋面積上，因而在該基板區(qū)域14與該源極區(qū)域16之間形成一電傳導連接；該連接區(qū)域18包含一硅化物。
接著，該基板區(qū)域14完全由該源極區(qū)域16、該漏極區(qū)域18、該柵極區(qū)域20、該柵極區(qū)域22、該絕緣層12與上絕緣層(圖中未示)所包圍，亦同樣由該連接區(qū)域28部分包圍；該場效應晶體管10是由一填充之氧化物30所包圍，例如二氧化硅。
圖2表示該場效應晶體管10之一平面圖；除了在圖1中已經說明的區(qū)域之外，圖2更說明了一金屬內連接50，其縱軸與由一箭號52所示之一信道方向之間呈一直角；延伸的連接部分54與56則經由該填充氧化物30而自該金屬內連接50分別通至該等多晶區(qū)域24與26。為了更清楚展現上述組件，于圖2中則未針對該填充氧化物30加以描述。
圖2亦說明了截面III、IV、I與II的部分，對應的截面圖則分別于下述之圖3、圖4、圖5與圖6中加以描述。圖2更說明了包圍該T形源極區(qū)域16之一矩形罩幕窗58，該罩幕窗58用以在該連接區(qū)域28中以及該源極區(qū)域16覆蓋面積的剩余部分上選擇性形成自對準金屬硅化物。
在另一較佳實施例中，則將至少兩個場效應晶體管10平行連接，針對此一情形，可將圖2所示之結構沿一虛線60而向左鏡射；這尤其表示該源極區(qū)域16與該漏極區(qū)域18則連續(xù)向左形成至該場效應晶體管的下一數組。在此一較佳實施例中，該罩幕窗58延伸于該延伸之源極區(qū)域16上。
圖3表示該場效應晶體管10沿截面III之截面圖；包含二氧化硅之區(qū)域是圖式中以直斜線所繪制之陰影區(qū)域，其與圖3中之絕緣層12、填充氧化物30以及柵極氧化物區(qū)域100與102有關。
包含單晶硅的區(qū)域則為圖式中的白色部分，例如參見圖3中的基板區(qū)域14；多晶硅區(qū)域則以交叉符號覆蓋，例如參見圖3中的柵極區(qū)域20與22以及多晶區(qū)域24與26；包含金屬的區(qū)域則為以垂直線所繪制之陰影區(qū)域，例如參見該金屬內連接50，舉例而言，其包含了銅或鋁。
由水平與垂直直線所形成的網狀陰影區(qū)域是表示含有耐火性金屬的區(qū)域，例如參見該等連接部分54與56；而傾斜運行之網狀陰影區(qū)域則表示含有硅化物的區(qū)域，在圖3中，其表示該連接區(qū)域28以及自對準金屬硅化區(qū)域104與106，其位于接近該源極區(qū)域16的該柵極區(qū)域20與22之區(qū)域。
最后，在此一較佳實施例中，硼磷硅玻璃(BPSG)是位于圖式中以虛線所繪制之陰影區(qū)域，例如在該金屬內連接50與該填充區(qū)域30之間的一絕緣區(qū)域110。
圖4表示該場效應晶體管10沿截面IV之截面圖；如圖4所示，該等柵極氧化物區(qū)域100與102的氧化物亦分別沿該源極區(qū)域16延伸。在該截面IV中，該硅玻璃層110上涂布了一內金屬介電質150，于此一較佳實施例中，其包含二氧化硅。在該截面IV中，在該連接區(qū)域28旁邊的區(qū)域則未被硅化物覆蓋，這是因為該填充區(qū)域30的二氧化硅分別與該柵極氧化物100與102相鄰于該截面IV中該連接區(qū)域28的平面。
圖5表示該場效應晶體管10沿截面I之截面圖；圖5亦描述了在該基板區(qū)域14中的電場x分量170與電場y分量172。該x分量170自該漏極區(qū)域18指向該源極區(qū)域16，該y分量則自該柵極區(qū)域20至該柵極區(qū)域22而指入此圖式之平面。
圖6表示該場效應晶體管10沿截面II之截面圖；其可輕易辨識出該連接區(qū)域28亦位于該源極區(qū)域16上方之區(qū)域，其并不直接通至該基板區(qū)域14。
圖7A與圖7B說明了該場效應晶體管10之制造的第一制造階段；該制造是在一SOI(絕緣層上覆硅)基板上開始進行，其中，在此較佳實施例中，位于該絕緣層12上之一硅層的厚度約為100奈米，且經p型摻雜。在該硅層上形成一含有氮化硅200之所謂的硬罩幕，為此，該氮化硅200是在整體面積上形成。接著，含有氮化硅200之該膜層系藉由一光微影方式而圖樣化，并于接下來該填充區(qū)域30的所在位置上形成開口。接著執(zhí)行一反應離子蝕刻，且終止于該絕緣層12，在該絕緣層12上存在剩余之基板區(qū)域14(見截面III)、該源極區(qū)域(見截面IV)以及該漏極區(qū)域18。
如圖8A與圖8B分別表示之截面III與截面IV所示，接著形成該柵極氧化物區(qū)域100與102，例如藉由一熱氧化處理之輔助。該等柵極氧化物區(qū)域100與102之氧化物不只沿著該基板區(qū)域14而延伸，更分別延伸于該源極區(qū)域16與該漏極區(qū)域18。
接著，沉積一含有多晶硅之膜層并藉由一光微影方法的輔助而將其圖樣化；該等柵極區(qū)域20與22以及該等多晶區(qū)域24與26則于圖樣化(pattering)期間形成，見截面III。相形之下，在截面IV的區(qū)域中，該多晶硅則于圖樣化期間再次移除。
在圖樣化該多晶硅之后，則執(zhí)行LDD(少量摻雜漏極)區(qū)域之一斜向布植；之后則藉由離子布植方式而對該源極區(qū)域16與該漏極區(qū)域18進行摻雜，例如濃密n型摻雜(亦即n+型摻雜)，該等多晶硅柵極區(qū)域20與22以及該等多晶區(qū)域24與26則同時被摻雜。
如圖9A與圖9B所示，在布植之后便沉積二氧化硅于該填充區(qū)域30中，因此可填充在不同的基板區(qū)域14與不同的源極區(qū)域16或漏極區(qū)域18之間的內間隔。在填充了該等填充區(qū)域30后，則執(zhí)行一化學機械拋光(CMP)處理，并終止于該氮化硅200。該CMP處理再次產生一平坦表面。
之后，藉由一干式蝕刻制程的輔助來回蝕(etched back)該多晶硅，直到其與該基板區(qū)域14具有相同的高度。由于此一回蝕步驟之故，便能夠在接下來的應用中，讓位于該基板區(qū)域14之區(qū)域中的硅化物層具有一致的高度。
如圖10A與圖10B所示，接著移除該源極區(qū)域16上方與該基板區(qū)域14上所欲形成連接區(qū)域28處上方之氮化硅200；為此，使用光阻層并藉由光微影方式的輔助而圖樣化，因而可在該源極區(qū)域16上方以及源極側之多晶區(qū)域20至26上方形成如圖2所示之罩幕窗58。接著移除該罩幕窗58中的氮化硅200，然后移除含有該罩幕窗58之光阻層。
之后，于整體面積上施加一層例如鎳，并在一例如為500℃的熱處理步驟中形成一硅化物化合物于含硅區(qū)域的上方，亦即在該基板區(qū)域14、該源極區(qū)域16、該柵極區(qū)域20與該柵極區(qū)域22的上方。該連接區(qū)域28是形成在該基板區(qū)域14的未覆蓋部分，而該等硅化物區(qū)域104與106則是分別形成在該等柵極區(qū)域20與22上。
接著移除未形成硅化物的區(qū)域中的鎳，舉例而言，可藉由濕式蝕刻處理的方式來移除鎳。如圖11A與圖11B所示，接著施加硅玻璃110于整體面積上，舉例而言，該硅玻璃110是旋涂而成。
如圖12A與圖12B所示，接著形成該等連接區(qū)域54與56；為此，施行一光微影方式以于該硅玻璃110中形成該等連接區(qū)域54與56之接觸孔洞；接著，以例如鎢填充該等接觸孔洞以形成該等連接區(qū)域54與56。如圖12A所示，該等接觸孔洞之產生系使得該填充材料30可保留在該連接部分54與該柵極區(qū)域20之間。填充材料30亦可保留在該連接部分56與該柵極區(qū)域22之間。
接著形成通至該等連接部分54與56之金屬內連接50；舉例而言，該金屬內連接50含有鋁作為主要成分；在此例中，鋁是施加在整體面積上并接著藉由光微影方法的輔助而圖樣化。在此例中，再次移除該金屬層，尤其是沿截面IV之硅玻璃110上方的金屬層。
圖13表示該場效應晶體管沿一截面Ia之一實施例，其位置與截面I之位置彼此對應。與該場效應晶體管10相同，該場效應晶體管10a含有一絕緣層12a、一基板區(qū)域14a、一源極區(qū)域16a、一漏極區(qū)域18a與一連接區(qū)域28a；該場效應晶體管10a上覆蓋了一硅玻璃110a，例如一硼磷硅玻璃(BPSG)，其用以絕緣金屬內連接50a。
相較于該場效應晶體管10，該連接區(qū)域28a相對于該場效應晶體管10a之操作期間所形成的一信道呈橫向配置；該源極區(qū)域16a之深度僅為該源極區(qū)域16深度之半，且該絕緣區(qū)域12a是一p型摻雜區(qū)域230，亦即與該基板區(qū)域14a具有相同傳導類型之一區(qū)域。該連接區(qū)域28a連接了該源極區(qū)域16a與區(qū)域230。該基板區(qū)域14a因此可經由區(qū)域230而連接至該連接區(qū)域28a。
利用自對準金屬硅化處理技術之硅化物可依次形成該連接區(qū)域28a，然而，在另一較佳實施例中，是利用金屬來制造該連接區(qū)域28a。
在另一較佳實施例中，該源極區(qū)域16a與區(qū)域230可彼此交換，在此例中僅該區(qū)域230與一接觸接觸連接。
在如圖13所示之晶體管的另一較佳實施例中，不移除該基板區(qū)域16a上方之多晶硅，使得對應至該等柵極區(qū)域20、22之柵極區(qū)域可經由該摻雜多晶硅而彼此電傳導連接。
圖14為該該基板區(qū)域14與基板區(qū)域14a中的電場圖形示意圖，其須假設該源極區(qū)域16、該柵極區(qū)域20與該柵極區(qū)域22是連接至零伏特之電位，該漏極區(qū)域18是連接至10伏特之電位；圖14中所描述之場線240則形成此一電位分布。
SOI技術的使用與基板14的連接表示所謂GIDL(柵極引發(fā)漏極泄漏電流)的下述條件在不使用兩柵極區(qū)域20、22時，幾乎所有的場線都終止于一柵極側。藉由兩柵極區(qū)域20與22之使用，可產生較低的場線密度，增加該場效應晶體管10之崩潰強度。
此外，在x方向上的電場分量170的減少亦可增加其崩潰電壓。
與分量170方向垂直之y分量可分別將電荷載子轉向至該柵極氧化物區(qū)域100與102，因此，大部分的電荷載子會在產生崩陷沖擊離子化(avalanche-like impact ionization)之前，就先沖擊該柵極區(qū)域20、22，經由沖擊離子化而減少電子/電洞之產生，因而降低了柵極控制之崩潰。由于彎曲場線之故，因此在其獲取一沖擊離子化之能量之前，大部分的電荷載子即會分別被反射至該柵極氧化物100與102；換言之，這表示達一沖擊離子化之平均自由路徑分別比該柵極氧化物100與102更大，相較之下，對于某些路徑距離長達該柵極氧化物100與102之電荷載子而言，該等電荷載子系經由聲子散射而發(fā)射能量，同樣無法獲取一沖擊離子化所需之能量。由于這些長路徑距離的電荷載子的原因，該基板可在未發(fā)生沖擊離子化時即獲得由聲子散射所產生的能量；因此，其可切換高于5伏特以及甚至高于9伏特之電壓。
在基板區(qū)域14或14a與連接部分28或區(qū)域230之間的最長距離可選擇進可能短，以使得所產生之該等電荷載子能夠非?？焖俚钠浦猎撨B接部分28或至區(qū)域230，因而避免電荷載子涌入該基板14或14a。相較于習知之場效應晶體管而言，藉由所提及的方法所制得之該場效應晶體管10或10a的高電壓性質可因而獲得提升。
圖15表示具有兩個平行連接的場效應晶體管250與252之一實施例，其中該等晶體管本質上各建構為與該場效應晶體管10相同的結構。圖15是沿一截面IIIa而說明該等場效應晶體管250與252，其位置是對應于截面III的位置。
然而，連接部分254、256與258之接觸孔洞則以與該等柵極區(qū)域之多晶硅以及該多晶區(qū)域有關之自對準方式所形成，這表示在該等連接區(qū)域254、256與258以及該多晶硅之間并沒有殘留填充材料30。
圖16表示具有三個平行連接的場效應晶體管270、272與274之一實施例，其中該等晶體管本質上各建構為與該場效應晶體管10相同的結構。圖16是沿一截面IIIb而說明該等場效應晶體管270至274，其位置是對應于截面III的位置。
在該等場效應晶體管270、272與274的個別柵極區(qū)域之間僅存在多晶硅，而沒有填充材料30與連接部分；然而，包含二氧化硅之填充區(qū)域280、282、284則各位于該等場效應晶體管270至274的基板區(qū)域上；該等填充區(qū)域280至284系加以圖樣化以使得重疊的多晶系290能夠連接該等場效應晶體管270至274之間的多晶硅區(qū)域以及該等場效應晶體管270至274的邊緣處。
圖17表示具有四個平行連接的場效應晶體管320至326之一實施例，其中該等晶體管本質上各建構為與該場效應晶體管10相同的結構，其用以作為一EEPROM中一內存單元數組330的驅動晶體管。該等場效應晶體管320至326是一驅動單元332的一部份，其獨立于該內存單元數組330，且于圖17中以一虛線334加以表示；舉例而言，該驅動單元332是根據所謂的NOR方式或根據NAND方式而驅動該內存單元數組330。
該等場效應晶體管320至326是藉由上述圖7A至12B所示之方法制造；該等場效應晶體管320、322、324與326的終端340、342、344與346分別依次連接至10伏特正電位、16伏特正電位、10伏特負電位與10伏特正電位；該等場效應晶體管320至326的柵極終端350至356則是藉由一控制單元(圖中未示)而驅動，以驅動該內存單元數組330的內存單元，特別是根據一編程方式或根據一抹除方式。然而，該等驅動方式并非本發(fā)明之主要目的，因此不在此處進一步說明。
圖17亦說明了該內存單元數組330的一內存單元360之一基本電路；一內存體矩陣的其它內存單元362是由箭號表示，該內存單元數組330的其它內存單元是如該內存單元360的方式建構。
該內存單元360包含一內存體晶體管364與一選擇晶體管366，該內存體晶體管364是一種在一柵極終端370與一信道區(qū)域之間具有一電荷儲存中間層368的場效應晶體管；該柵極終端370是連接至一字符線372，其通達晶體管324之一終端374與該晶體管326之一終端376。在編程期間對該字符線372施加10伏特之負電位，而在抹除期間對其施以10伏特之正電位。該晶體管364之一終端378通至一輔助線380，其電位并不影響該內存單元360之編程與抹除；該晶體管364之一終端382是連接至晶體管366之一終端384，該選擇晶體管366之一柵極終端386是通至另一字符線388，其連接至晶體管320之一終端390與晶體管322之一終端392；在編程期間對該字符線388施加10伏特之正電位，而在抹除期間對其施以16伏特之正電位。
該場效應晶體管366之一終端394是連接至一位線396，且在該內存單元360之編程期間，該驅動單元332對其施加一6伏特之電壓，而在抹除期間則施加0伏特之電壓。
圖17所說明之內存單元是一EEPROM之內存單元，在所謂的快閃內存模塊的例子中，一內存單元360中僅存在一內存體晶體管，而不需要選擇晶體管360。在另一實施例中，該內存體晶體管364與該驅動晶體管366是實現于同一晶體管中，亦即在一所謂的分閘晶體管(split-gate transistor)中。
然而，對上述所有內存單元結構而言相同的是，其皆需要相對較高的編程電壓與抹除電壓，該等電壓可藉由本發(fā)明之該等場效應晶體管320至326而產生；該等場效應晶體管320至326之使用表示當集成程度增加時，該驅動單元332能夠與該內存單元數組330以同樣方式減小。
本發(fā)明可用以制造n型信道之場效應晶體管以及p型信道之場效應晶體管，此外，正如許多場效應晶體管所設計者，其各具有的兩控制區(qū)域能夠平行連接，而所產生之電流亦隨平行連接的晶體管數目而增加；在傳統(tǒng)晶體管的例子中，這是藉由較大的信道寬度而達成。
該等場效應晶體管的臨界電壓Vt可經由信道中的摻雜以及經由兩柵極區(qū)域之間的硅厚度D而加以設定；在上述之晶體管的例子中，由于臨界電壓Vt不須藉由柵極氧化物厚度、柵極材料的工作函數、或是該SOI氧化物厚度而預先設定，因此沒有臨界電壓設定之問題。
所述之晶體管之電流產出(current yield)亦可藉由硅層高度而加以說明；單純就計算而言，一晶體管的信道寬度W是等于該硅高度的兩倍，然而由于雙重柵極晶體管具有明顯較佳的電流產出，亦即高于平面晶體管的兩倍，因而需要平行連接的晶體管數量明顯少于就幾何條件上所得到的數量。因此，在大部分的應用中，使用單獨晶體管則已足夠。
在另一較佳實施例中，除了罩幕窗58之外，仍存在有用于該漏極區(qū)域18之硅化的一罩幕窗；該源極區(qū)域16與該漏極區(qū)域18是盡可能完全由硅化物所覆蓋于其覆蓋面積，以減少接觸電阻與薄片電阻。
當然，在上述說明的所有實施例中，該等源極區(qū)域16與該等漏極區(qū)域18亦可接觸連接，例如藉由延伸經該硅化物玻璃110之鎢接觸，并電傳導連接至金屬化層中的內連接。
組件代表符號10，10a 場效應晶體管12，12a 絕緣層14，14a 基板區(qū)域W 信道寬度L 信道長度D 厚度16 源極區(qū)域18 漏極區(qū)域20，22 柵極區(qū)域24，26 多晶區(qū)域28 連接區(qū)域30 填充氧化物I至IV 截面50 金屬內連接52 箭號方向x 信道方向54，56 連接部分58 罩幕窗60 鏡射面100，102柵極氧化物區(qū)域104，106自對準金屬硅化區(qū)域110 硅玻璃150 內金屬介電質170 x分量172 y分量200 氮化硅230 p型摻雜區(qū)域240 場線250，252場效應晶體管254至258連接部分270至274場效應晶體管
280至284填充區(qū)域320至326場效應晶體管330 內存單元數組332 驅動單元334 虛線340至346柵極終端
權利要求
1.一種集成場效應晶體管(10)，具有由下述區(qū)域所包圍的一基板區(qū)域(14)兩終端區(qū)域(16，18)，兩電絕緣絕緣層(100，102)，排列于該基板區(qū)域(14)彼此相對的側面，并緊鄰控制區(qū)域(20，22)，至少一電絕緣區(qū)域(12，110)，以及一電傳導連接區(qū)域(28)、或是一終端區(qū)域(16)與該基板區(qū)域(14)間的一電傳導連接區(qū)域的一部份(230)。
2.如權利要求1所述的場效應晶體管(10)，其中該傳導連接區(qū)域(28)含有一金屬-半導體化合物、或包含一金屬-半導體化合物，其較佳為熔點高于4000℃的一金屬硅化物及/或一耐火性金屬硅化物或一稀土金屬硅化物，及/或其中該傳導連接區(qū)域(230)含有單晶硅、或包含單晶硅，該硅較佳為經摻雜的，及/或其中該傳導連接區(qū)域(230)含有多晶硅、或包含多晶硅，該多晶硅較佳為經摻雜的，及/或其中該傳導連接區(qū)域(28)含有一金屬、或包含一金屬。
3.如權利要求1或2所述的場效應晶體管(10)，其中用于將該等控制區(qū)域(20，22)自該基板區(qū)域(14)絕緣的該等絕緣層(100，102)具有至少為15奈米或至少為20奈米的絕緣強度，及/或其中該等終端區(qū)域(16，18)間的距離至少為0.3微米或至少為0.4微米，及/或其中一終端區(qū)域(16)或該等終端區(qū)域(16，18)皆具有一淺摻雜圖形梯度，其容許一高于5伏特、或高于9伏特、或高于15伏特但較佳為低于30伏特或低于20伏特的一切換電壓。
4.如前述權利要求中任一項所述的場效應晶體管(10)，其中一絕緣區(qū)域(12)是承載多個場效應晶體管(10)的一絕緣層的一部份，及/或其中該絕緣層含有二氧化硅或包含二氧化硅，及/或其中該另一絕緣區(qū)域(100)是一絕緣層(110)的一部份，其絕緣多個基板區(qū)域(14)，較佳為一硅玻璃層。
5.如前述權利要求中任一項所述的場效應晶體管(10)，其中該基板區(qū)域(14)較佳為含有一單晶半導體材料及/或以一傳導類型加以摻雜，且其中該終端等區(qū)域(16，18)以另一傳導類型加以摻雜。
6.如前述權利要求中任一項所述的場效應晶體管(10)，其中該等控制區(qū)域(20，22)是電傳導連接至彼此。
7.如前述權利要求中任一項所述的場效應晶體管(10)，其中該基板區(qū)域(14)包含六個側面，或其中該基板區(qū)域具有六個側面，及/或其中該等終端區(qū)域(16，18)是排列在該基板區(qū)域(14)的相對側，及/或其中該等控制區(qū)域(20，22)是排列在該基板區(qū)域(14)的相對側，及/或其中該等絕緣區(qū)域是排列在該基板區(qū)域(14)的相對側。
8.一種具有兩控制區(qū)域(20，22)的場效應晶體管(10)的應用，特別是一種如前述權利要求中任一項所述的場效應晶體管(10)的應用，用以切換一高于5伏特、或高于9伏特、或高于15伏特但較佳為低于30伏特電壓。
9.一種具有兩控制區(qū)域(20，22)之場效應晶體管(10)的應用，特別是一種如前述權利要求中任一項所述的場效應晶體管(10)的應用，作為一內存單元數組(330)的一字符線(372，388)或一位線(396)的一驅動晶體管，特別是一快閃內存體的內存單元數組、或是一EEPROM內存體的內存單元數組，該驅動晶體管較佳為施加一控制電壓至該字符線(372，388)或至該位線(396)。
10.一種用以制造一場效應晶體管的方法，特別是一種制造如前述權利要求中任一項所述的場效應晶體管(10)的方法，其具有的方法步驟，不須以次序限制而實施形成一基板區(qū)域(14)，于該基板區(qū)域(14)上形成兩終端區(qū)域(16，18)，形成兩電絕緣的絕緣層(100，102)，其排列在該基板區(qū)域(14)的相對側，且與控制區(qū)域(20，22)相鄰，以及形成電傳導連接區(qū)域(28；28a，230)，其電傳導連接一終端區(qū)域(16)與該基板區(qū)域(14)。
11.如權利要求10所述的方法，其中該等終端區(qū)域(16，18)及/或該基板區(qū)域(14)以硅為基礎而建構，及/或其中該連接區(qū)域(28)含有一金屬-半導體化合物，特別是一硅化物，或包含一金屬-半導體化合物，特別是硅化物，及/或其中該等連接區(qū)域是藉由一自對準方式而產生，其中沉積一金屬，特別是一具有高于1400℃之熔點之金屬及/或耐火性金屬，其于半導體區(qū)域上形成一金屬-半導體化合物，特別是在硅基礎區(qū)域上形成一硅化物，及/或其中移除在金屬-半導體化合物形成的區(qū)域中的金屬，特別是無硅化物。
12.如權利要求10或11所述的方法，其特征在于下列步驟提供一SOI基板(12)，圖樣化該SOI基板的硅、以及該基板區(qū)域(14)與該等終端區(qū)域(16，18)乃在其中會被排列的剩下區(qū)域，在該圖樣化后形成該控制區(qū)域(20，22)，及/或填充一電絕緣材料(30)于剩余的該等區(qū)域間的空區(qū)域中。
13.如權利要求10至12中任一項所述的方法，其特征在于下列步驟在填充后及/或在形成該等控制區(qū)域(20，22)后，磨平該表面，較佳為藉由化學機械拋光處理。
14.如權利要求13所述的方法，其特征在于下列步驟在拋光后回蝕該等控制區(qū)域，及/或施行一自對準方法以形成一金屬-半導體化合物，特別是一自對準金屬硅化制程方法，一金屬-半導體化合物，特別是一硅化物層，則于該等回蝕區(qū)域中及/或該基板區(qū)域(14)上及/或一終端區(qū)域(16)上形成。
全文摘要
本發(fā)明特別說明了一種利用SOI技術與自對準金屬硅化處理技術所制造的場效應晶體管(10)，其即所謂的雙柵極晶體管(10)；該晶體管(10)適合用于切換高于5伏特或甚至高于9伏特之電壓，且僅需要非常小的芯片面積。
文檔編號H01L27/12GK1685522SQ03823107
公開日2005年10月19日 申請日期2003年9月19日 優(yōu)先權日2002年9月27日
發(fā)明者R·卡克索斯奇克 申請人:因芬尼昂技術股份公司