專利名稱：制造集成pin型二極管的方法及其電路裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于一種由一載流子基板所承載的PIN型二極管的制造方法。該P(yáng)IN二極管包含了一具一傳導(dǎo)類型的摻雜區(qū)域，其系接近一載流子基板；一摻雜區(qū)域于基板遠(yuǎn)程，其比接近基板的該區(qū)域更遠(yuǎn)離該載流子基板，且具有一與接近基板的該區(qū)域的傳導(dǎo)類型不同的傳導(dǎo)類型；以及一中間區(qū)域，其位于接近基板的該區(qū)域與基板遠(yuǎn)程的該區(qū)域之間且未經(jīng)摻雜、或是與接近基板的該區(qū)域與基板遠(yuǎn)程的該區(qū)域相比，該中間區(qū)域具有一稀薄摻雜。此外，在該中間區(qū)域與接近基板的該區(qū)域之間、以及在該中間區(qū)域與基板遠(yuǎn)程的該區(qū)域之間則排列有其它區(qū)域，以提升該P(yáng)IN型二極管的電性。
背景技術(shù)：
所謂的PIN型二極管是指具有p、i與n之一膜層序列的二極管，其中p代表一高度摻雜的p型摻雜區(qū)域，i代表一本質(zhì)上為導(dǎo)電性、或其它本質(zhì)上為稀薄的n型或p型摻雜區(qū)域，而n則代表一高度摻雜的n型摻雜區(qū)域；PIN型接合與pn型接合的不同處即為本質(zhì)上稀薄之摻雜中間區(qū)域。由于其電性之故，PIN型二極管通常是作為用于反轉(zhuǎn)高于100伏特的電壓之整流器二極管；而在微波范圍的應(yīng)用上，快速切換二極管則具有進(jìn)一步的貢獻(xiàn)。由于PIN型二極管的反轉(zhuǎn)電流基本上是與該i區(qū)域中的電荷產(chǎn)生有關(guān)，因而這樣的二極管亦可作為一輻射偵測器(例如用于核子科技中)，或是作為一PIN型光電二極管，特別是用于偵測波長范圍約400納米至1微米的光。此外，PIN型二極管更具有一高靈敏性與高偵測速度。
由于集成PIN型二極管是整體直接連接在集成電路中，因而其偵測靈敏性與頻帶寬皆比個(gè)別的半導(dǎo)體組件更高。
本發(fā)明的目的為提供并說明一種制造集成PIN型二極管的方法；同時(shí)，本發(fā)明亦說明了一種相關(guān)的集成電路裝置。
關(guān)于本發(fā)明方法的目的可藉由權(quán)利要求1所說明的方法步驟而達(dá)成，而其進(jìn)一步之實(shí)施方式亦于其它權(quán)利要求中加以說明。

發(fā)明內(nèi)容
本發(fā)明所根據(jù)的構(gòu)想在于，制造該集成PIN型二極管的方法需能夠簡易地即可與集成電路裝置的整體制造方法整合，且須盡可能包含能夠制造該集成電路裝置主要結(jié)構(gòu)的方法步驟。
在本發(fā)明之方法中，產(chǎn)生了至少一通達(dá)接近基板之區(qū)域的電傳導(dǎo)終端區(qū)域。該終端區(qū)域是位于一含有該中間區(qū)域的膜層中，并穿透該膜層；更精確而言，該終端區(qū)域是從其遠(yuǎn)離基板的該膜層交界面穿透該膜層而達(dá)其接近基板的該膜層交界面。而在這樣的方法中，接近基板的該區(qū)域即所謂的“埋藏”區(qū)域(“buried”region)，亦可稱為含有該中間區(qū)域之膜層的埋藏層；與所謂的臺式(mesa)膜層堆棧相比，埋藏層的制造方法較為簡單。此外，在本發(fā)明之方法中，該P(yáng)IN型二極管并不是經(jīng)由該基板而連接，而是經(jīng)由至少一獨(dú)立的終端區(qū)域，其使得在將該P(yáng)IN型二極管與該集成電路裝置加以整合時(shí)，能夠具有自由度；同時(shí)，藉由本發(fā)明方法，亦可在制造該P(yáng)IN型二極管時(shí)，同時(shí)產(chǎn)生該集成電路裝置的其它結(jié)構(gòu)(例如該集成電路中特定部分的遮蔽井)，此部份之實(shí)施方式將于下文中詳細(xì)說明。
在本發(fā)明方法之一發(fā)展例中，則在產(chǎn)生接近基板的該區(qū)域時(shí)，同時(shí)產(chǎn)生一摻雜之去耦區(qū)域；且產(chǎn)生由該載流子基板所承載之一電路裝置，其中該去耦區(qū)域是排列在該等組件的一部份與該載流子基板間，且相較之下，在該等組件的其它部分與該載流子基板之間則不具有去耦區(qū)域。藉由此一方式，則不需額外的處理與工程花費(fèi)，即可產(chǎn)生一去耦區(qū)域以遮蔽該集成電路裝置中會從其它電路部分產(chǎn)生干擾的電路部分；而在另一方面，其亦可在該電路中止操作時(shí)，保護(hù)靈敏性特別高的電路部分。舉例而言，在第一種方式中，在對該基板之電容性耦合時(shí)，寄生電流即不會受到影響；在第二種方式中，寄生電流或電壓不會藉由對該基板之電容性耦合而從該基板傳至敏感的電路部分；而上述兩種方式的結(jié)合即可產(chǎn)生較佳的遮蔽。舉例而言，強(qiáng)干擾電路部分即為數(shù)字電路、或是輸出放大器，而特別敏感的電路部分則是前置放大器(preamplifier)。
在本發(fā)明之PIN型二極管的制造方法的另一發(fā)展例中，則在產(chǎn)生通達(dá)接近基板之PIN型二極管層的該終端區(qū)域時(shí)，同時(shí)產(chǎn)生一通達(dá)去耦區(qū)域之終端區(qū)域；在此方式中，并不需要使用任何額外步驟來制造該去耦區(qū)域終端區(qū)域。該去耦區(qū)域可經(jīng)由該去耦區(qū)域終端區(qū)域而設(shè)置于一預(yù)定電位；同時(shí)該去耦區(qū)域終端區(qū)域能夠用于產(chǎn)生所謂的萃取二極管(extraction diode)，而萃取該集成電路裝置的干擾電壓與干擾電流。此部份之實(shí)施方式將于下文中詳細(xì)說明。
在另一發(fā)展例中，該去耦區(qū)域終端區(qū)域與該去耦區(qū)域形成了一遮蔽井，其圍繞了由該遮蔽井所包圍的一區(qū)域、或相對于該包圍區(qū)域至少50％或至少75％的側(cè)邊范圍與基底范圍；而遮蔽效應(yīng)越大，則能更完全地圍住該包圍區(qū)域。然而，亦可能中斷阻礙該遮蔽，以基于其它理由來執(zhí)行一簡單處理。
在另一發(fā)展例中，接近基板之該P(yáng)IN型二極管區(qū)域與該去耦區(qū)域是位于該平面或該膜層中，而位于所述區(qū)域外部的區(qū)域則具有一不同傳導(dǎo)類型的摻雜，以藉由一簡單的方式而使接近基板的該區(qū)域與該去耦區(qū)域、或該平面或該膜層中個(gè)別的去耦區(qū)域彼此絕緣；精確而言，利用一氧化物覆蓋接近基板的該區(qū)域以及一氧化物覆蓋該去耦區(qū)域以罩蔽(mask)一布植，其相較于光微影方式，是一項(xiàng)簡化的處理。
在另一發(fā)展例中，通達(dá)接近基板之PIN型二極管區(qū)域與該去耦區(qū)域的該終端區(qū)域是藉由一溝渠之制造而產(chǎn)生，且該溝渠的深度至少是寬度的兩倍；舉例而言，該溝渠具有高于10微米、15微米或甚至高于20微米的深度，而其寬度則低于5微米。另外，該終端區(qū)域是藉由一擴(kuò)散處理的輔助而產(chǎn)生，其中摻雜物是由遠(yuǎn)離基板之一區(qū)域擴(kuò)散至接近基板的該膜層或該去耦層；舉例而言，若給定的擴(kuò)散長度是10微米，則該終端區(qū)域便具有7微米的寬度，然而相較于該P(yáng)IN型二極管占據(jù)的面積，這樣的寬度對于所需要的電路面積而言是可以被接受的。具有布植深度大于1微米的其它方法亦可用以制造該等終端區(qū)域。
在另一發(fā)展例中，含有該中間區(qū)域的該膜層是經(jīng)由一磊晶方式而產(chǎn)生；詳細(xì)而言，作為該集成電路裝置的內(nèi)埋組件至少一埋嵌區(qū)域的基底材料是同時(shí)于該磊晶方式中產(chǎn)生；該埋嵌區(qū)域亦即所謂的塊體(bulk)。磊晶處理是一種用于制造覆蓋埋藏層的膜層的簡單方式，然亦有其它可能的實(shí)施方法，例如一高能離子布植。經(jīng)摻雜的半導(dǎo)體區(qū)域亦可藉由一磊晶處理之簡單方式所制造，例如在成長磊晶層時(shí)即加以原處摻雜(in-situ doPINg)。
在磊晶處理的一發(fā)展例中，磊晶方式的實(shí)施至少為兩階段中斷該磊晶成長于第一階段終了之時(shí)；接著執(zhí)行一位于磊晶成長連接的其它處理，在一詳細(xì)例中，其為用于制造一與該磊晶層摻雜不同的摻雜之一摻雜處理，這樣的方式能夠以一種簡單的方法而在產(chǎn)生接近基板之該P(yáng)IN型二極管區(qū)域與該去耦區(qū)域之外，亦進(jìn)而產(chǎn)生埋藏區(qū)域；而在執(zhí)行該等其它處理后，便繼續(xù)成長該磊晶層。這樣的程序代表先前所慣用的制造集成電路裝置組件的方法可以繼續(xù)使用而無須改變。
在另一發(fā)展例中，通達(dá)接近基板之該P(yáng)IN型二極管區(qū)域的該終端區(qū)域完全包圍了側(cè)向方向上的該中間區(qū)域，此方式可利用一種簡單的方式而將該中間區(qū)域自該集成電路裝置的剩余組成部分絕緣。
在另一發(fā)展例中，包含該中間區(qū)域的該膜層是一半導(dǎo)體層，其較佳為具有不同摻雜類型的區(qū)域；舉例而言，該半導(dǎo)體層是基于一單晶材料，例如單晶硅；然而，亦可使用混晶半導(dǎo)體，例如砷化鎵。
在另一發(fā)展例中，該去耦區(qū)域靠近一具有不同電傳導(dǎo)類型的材料，此方式產(chǎn)生的pn型二極管或np型二極管具有萃取二極管的功能，其可自鄰近該去耦區(qū)域的區(qū)域萃取干擾電荷載子或是干擾電流，或是由于一阻礙效應(yīng)(blocking effect)而避免該等電流通過欲遮蔽之區(qū)域。
本發(fā)明另關(guān)于一種具有一PIN型二極管的集成電路裝置，其可以藉由本發(fā)明之方法或是其發(fā)展利而制造；因此，上述之技術(shù)效應(yīng)亦適用于該電路裝置及其發(fā)展例。


本發(fā)明之實(shí)施例是參考下列的伴隨圖式而加以詳細(xì)說明，其中圖1表示一具有PIN型二極管與遮蔽井的集成電路裝置，以及圖2A至2D表示該集成電路裝置之制造過程。
具體實(shí)施例方式
圖1說明了一集成電路裝置10，其包含了一p型摻雜基板12、一PIN型光電二極管14、一遮蔽區(qū)域16或多個(gè)遮蔽區(qū)域、以及一電路區(qū)域18或多個(gè)未遮蔽電路區(qū)域。
舉例而言，該基板12是一半導(dǎo)體晶圓的一部份，一埋藏n+型區(qū)域20與一埋藏n+型區(qū)域22則藉由如圖2A所示之方法而形成于該基板12上；n+代表可產(chǎn)生n型傳導(dǎo)類型之一高摻雜物濃度的摻雜物，例如砷化物或是磷化物。位于該等區(qū)域20與22之間的是位于同一平面的埋藏p+型區(qū)域24、26與28。
該區(qū)域20是屬于該光電二極管14，如圖1中的側(cè)向截面所示，舉例而言，該光電二極管14具有的長度為50微米。位于該區(qū)域20上方的是該光電二極管14的中間區(qū)域30，其經(jīng)一稀薄的n型摻雜，亦即n-型；該中間區(qū)域30完全被例如一環(huán)型終端區(qū)域32側(cè)向包圍，該環(huán)型終端區(qū)域32是n型摻雜，但其摻雜物濃度比該中間區(qū)域30更高。在遠(yuǎn)離該基板之一區(qū)段34處，該環(huán)型終端區(qū)域32則為n+型摻雜，以確保其低接觸阻值。內(nèi)連接36與38穿透了該集成電路裝置10的一或多金屬化層40，并通達(dá)該終端區(qū)域32的該區(qū)段34。
位于該中間區(qū)域30上的是一p+型摻雜區(qū)域42，其形成了該光電二極管14的陽極；一內(nèi)連接44穿透該金屬化層40并連接至該區(qū)域42。
該金屬化層40中的一圖案46則未于該區(qū)域42上方，光線能夠經(jīng)由該圖案46而達(dá)該光電二極管14，以影響其電性。該圖案46是配置為使入射光能夠盡可能地完全穿透至該光電二極管14，例如藉由一抗反射層的使用。
位于與該中間區(qū)域30相同平面上的是一膜層55的p型摻雜區(qū)域48至54，該膜層55亦包含該中間區(qū)域30；該等區(qū)域48至50鄰近該光電二極管14的該終端區(qū)域32，該區(qū)域52形成一所謂的塊體或是電路基板，而且是遮蔽區(qū)域16的一部分；該區(qū)域52在側(cè)向上則是與一終端區(qū)域56接界，舉例而言，其亦同樣為環(huán)型，且通達(dá)該去耦區(qū)域22并將該區(qū)域52自該區(qū)域50與54隔離。
該終端區(qū)域56與該區(qū)域22形成一遮蔽井，其產(chǎn)生了一反偏壓萃取二極管(reverse-biased extraction diode)的功能。具有強(qiáng)干擾發(fā)射的組件(例如一npn型晶體管58)與其它組件60(例如CMOS組件)、或是具有之一或多個(gè)被動(dòng)組件(例如線圈)即位于該遮蔽區(qū)域16內(nèi)部；而該npn型晶體管58與組件60是由標(biāo)準(zhǔn)制造方法所制造。
因此，舉例而言，該npn型晶體管58包含了一埋藏之集電極終端區(qū)域62，其經(jīng)高度n型摻雜，亦即n+型，并通達(dá)一集電極區(qū)域64，該集電極區(qū)域64則為稀薄之n型摻雜，亦即n-型。位于該集電極區(qū)域64上方的是一高度p型摻雜之基極區(qū)域66與一高度n型摻雜之發(fā)射極區(qū)域68；在該晶體管58的區(qū)域中，該等金屬化層40則由內(nèi)連接70、72與74穿透，而通達(dá)該基極區(qū)域66、該發(fā)射極區(qū)域68與該集電極終端區(qū)域62。
該終端區(qū)域56亦同樣為n型摻雜且具有一遠(yuǎn)離該基板之區(qū)段74，所述之區(qū)段為n+型摻雜；內(nèi)連接78與80通達(dá)該終端區(qū)域56，其作用在于例如供應(yīng)一正操作電壓電UP至該終端區(qū)域56及膜層22，其形成了一反偏壓萃取二極管的陰極。該萃取二極管完全遮蔽了可能通至該基板的噪聲電流。
該等區(qū)域52與54亦可為p型井。
該集成電路裝置的區(qū)域18包含了多種電子組件82，其系以三個(gè)點(diǎn)(…)表示于圖1中。由于該終端區(qū)域56與區(qū)域22所形成的遮蔽井之遮蔽效應(yīng)，因而由該晶體管58與該組件60所產(chǎn)生的干擾無法穿透至該等組件82。
圖1亦說明了所謂的場效氧化物區(qū)域84至100，舉例而言，其是由二氧化硅所形成，且將個(gè)別的組件或組件的功能性單元彼此絕緣。
在另一實(shí)施例中，該金屬化層40中的內(nèi)連接連接了該集成電路裝置10的不同組件，例如該光電二極管14至一晶體管。
圖2A說明了該集成電路裝置10制造的一第一制造階段；首先形成一二氧化硅層110于基板12上，例如藉由熱氧化處理。舉例而言，該二氧化硅層110的厚度是50奈米(nm)；接著沉積一氮化硅層112，舉例而言，其同樣具有厚度為50奈米。
使用一光微影方法來形成一布植罩幕，以進(jìn)而執(zhí)行膜層20與22的摻雜物布植；為此，須于整體區(qū)域上涂布一光阻層114，并以一后續(xù)的曝光步驟加以成型(patterned)，以于欲形成之區(qū)域20與22上產(chǎn)生圖案116與118。之后，關(guān)于在該光阻層114未覆蓋區(qū)域中的二氧化硅層110而選擇性移除該氮化硅層112，例如藉由一干式蝕刻方式而執(zhí)行。在該氮化硅層112成型之后，即執(zhí)行一離子布植以布植砷或銻離子，例如見圖中箭頭120所示。
如圖2B所示，接著移除該光阻層114剩下來的殘余物，然后執(zhí)行一局部氧化處理，而在該二氧化硅層110地為覆蓋區(qū)域上形成更厚的氧化物區(qū)域130；在該區(qū)域20與22中的摻雜物亦于氧化過程中加以活化。
如圖2C所示，接著移除殘余的氮化物層112，例如藉由一蝕刻方式的輔助；然后藉由一離子布植140的輔助而形成區(qū)域24至28，舉例而言，執(zhí)行一硼布植；在布植過程中需注意布植能量的大小，以避免硼離子穿透該氧化物區(qū)域130。相較之下，在產(chǎn)生該氧化物區(qū)域130時(shí)未改變厚度的該二氧化硅層110區(qū)域則被該等硼離子穿透。
如圖2D所示，接著移除該氧化物區(qū)域130與該二氧化硅層110的殘余區(qū)域；接著以磊晶方式形成膜層55于該等膜層20與22以及區(qū)域24、26與28上，舉例而言，該膜層55經(jīng)一稀薄之n型摻雜。在一較佳實(shí)施例中，該膜層55具有的厚度為10微米，該膜層55的摻雜物濃度為每立方公分有51013個(gè)粒子。
接著形成一薄二氧化硅層152于該膜層55上，然后，在一光微影方法中，針對一后續(xù)之的離子布植處理而涂布一光阻層154并以一罩幕加以成型。接著在該光阻層154中，形成圖案156至162于區(qū)域20與22的邊緣區(qū)域上；接著執(zhí)行一離子布植，例如使用磷離子，在布植過程中需注意布植能量的大小，以使磷離子不至于穿透該光阻層154。然后，該等磷離子僅直接于該等圖案156至162下方通過原始摻雜區(qū)域164至170，舉例而言，該原始摻雜區(qū)域164至170的摻雜物濃度是每立方公分為1016個(gè)摻雜物粒子；此一離子布植處理則以圖2D中的箭號172表示。
接著移除殘余的該光阻層154。使用一光微影技術(shù)以產(chǎn)生一具有圖案的新光阻質(zhì)罩幕于該膜層55欲執(zhí)行p型摻雜的區(qū)域中。接著執(zhí)行一離子布植于該二氧化硅層152下方的該等區(qū)域48、50、52與54，例如使用硼離子。
接著執(zhí)行一擴(kuò)散處理，例如藉由一擴(kuò)散爐；為此，該等摻雜物首先從該等原始摻雜區(qū)域164至170擴(kuò)散至該等區(qū)域20與22，而分別形成終端區(qū)域32與56；該等摻雜物亦分布于該等區(qū)域48、50、52與54中，并于所述之區(qū)域48、50、52與54中產(chǎn)生一p型傳導(dǎo)類型。
本方法的另一變化方式則參考圖2B而加以說明，其以執(zhí)行一額外的光微影方式來取代局部氧化處理，因而不需使用氮化硅層112。舉例而言，光微影方式的使用可以只形成區(qū)域24與26，而不產(chǎn)生區(qū)域28。
在另一變化例中，使用一磷玻璃涂布層來取代離子布植，以產(chǎn)生該等摻雜區(qū)域。
在其它的變化例中，該等終端區(qū)域32與56并非由擴(kuò)散方式產(chǎn)生，而是藉由注入摻雜多晶硅或其它金屬的深溝渠之形成而產(chǎn)生。
權(quán)利要求
1.一種用于制造一集成PIN型二極管(14)，特別是一PIN型光電二極管(14)，的方法，該方法具有不限于所述次序的下列步驟產(chǎn)生一具一傳導(dǎo)類型的摻雜區(qū)域(20)，其系接近一載流子基板(12)，產(chǎn)生一摻雜區(qū)域(42)于基板遠(yuǎn)程，其比接近基板的該區(qū)域(20)更遠(yuǎn)離該載流子基板(12)，且具有一與接近基板的該區(qū)域(20)的傳導(dǎo)類型不同的傳導(dǎo)類型，產(chǎn)生一中間區(qū)域(30)，其位于接近基板的該區(qū)域(20)與基板遠(yuǎn)程的該區(qū)域(42)間且未經(jīng)摻雜、或是與接近基板的該區(qū)域(20)與基板遠(yuǎn)程的該區(qū)域(42)相比，該中間區(qū)域(30)具有一稀薄摻雜，以及產(chǎn)生至少一電傳導(dǎo)終端區(qū)域(32)于含有該中間區(qū)域(30)的一膜層(55)中，且該電傳導(dǎo)終端區(qū)域(32)乃通達(dá)至接近該基板的該區(qū)域(20)。
2.如權(quán)利要求1所述的方法，其中該電傳導(dǎo)終端區(qū)域(32)是從其遠(yuǎn)離基板的交界面穿透該膜層(55)而遠(yuǎn)至其接近基板的交界面。
3.如權(quán)利要求1或2所述的方法，其包含步驟在產(chǎn)生接近基板的該區(qū)域(20)時(shí)，同時(shí)產(chǎn)生一摻雜之去耦區(qū)域(22)，以及產(chǎn)生由該載流子基板所承載的一電路裝置(10)，其具有至少兩組件(58，60，82)，該去耦區(qū)域(22)較佳為排列在該等組件(58，60，82)的一部份與該載流子基板(12)間，且不排列在該等組件(82)的其它部分與該載流子基板(12)間。
4.如權(quán)利要求3所述的方法，其包含步驟在產(chǎn)生通達(dá)至接近基板的該區(qū)域(20)的該終端區(qū)域(32)的同時(shí)產(chǎn)生一電傳導(dǎo)去耦區(qū)域終端區(qū)域(56)。
5.如權(quán)利要求4所述的方法，其中該去耦區(qū)域終端區(qū)域(56)與該去耦區(qū)域(22)形成了一遮蔽井，其完全圍繞由該遮蔽井所包圍的一區(qū)域、或圍繞于相對于該包圍區(qū)域的至少50％或至少75％的側(cè)邊范圍與基底范圍。
6.如權(quán)利要求3至5中任一項(xiàng)所述的方法，其中在接近基板的該區(qū)域(20)與該去耦區(qū)域(22)所在的該膜層(55)中，該等區(qū)域(20，22)的外部區(qū)域具有一不同傳導(dǎo)類型的摻雜，而覆蓋接近基板的該區(qū)域(20)與該去耦區(qū)域(22)的一氧化物(130)則作為罩幕布植(140)，或，其中在接近基板的該區(qū)域(20)與該去耦區(qū)域(22)所在的該膜層(55)中，該等區(qū)域(20，22)的外部區(qū)域并未加以摻雜、或加以選擇性摻雜。
7.如前述各項(xiàng)權(quán)利要求中任一項(xiàng)所述的方法，其中該終端區(qū)域(32，56)是藉由一溝渠的制造而產(chǎn)生，該溝渠的深度最好至少是其寬度的兩倍，或其中該終端區(qū)域(32，56)是藉由一擴(kuò)散處理的輔助而產(chǎn)生，其中摻雜物是由遠(yuǎn)離基板的一區(qū)域擴(kuò)散至接近基板的該膜層(20)，及/或其中該終端區(qū)域(32，56)是經(jīng)由一布植方法而產(chǎn)生，而較佳為經(jīng)由一高能量布植方法而產(chǎn)生。
8.如前述各項(xiàng)權(quán)利要求中任一項(xiàng)所述的方法，其中含有該中間區(qū)域(30)的該膜層(55)是經(jīng)由一磊晶方式而產(chǎn)生，及/或其中作為一集成電路裝置(10)的內(nèi)埋組件(58，60，82)的埋嵌區(qū)域(52，54)的基底材料是同時(shí)于該磊晶方式中產(chǎn)生。
9.如權(quán)利要求8所述的方法，其中用于產(chǎn)生一磊晶層的磊晶方式的實(shí)施至少為兩階段，中斷磊晶成長，在中斷之后，接著執(zhí)行至少一其它處理，較佳為用于制造一與該磊晶層摻雜不同的摻雜的一摻雜處理，以及在執(zhí)行該其它處理后，繼續(xù)成長該磊晶層。
10.如前述各項(xiàng)權(quán)利要求中任一項(xiàng)所述的方法，其中通達(dá)接近基板的該區(qū)域(20)的該終端區(qū)域(32)側(cè)向包圍了該中間區(qū)域(30)，且較佳為完全包圍。
11.如前述各項(xiàng)權(quán)利要求中任一項(xiàng)所述的方法，其中含有該中間區(qū)域(30)的該膜層(55)是一半導(dǎo)體層，且較佳為其包含了具不同傳導(dǎo)類型的區(qū)域。
12.如前述各項(xiàng)權(quán)利要求中任一項(xiàng)所述的方法，其中該去耦區(qū)域(22)貼近具不同傳導(dǎo)類型的材料(12，52，54)，或是被具一不同傳導(dǎo)類型的材料(12，52，54)所圍繞，且較佳為位于與一或多個(gè)去耦區(qū)域終端區(qū)域(56)相隔開的所有側(cè)邊上。
13.一種集成電路裝置(10)，其具有一PIN型二極管(14)，特別是一PIN型光電二極管(14)，具有一載流子基板(12)，其承載了一PIN型二極管(14)的區(qū)域序列，具有一具一傳導(dǎo)類型的摻雜區(qū)域(20)，其位于接近基板的區(qū)域序列中且接近該基板，具有遠(yuǎn)離該基板的一摻雜區(qū)域(42)，其位于區(qū)域序列中并具有一與接近基板的該區(qū)域(20)的傳導(dǎo)類型不同的傳導(dǎo)類型，具有一中間區(qū)域(30)，其位于接近基板的該區(qū)域(20)與遠(yuǎn)離該基板的該區(qū)域(42)之間且未經(jīng)摻雜、或是與接近基板的該區(qū)域(20)與基板遠(yuǎn)程的該區(qū)域(42)相比，該中間區(qū)域(30)具有一稀薄摻雜，以及具有一電傳導(dǎo)終端區(qū)域(32)，其位于含有該中間區(qū)域(30)的一膜層(55)中，且該電傳導(dǎo)終端區(qū)域(32)乃通達(dá)該區(qū)域(20)。
14.如權(quán)利要求13之集成電路裝置(10)，其中該電傳導(dǎo)終端區(qū)域(32)是從該膜層(55)遠(yuǎn)離該基板的交界面穿透該膜層(55)而達(dá)其接近基板的交界面。
15.如權(quán)利要求13或14之集成電路裝置(10)，更包含一由該載流子基板(12)所承載的一電路裝置(10)且該電路裝置含有至少兩電子組件(58，60，82)，以及含有一摻雜的去耦區(qū)域(22)，其排列在該組件(58，60，82)與該載流子基板(12)間且具有與接近基板的該區(qū)域(20)相同的傳導(dǎo)類型，及/或具有與接近基板的該區(qū)域(20)相同的摻雜物濃度，及/或排列在接近基板的該區(qū)域(20)的一平面上。
16.如權(quán)利要求15之集成電路裝置(10)，更包含電傳導(dǎo)去耦區(qū)域終端區(qū)域(56)，其通達(dá)該去耦區(qū)域(22)及/或具有與通達(dá)至接近基板的該區(qū)域(20)的該終端區(qū)域(32)相同的材料。
17.如權(quán)利要求13至16中任一項(xiàng)之集成電路裝置(10)，其中該電路裝置(10)是藉由如權(quán)利要求1至12中任一項(xiàng)所述的方法所制得。
全文摘要
本發(fā)明提出了一種用于制造一集成PIN型光電二極管的方法，該集成PIN型二極管包含了一埋藏區(qū)域(20)與通達(dá)該埋藏區(qū)域(20)的一終端區(qū)域(32)；此制造方法使該P(yáng)IN型光電二極管(14)可藉由一簡單方式而加以整合。同時(shí)，用于制造該P(yáng)IN型二極管的方法步驟亦可用以制造遮蔽井(22，56)。
文檔編號H01L27/144GK1682380SQ03821213
公開日2005年10月12日 申請日期2003年8月14日 優(yōu)先權(quán)日2002年9月5日
發(fā)明者K·米勒, J·K·斯特姆 申請人:因芬尼昂技術(shù)股份公司