專利名稱：用于改進(jìn)mos柵控從而降低米勒電容和開關(guān)損失的方法和裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體，更具體地講，涉及金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)。
背景技術(shù)：
MOSFET在開關(guān)領(lǐng)域中被廣泛地使用，例如開關(guān)電源幾乎不使用其他類型的晶體管。MOSFET適合于這種開關(guān)應(yīng)用是因?yàn)樗鼈兙哂邢鄬?duì)較高的開關(guān)速度且需要的功率較低。然而，MOSFET中的動(dòng)態(tài)損失占據(jù)了DC-DC變換器總損失中較大的百分比。動(dòng)態(tài)損失與器件的上升和回落時(shí)間(rise and fall time)成正比，而器件的上升和回落時(shí)間又與器件的柵-漏電容，也就是米勒電容(CGD或者QGD)成比例。
如圖3所示，米勒電容還會(huì)導(dǎo)致傳統(tǒng)MOSFET柵曲線中的“平坦”區(qū)。該平坦區(qū)，被稱作米勒區(qū)，表示器件從阻塞狀態(tài)過渡到導(dǎo)通狀態(tài)，或者從導(dǎo)通狀態(tài)過渡到阻塞狀態(tài)。大部分的開關(guān)損失正是發(fā)生在米勒區(qū)，因?yàn)槠骷娏骱碗妷狠^高。降低米勒電容能夠減少器件從導(dǎo)通到阻塞所需的時(shí)間，或者反之亦然，借此減少開關(guān)損失。
通過減少柵區(qū)和漏區(qū)之間的交疊區(qū)域能夠減少米勒電容。在先前技術(shù)的器件中，該交疊區(qū)域包括柵溝道的底部。因此，許多試圖減少米勒電容的先前技術(shù)都集中于收縮該溝道的寬度借此減少溝道底部的寬度，從而減少交疊區(qū)域。然而，進(jìn)一步減少溝道寬度的能力受到腐蝕窄溝道能力的限制，并且相應(yīng)地需要能夠用柵電極材料填充該窄溝道。
因此，在技術(shù)上需要使MOSFET具有更低的米勒電容，從而降低開關(guān)損失。
而且，在技術(shù)上需要使MOSFET在給定的溝道寬度下具有更低的米勒電容。

發(fā)明內(nèi)容
本發(fā)明為半導(dǎo)體器件提供了一種柵結(jié)構(gòu)。
本發(fā)明的一種形式包括一個(gè)開關(guān)電極和一個(gè)屏蔽電極。屏蔽電極的各個(gè)部分位于所述漏區(qū)和所述阱區(qū)之上。第一電介質(zhì)層位于屏蔽電極和漏區(qū)以及阱區(qū)之間。開關(guān)電極的各個(gè)部分位于所述阱區(qū)和所述源區(qū)之上。第二電介質(zhì)層位于開關(guān)電極和阱區(qū)以及源區(qū)之間。第三電介質(zhì)層位于屏蔽電極和開關(guān)電極之間。
本發(fā)明的一個(gè)優(yōu)點(diǎn)在于，對(duì)于給定的溝道寬度，半導(dǎo)體器件的米勒電容比先前技術(shù)器件更小。
本發(fā)明進(jìn)一步的優(yōu)點(diǎn)在于，器件的開關(guān)時(shí)間和開關(guān)損失更少。


本發(fā)明上述和其他的特征和優(yōu)點(diǎn)，以及獲得它們的方式，通過參考下面聯(lián)系附圖的本發(fā)明一個(gè)實(shí)施例的說明將變得顯而易見且更加容易理解，其中圖1是先前技術(shù)溝道金屬氧化物半導(dǎo)體柵控(MOS柵控)結(jié)構(gòu)的剖面示意圖；圖2是本發(fā)明MOS柵控結(jié)構(gòu)一個(gè)實(shí)施例的剖面示意圖；圖3是傳統(tǒng)MOS柵控結(jié)構(gòu)和圖2MOS柵控結(jié)構(gòu)的門開關(guān)波形的曲線圖；圖4是圖2MOS柵控結(jié)構(gòu)的阱的典型凈摻雜剖面的曲線圖；圖5是本發(fā)明平面MOSFET一個(gè)實(shí)施例的剖面示意圖；
圖6是本發(fā)明平面MOSFET第二實(shí)施例的剖面示意圖；圖7是本發(fā)明側(cè)面MOSFET一個(gè)實(shí)施例的剖面示意圖；圖8是本發(fā)明側(cè)面MOSFET第二實(shí)施例的剖面示意圖；圖9是本發(fā)明溝道MOS柵控結(jié)構(gòu)一個(gè)實(shí)施例的剖面示意圖；和圖10是圖解制造圖2所示器件處理的一個(gè)實(shí)施例的過程圖。
這些圖中，使用相應(yīng)的指代數(shù)字表示相應(yīng)的部分。本文提出的實(shí)例圖解了本發(fā)明的一個(gè)優(yōu)選實(shí)施例的一種形式，并且該實(shí)例不應(yīng)當(dāng)認(rèn)為對(duì)本發(fā)明的范圍具有任何限制。
具體實(shí)施例方式
現(xiàn)在參考附圖特別是圖1，其顯示了先前技術(shù)溝道柵控MOSFET器件的剖面示意圖。MOSFET器件10包括漏區(qū)12、阱區(qū)14、體區(qū)16、源區(qū)18、柵區(qū)20和溝道24，所有這些都在基片26上形成。
更明確地講，N+型基片26包括上層26a，其中在上層中形成了N-漏區(qū)12。P-型阱區(qū)14位于漏區(qū)12上方。在上層26a的上表面(未指明)和阱區(qū)14的一部分內(nèi)限定了重?fù)诫sP+體區(qū)16。在上層26a的上表面和阱區(qū)14的一部分內(nèi)并且在溝道24附近形成了重?fù)诫sN+源區(qū)18。溝道24的側(cè)壁和底部(未指出)襯以電介質(zhì)材料28，例如氧化物。柵區(qū)20由導(dǎo)電材料30形成，例如摻雜多晶硅，其沉積在溝道24中并從溝道24的底部連續(xù)延伸到上層26a的上表面附近。因此，柵20相對(duì)于通道區(qū)32連續(xù)或者通過通道區(qū)32。中間電介質(zhì)層(interleveldielectric layer)34，例如硼磷硅酸鹽(borophosphosilicate)玻璃(BPSG)，位于柵區(qū)20和源區(qū)18的一部分上面。源金屬層36位于上層26a的上表面之上并與體區(qū)16和源區(qū)18接觸。
現(xiàn)在參考圖2，其顯示了本發(fā)明溝道柵控MOSFET器件一個(gè)實(shí)施例的剖面示意圖。MOSFET 100的許多特點(diǎn)和結(jié)構(gòu)即使不完全相象也基本上與MOSFET 10相似。與MOSFET 10相似，MOSFET 100包括漏112、阱114、體116、源118、柵結(jié)構(gòu)120和溝道124，所有這些都在基片126上形成。然而，與MOSFET 10的柵結(jié)構(gòu)20不同，MOSFET 100的柵結(jié)構(gòu)120包括雙交疊(dual overlapping)柵結(jié)構(gòu)，其降低了米勒電容并且提高了開關(guān)速度，這將在下文特別進(jìn)行解釋。
MOSFET 100在N+型基片126上形成，N+型基片126包括在其中形成了N-漏區(qū)112的上層26a。P-型阱區(qū)114位于漏區(qū)12上方。在上層126a的上表面(未指明)和阱區(qū)114的一部分內(nèi)限定了重?fù)诫sP+體區(qū)116。在上層126a的上表面和阱區(qū)114的一部分內(nèi)并且在溝道124附近還形成了重?fù)诫sN+源區(qū)118。位于屏蔽電極120b附近的側(cè)壁下部分和溝道24的底部(未指出)襯以電介質(zhì)材料128，例如氧化物。
MOSFET 100的柵結(jié)構(gòu)120不象在MOSFET 10中那樣是一個(gè)連續(xù)而沒有間斷的單一和單片電極，而是被分成彼此交疊的隔離開關(guān)和屏蔽電極。更明確地講，柵結(jié)構(gòu)120包括柵電極120a和柵電極120b。中間電介質(zhì)層134位于柵電極120a上面，部分地位于源區(qū)118上面。電極120a和120b的每一個(gè)都用導(dǎo)電材料形成，例如摻雜多晶硅，其沉積在溝道124中。由導(dǎo)電金屬層形成的第一或者上電極120a與上層126a的上表面大約水平，或者凹陷到低于該上表面。第一/上電極120a從與源區(qū)118水平共面的上層126a的上表面附近向溝道124的底部延伸預(yù)定的距離，從而第一/上電極120a的下部與阱區(qū)114水平共面。
由第二導(dǎo)電材料層形成的第二或下電極120b從溝道124的底部附近延伸。第二電極120b的一部分(下)與漏區(qū)112和阱區(qū)118的連結(jié)(未指明)水平共面，第二/底電極120b的另一部分(上)與源區(qū)118和第一電極120a水平共面。因此，第一和第二電極120a和120b分別相對(duì)于溝道124的深度彼此交疊。鄰近開關(guān)電極120a的側(cè)壁上部分和屏蔽電極120a的頂部被覆蓋以電介質(zhì)材料138，例如氧化物。因此，電介質(zhì)材料138位于柵電極120a和120b之間。
如上所述，屏蔽電極120b和開關(guān)電極120a沿著溝道124的深度彼此至少部分交疊。更明確地講，在圖2所示的實(shí)施例中，柵電極120a在其位于屏蔽電極120b附近的表面處限定了一個(gè)凹陷140，其位于側(cè)壁142之間和/或包圍側(cè)壁142，并且屏蔽電極120b的頂帽部分144位于該凹陷中。開關(guān)電極120a的側(cè)壁142和屏蔽電極120b的頂帽部分144在溝道124的軸向或者深度方向上彼此至少部分交疊。從而提供了交疊的柵電極結(jié)構(gòu)。進(jìn)一步，正如在下文將更全面說明的，屏蔽電極120b的頂帽部分144和壁架146是通過腐蝕電介質(zhì)層128的一部分形成的，電介質(zhì)層128的該部分位于構(gòu)成屏蔽電極120b的導(dǎo)電材料層的上表面(未指明)的附近、之上以及之下。
大體上，柵或者開關(guān)電極120a起切換電極的作用，并且開啟和/或關(guān)閉MOSFET 100，而柵或者屏蔽電極120b起產(chǎn)生至少部分通道132的作用。為了將MOSFET 100設(shè)置到導(dǎo)通模式，底/屏蔽電極120b必須被適當(dāng)?shù)仄煤?或開啟。底或者屏蔽電極120b或者被連續(xù)地偏置到開啟或?qū)顟B(tài)，或者能夠只是在轉(zhuǎn)換活動(dòng)之前被偏置從而通過將其設(shè)置為導(dǎo)通狀態(tài)而使器件作好準(zhǔn)備。當(dāng)?shù)?屏蔽電極120b開啟時(shí)，通過MOSFET的電流通過柵/底電極120a加以控制。
如上面對(duì)先前技術(shù)MOSFET 10的說明，如圖1所示，柵區(qū)20和漏區(qū)12之間的交疊區(qū)OL包括柵溝道24的底部。相對(duì)地，柵開關(guān)電極120a不與漏區(qū)112交疊。柵開關(guān)電極120a與漏區(qū)112之間的唯一交疊區(qū)域是寬度為W的通道區(qū)132，其典型地只有幾百埃寬。通過偏置屏蔽電極120b產(chǎn)生通道132。通道區(qū)132從漏區(qū)112沿著溝道124和屏蔽電極120b延伸通過阱區(qū)114。因此MOSFET 100中的有效柵-漏交疊(也就是通道132的寬度)相對(duì)于MOSFET 10(也就是溝道124的底部區(qū)域，其典型地為大約0.3-1.0微米)顯著減少。因此，MOSFET 100的米勒電容相對(duì)于MOSFET 10的米勒電容顯著降低，因?yàn)槿缟纤?，米勒電容大體上與柵-漏交疊區(qū)成比例。
MOSFET 100的米勒電容相對(duì)于MOSFET 10的改進(jìn)(也就是降低)在圖3中有示意性的圖解，其中繪出了每個(gè)器件的柵電壓波形。MOSFET 10的柵電壓波形圖Vg10具有一個(gè)大體上平坦的區(qū)域，在該區(qū)域中柵電荷Qgate從大約0.0(零)增加到大約2.00×10-15庫侖/微米，而MOSFET 100的柵電壓波形Vg100幾乎沒有相應(yīng)的大致平坦區(qū)域。因此，可見米勒電容被基本上和顯著地降低了。
應(yīng)當(dāng)特別注意，為了避免對(duì)MOSFET 100的電流產(chǎn)生任何顯著的反作用，當(dāng)器件從只有屏蔽電容120b被偏置的狀態(tài)過渡到主或者切換柵120b也被偏置的狀態(tài)時(shí)，通道區(qū)132必須存在并且一直開放。發(fā)生該過渡的閾值電壓和最終的驅(qū)動(dòng)電壓水平由P-型阱區(qū)114和源區(qū)118的連接點(diǎn)處的交叉(cross-over)摻雜濃度確定。
圖4繪制了阱區(qū)114中位于源區(qū)118之下各種深度處的凈摻雜剖面分布。圖4的豎軸相應(yīng)于源區(qū)118與阱區(qū)114的界面(也就是阱區(qū)114的“頂部”)，因此被指定為阱區(qū)114的零深度值。屏蔽電極120b的深度為零深度之下大約0.6-0.8微米，阱區(qū)漏側(cè)為零深度之下大約0.7-0.9微米。因此，可見阱區(qū)114內(nèi)的凈摻雜相對(duì)較高，例如在源區(qū)118附近為大約1.0×1017，在阱區(qū)114接近屏蔽電極120b和漏區(qū)112的部分中降低到大約3.0×10-16-大約1.5×10-16的摻雜濃度。阱區(qū)114與漏區(qū)112的界面具有最小的摻雜劑濃度，其位于零深度之下0.84-0.86微米。
因?yàn)殚撝岛万?qū)動(dòng)電壓與氧化物厚度和凈摻雜水平成正比，所以上述摻雜斷面(profile)在漏區(qū)112附近能夠使用厚得多的氧化物層，例如大約100-1500埃。氧化物層厚度的增加使得能夠從屏蔽柵120b過渡到開關(guān)柵120a，并且在通道區(qū)132內(nèi)具有連續(xù)的電流。
在操作中，屏蔽電極120b被提高或者偏置到足以支持驅(qū)動(dòng)電壓水平的電勢(shì)。實(shí)際上，屏蔽電極120b對(duì)柵-漏交疊區(qū)充電，該區(qū)域是上述的在傳統(tǒng)器件中產(chǎn)生米勒電容的區(qū)域。一旦柵-漏交疊區(qū)被屏蔽電極120a充電，MOSFET 100便可以容易地通過施加給開關(guān)電極120a的相對(duì)較小的電壓改變加以開啟和/或關(guān)閉。
被構(gòu)建成垂直溝道MOSFET的MOSFET 100的制造通過圖10所最佳顯示的處理流程實(shí)現(xiàn)。處理流程300一直到形成柵120的處理都是用于形成溝道柵控MOSFET的傳統(tǒng)處理流程。更明確地講，溝道124通過傳統(tǒng)的溝道形成處理302加以腐蝕。然后在溝道124的側(cè)壁和底部沉積電介質(zhì)層128，這也是通過已知的傳統(tǒng)第一電介質(zhì)層沉積處理304。之后，用于制造MOSFET 100的制造處理300與傳統(tǒng)的處理流程不同。
在通過第一電介質(zhì)層沉積步驟304沉積電介質(zhì)層128之后，在側(cè)壁被氧化的溝道124內(nèi)沉積第一導(dǎo)電材料層作為沉積屏蔽電極步驟306的一部分。然后在屏蔽電極腐蝕步驟308中，通過例如反應(yīng)離子各向同性腐蝕將第一導(dǎo)電材料層腐蝕到期望的厚度。接著，在柵電介質(zhì)層腐蝕步驟310中腐蝕柵電介質(zhì)層128。柵電介質(zhì)腐蝕步驟310，例如各向同性腐蝕，還在電介質(zhì)材料128附近除去預(yù)定數(shù)量的導(dǎo)電材料130b，借此形成屏蔽電極120b的頂帽結(jié)構(gòu)144和壁架146?？蛇x擇執(zhí)行一個(gè)或多個(gè)附加的腐蝕步驟312以便除去屏蔽電極120b中尖銳的邊緣和/或拐角。然后通過第二電介質(zhì)層沉積步驟314沉積柵電介質(zhì)層138。電介質(zhì)層138沉積在屏蔽電極120b的頂帽144和壁架146的上表面(未指明)，以及溝道124位于屏蔽電極120b之上的側(cè)壁上。然后在溝道124內(nèi)沉積第二導(dǎo)電材料層作為沉積開關(guān)電極步驟316的一部分。其余處理步驟318包括傳統(tǒng)的處理和拋光步驟，并且在技術(shù)上是已知的。
現(xiàn)在參考圖5，其顯示了本發(fā)明MOSFET的第二實(shí)施例。MOSFET 400是一個(gè)表面柵控垂直MOSFET，其包括一個(gè)與MOSFET 100大體上相似的雙交疊柵結(jié)構(gòu)。MOSFET 400的許多特點(diǎn)和結(jié)構(gòu)與MOSFET 100大體上相似。與MOSFET 100類似，MOSFET400包括漏412、阱414、體416、源418和柵結(jié)構(gòu)420，所有這些都在基片426上形成。與MOSFET 100相比，MOSFET 400被構(gòu)建成表面柵控垂直MOSFET。然而，與柵結(jié)構(gòu)120相似，柵結(jié)構(gòu)420包括一個(gè)雙交疊柵控結(jié)構(gòu)，其可以相對(duì)于傳統(tǒng)的MOSFET器件降低米勒電容和開關(guān)損失。
MOSFET 400在N+型基片426上形成，N+型基片426包括在其中形成了N-漏區(qū)412的上層426a。P-型阱區(qū)414位于漏區(qū)412上面。在上層426a的上表面(未指明)和阱區(qū)414的相應(yīng)部分內(nèi)限定了重?fù)诫sP+體區(qū)416。在上層426a的上表面和阱區(qū)414的相應(yīng)部分內(nèi)還形成了源區(qū)418。源區(qū)418在體區(qū)416的附近形成，從而源區(qū)418位于體區(qū)416之間。在上層416a的上表面上沉積柵電介質(zhì)層428，例如氧化物。柵電介質(zhì)層428部分覆蓋阱區(qū)414和源區(qū)418。
和MOSFET 100的柵結(jié)構(gòu)120一樣，MOSFET 400的柵結(jié)構(gòu)420被分成彼此交疊的隔離開關(guān)和屏蔽電極。柵結(jié)構(gòu)420包括一對(duì)開關(guān)電極420a和一對(duì)屏蔽電極420b，它們位于電介質(zhì)層428、434和438的上面和/或上方，并將在下文進(jìn)行更明確的說明。
開關(guān)電極420a由導(dǎo)電材料層形成，例如摻雜多晶硅，其沉積在柵電介質(zhì)層428上面，并被腐蝕形成兩個(gè)隔離的開關(guān)電極420a。每個(gè)開關(guān)電極420a的各個(gè)部分位于相應(yīng)源區(qū)418和阱區(qū)414的上面和/或與之垂直共面。然后用第二電介質(zhì)層438，例如氧化物，覆蓋開關(guān)電極420a和柵電介質(zhì)層428。然后通過腐蝕步驟除去第二電介質(zhì)層438覆蓋開關(guān)電極420a之間區(qū)域電介質(zhì)層428的部分，并使第二電介質(zhì)層438覆蓋開關(guān)電極420a自身的部分保持完好。
然后通過在第一和第二電介質(zhì)層428和438的上面沉積第二導(dǎo)電材料層，例如摻雜多晶硅，形成屏蔽電極420b。該第二導(dǎo)電材料層被腐蝕形成屏蔽電極420b。每個(gè)屏蔽電極420b的各個(gè)部分位于相應(yīng)的阱區(qū)414和漏區(qū)412相鄰的部分的上面和/或與之垂直共面，借此形成覆蓋雙柵控結(jié)構(gòu)420。更明確地講，腐蝕屏蔽電極420b使第二導(dǎo)電材料層位于開關(guān)電極上方(也就是覆蓋開關(guān)電極420a)的預(yù)定部分保持完好。從而每個(gè)屏蔽電極420b一部分位于相應(yīng)開關(guān)電極420a的上面并且與之交疊，借此形成雙交疊表面柵控結(jié)構(gòu)420，其相對(duì)于傳統(tǒng)的MOSFET器件降低了米勒電容并且提高了切換次數(shù)。然后在柵結(jié)構(gòu)420和電介質(zhì)層428和438上沉積中間電介質(zhì)層434。
現(xiàn)在參考圖6，其顯示了本發(fā)明MOSFET的另一個(gè)實(shí)施例。MOSFET 500也被構(gòu)建成一個(gè)表面柵控垂直MOSFET，其包括一個(gè)與MOSFET 400的柵結(jié)構(gòu)420相似的雙交疊柵控結(jié)構(gòu)520。然而，在柵結(jié)構(gòu)420中，每個(gè)屏蔽電極420b的一部分與相應(yīng)的開關(guān)電極420a交疊，而柵結(jié)構(gòu)520的每個(gè)開關(guān)電極520a包括交疊(也就是覆蓋或者在上面沉積)相應(yīng)屏蔽電極420a的各個(gè)部分(未指明)。MOSFET 500的其余部分與MOSFET 400基本上相似，因此不再詳細(xì)討論。
現(xiàn)在參考圖7，其顯示了本發(fā)明MOSFET進(jìn)一步的實(shí)施例。MOSFET 600被構(gòu)建成一個(gè)側(cè)面MOSFET，除了交疊柵結(jié)構(gòu)620之外其大體上是傳統(tǒng)的結(jié)構(gòu)。MOSFET 600的柵結(jié)構(gòu)620被分成彼此交疊的開關(guān)電極620a和屏蔽電極620b，它們位于電介質(zhì)層628、634和638的上面或者上方，并在下文進(jìn)行更明確地說明。
導(dǎo)電材料層，例如摻雜多晶硅，沉積在柵電介質(zhì)628上面，然后被腐蝕形成屏蔽電極620a，屏蔽電極620a的各個(gè)部分至少部分地位于阱區(qū)614和漏區(qū)612上面和/或與之垂直共面。然后屏蔽電極620a與柵電介質(zhì)層628被第二電介質(zhì)層638，例如氧化物，覆蓋。執(zhí)行腐蝕處理，留下被第二電介質(zhì)層638覆蓋的屏蔽電極620b的頂部和側(cè)面，還從柵電介質(zhì)層628除去第二電介質(zhì)層638。
然后通過在第一和第二電介質(zhì)層628和638上沉積第二導(dǎo)電材料層，例如摻雜多晶硅，形成開關(guān)電極620a。然后腐蝕該第二導(dǎo)電材料層形成開關(guān)電極620a，其中開關(guān)電極620a的各個(gè)部分位于阱區(qū)614和源區(qū)618上面和/或與之垂直共面，借此形成交疊雙柵控結(jié)構(gòu)620。更明確地講，開關(guān)電極620a的一部分位于第二電介質(zhì)層638上面，并覆蓋屏蔽電極620b，借此形成交疊柵結(jié)構(gòu)620，其相對(duì)于傳統(tǒng)的MOSFET器件降低了米勒電容并且提高了開關(guān)次數(shù)。
現(xiàn)在參考圖8，其顯示了本發(fā)明MOSFET更進(jìn)一步的實(shí)施例。MOSFET 700被構(gòu)建成一個(gè)與MOSFET 600大體上相似的側(cè)面MOSFET。然而，在MOSFET 600中，開關(guān)電極620a的一部分覆蓋和交疊屏蔽電極620b，而MOSFET 700包括一部分覆蓋和/或交疊開關(guān)電極720a的屏蔽電極720b。MOSFET 700的其余結(jié)構(gòu)與MOSFET600基本上相似，因此不再詳細(xì)討論。
現(xiàn)在參考圖9，其顯示了本發(fā)明MOSFET更進(jìn)一步的實(shí)施例。MOSFET 800被構(gòu)建成一個(gè)溝道柵控MOSFET，其除了交疊柵結(jié)構(gòu)820的結(jié)構(gòu)細(xì)節(jié)之外與MOSFET 100大體上相似。大體上，MOSFET800不是象上述參考交疊柵結(jié)構(gòu)120那樣通過形成凹陷和頂帽結(jié)構(gòu)使柵結(jié)構(gòu)交疊，而是通過形成開關(guān)與屏蔽電極的相對(duì)或者相向表面實(shí)現(xiàn)交疊柵結(jié)構(gòu)820，其中開關(guān)與屏蔽電極分別具有大體上互補(bǔ)的凹陷和凸起。
更明確地講，MOSFET 800包括一個(gè)交疊柵結(jié)構(gòu)820，其具有形成于溝道824內(nèi)的開關(guān)電極820a和屏蔽電極820b。開關(guān)電極820a具有凸起的下表面821a，而屏蔽電極820b具有凹陷的上表面821b。在上面沉積電介質(zhì)材料層838，因此電介質(zhì)材料層838的上表面的凹度與凹陷上表面821b大體上相同。開關(guān)電極820a位于電介質(zhì)材料838的凹陷層上面，因此開關(guān)電極820a的凸起下表面821a的形狀和凸度與凹陷上表面821b基本上互補(bǔ)。從而，凹陷上表面821b的凹度保證開關(guān)和屏蔽電極820a和820b相對(duì)于溝道824的方向或者深度彼此分別交疊。因此，交疊溝道柵控結(jié)構(gòu)820的形成降低了MOSFET 800的米勒電容并且提高了切換速度。
應(yīng)當(dāng)特別注意，在圖9所示的和上述的實(shí)施例中，開關(guān)電極820a具有凸起下表面821a，而屏蔽電極820b具有凹陷上表面821b，凹陷上表面821b的凹度和凸起下表面821的凸度使得開關(guān)和屏蔽電極820a和820b相對(duì)于溝道824的方向和深度彼此分別交疊。然而，應(yīng)當(dāng)理解，MOSFET 800能夠被另外地加以構(gòu)建，例如使開關(guān)電極820a具有凹陷下表面821a，而屏蔽電極820b具有凸起上表面821b，凸起上表面821b的凸度和凹陷下表面821的凹度使得開關(guān)和屏蔽電極820a和820b相對(duì)于溝道824的方向和深度彼此分別交疊，借此形成交疊溝道柵控結(jié)構(gòu)。
在圖2所示的實(shí)施例中，開關(guān)電極120a的側(cè)壁142和屏蔽電極120b的頂帽部分144在溝道124的軸向或者深度方向上彼此至少部分交疊，借此提供交疊柵電極結(jié)構(gòu)。然而，應(yīng)當(dāng)理解，MOSFET 100的柵能夠被另外地加以構(gòu)建，例如使開關(guān)電極具有頂帽或者突出部分而屏蔽電極具有凹陷，借此提高類似的交疊柵電極結(jié)構(gòu)，也就是大體上MOSFET 100的柵120上下倒置的形式。
盡管本發(fā)明通過其優(yōu)選設(shè)計(jì)加以說明，但是本發(fā)明能夠在其公開的精神和范圍內(nèi)進(jìn)行進(jìn)一步的修改。因此，本專利申請(qǐng)意圖覆蓋本發(fā)明的任何變型、應(yīng)用或者改裝，其使用的是本文所公開的一般原理。進(jìn)一步，本專利申請(qǐng)意圖覆蓋本公開的如下修改，其來自于已知的或者傳統(tǒng)的技術(shù)實(shí)踐，其中本發(fā)明適合于該實(shí)踐并且屬于附屬權(quán)利要求的范圍。
權(quán)利要求
1.一種半導(dǎo)體器件的柵結(jié)構(gòu)，所述半導(dǎo)體器件具有漏區(qū)、阱區(qū)和源區(qū)，所述柵結(jié)構(gòu)包括一個(gè)屏蔽電極，所述屏蔽電極的各個(gè)部分與所述漏區(qū)和所述阱區(qū)共面，第一電介質(zhì)層位于所述屏蔽電極與所述漏區(qū)和阱區(qū)之間；一個(gè)開關(guān)電極，所述開關(guān)電極的各個(gè)部分與所述阱區(qū)和所述源區(qū)共面，第二電介質(zhì)層位于所述開關(guān)電極與所述阱區(qū)和源區(qū)之間；和第三電介質(zhì)層，其位于所述屏蔽電極與所述開關(guān)電極之間。
2.根據(jù)權(quán)利要求1的柵結(jié)構(gòu)，其中所述第二和第三電介質(zhì)層是相同的電介質(zhì)材料層。
3.根據(jù)權(quán)利要求1的柵結(jié)構(gòu)，其中所述第一和第二電介質(zhì)層是相同的電介質(zhì)材料層。
4.根據(jù)權(quán)利要求1的柵結(jié)構(gòu)，其中所述開關(guān)電極的一部分和所述屏蔽電極的一部分共面。
5.根據(jù)權(quán)利要求1的柵結(jié)構(gòu)，其中所述開關(guān)電極的一部分、所述屏蔽電極的一部分以及所述阱區(qū)的一部分共面。
6.根據(jù)權(quán)利要求5的柵結(jié)構(gòu)，其中所述公共面大體上是水平的。
7.根據(jù)權(quán)利要求5的柵結(jié)構(gòu)，其中所述公共面大體上是垂直的。
8.根據(jù)權(quán)利要求1的柵結(jié)構(gòu)，其中所述開關(guān)電極和所述屏蔽電極的每一個(gè)包含各自的導(dǎo)電材料層。
9.根據(jù)權(quán)利要求1的柵結(jié)構(gòu)，其中所述第一、第二和第三電介質(zhì)包含氧化物。
10.一種具有基片的半導(dǎo)體器件，所述半導(dǎo)體器件包括一個(gè)阱區(qū)，其具有第一導(dǎo)電類型并且位于所述基片上；一個(gè)源區(qū)，其限定在所述阱區(qū)內(nèi)，所述源區(qū)具有第二導(dǎo)電類型；一個(gè)漏區(qū)，其與所述阱區(qū)相鄰，所述漏區(qū)具有所述第二導(dǎo)電類型；一個(gè)柵結(jié)構(gòu)，其包括一個(gè)屏蔽電極和一個(gè)開關(guān)電極，所述屏蔽電極的各個(gè)部分與所述漏區(qū)以及所述阱區(qū)共面，第一電介質(zhì)層位于所述屏蔽電極與所述漏區(qū)和阱區(qū)之間，所述開關(guān)電極的各個(gè)部分與所述阱區(qū)以及所述源區(qū)共面，第二電介質(zhì)層位于所述開關(guān)電極與所述阱區(qū)和源區(qū)之間，第三電介質(zhì)層位于所述屏蔽電極與所述開關(guān)電極之間。
11.根據(jù)權(quán)利要求10的半導(dǎo)體器件，其中所述器件被構(gòu)建成垂直MOSFET，并進(jìn)一步包括一個(gè)溝道，其至少部分地被所述阱區(qū)限定并與所述源區(qū)相鄰，所述柵結(jié)構(gòu)至少部分地位于所述溝道內(nèi)。
12.根據(jù)權(quán)利要求10的半導(dǎo)體器件，其中所述屏蔽電極和所述開關(guān)電極沿著所述溝道深度尺寸的一部分彼此交疊。
13.根據(jù)權(quán)利要求12的半導(dǎo)體器件，其中所述屏蔽電極包括一個(gè)頂帽部分，所述開關(guān)電極具有側(cè)壁，該所述側(cè)壁限定了一個(gè)凹陷，所述頂帽部分至少部分地位于所述凹陷中，從而所述側(cè)壁沿著所述溝道的深度尺寸的一部分與所述頂帽部分交疊。
14.根據(jù)權(quán)利要求13的半導(dǎo)體器件，其中所述側(cè)壁在所述溝道內(nèi)深度的預(yù)定范圍上與所述頂帽部分交疊，所述深度的預(yù)定范圍相應(yīng)于且鄰近所述阱區(qū)。
15.根據(jù)權(quán)利要求12的半導(dǎo)體器件，其中所述屏蔽電極具有一個(gè)凸起上表面，所述開關(guān)電極具有一個(gè)凹陷下表面，所述凹陷下表面大體上與所述凸起上表面互補(bǔ)，從而所述開關(guān)電極和所述屏蔽電極沿著所述溝道深度尺寸的一部分彼此交疊。
16.根據(jù)權(quán)利要求15的半導(dǎo)體器件，其中所述開關(guān)電極和所述屏蔽電極在所述溝道深度的預(yù)定范圍上彼此交疊，所述深度的預(yù)定范圍相應(yīng)于并鄰近所述阱區(qū)。
17.根據(jù)權(quán)利要求12的半導(dǎo)體器件，其中所述屏蔽電極具有一個(gè)凹陷上表面，所述開關(guān)電極具有一個(gè)凸起下表面，所述凸起下表面大體上與所述凹陷上表面互補(bǔ)，從而所述開關(guān)電極和所述屏蔽電極沿著所述溝道深度尺寸的一部分彼此交疊。
18.根據(jù)權(quán)利要求15的半導(dǎo)體器件，其中所述開關(guān)電極和所述屏蔽電極在所述溝道深度的預(yù)定范圍上彼此交疊，所述深度的預(yù)定范圍相應(yīng)于并鄰近所述阱區(qū)。
19.根據(jù)權(quán)利要求10的半導(dǎo)體器件，其中所述器件被構(gòu)建成垂直MOSFET，所述開關(guān)電極至少部分地位于所述源區(qū)和阱區(qū)之上，所述屏蔽電極至少部分地位于所述阱區(qū)和漏區(qū)之上。
20.根據(jù)權(quán)利要求19的半導(dǎo)體器件，其中所述屏蔽電極和所述開關(guān)電極在所述阱區(qū)上彼此交疊。
21.根據(jù)權(quán)利要求10的半導(dǎo)體器件，其中所述器件被構(gòu)建成側(cè)面MOSFET，所述開關(guān)電極至少部分地位于所述源區(qū)和阱區(qū)之上，所述屏蔽電極至少部分地位于所述阱區(qū)和漏區(qū)之上。
22.根據(jù)權(quán)利要求21的半導(dǎo)體器件，其中所述屏蔽電極和所述開關(guān)電極在所述阱區(qū)上彼此交疊。
23.一種制造半導(dǎo)體器件的工藝，包括在半導(dǎo)體的阱區(qū)中腐蝕出一個(gè)溝道，所述溝道與半導(dǎo)體的源區(qū)相鄰；以第一電介質(zhì)層襯墊溝道的壁和底部；沉積第一導(dǎo)電材料層；腐蝕第一導(dǎo)電材料層從而形成一個(gè)屏蔽電極；腐蝕第一電介質(zhì)層；在屏蔽電極之上和溝道的壁之上沉積第二層電介質(zhì)層；以及在所述溝道中的所述第二電介質(zhì)上沉積一個(gè)開關(guān)電極。
全文摘要
一種半導(dǎo)體柵結(jié)構(gòu)，包括一個(gè)屏蔽電極和一個(gè)開關(guān)電極。屏蔽電極的各個(gè)部分位于所述漏區(qū)和所述阱區(qū)之上。第一電介質(zhì)層位于屏蔽電極和漏區(qū)以及阱區(qū)之間。開關(guān)電極的各個(gè)部分位于所述阱區(qū)和所述源區(qū)之上。第二電介質(zhì)層位于開關(guān)電極和阱區(qū)以及源區(qū)之間。第三電介質(zhì)層位于屏蔽電極和開關(guān)電極之間。
文檔編號(hào)H01L29/66GK1809928SQ03817927
公開日2006年7月26日 申請(qǐng)日期2003年8月20日 優(yōu)先權(quán)日2002年8月23日
發(fā)明者克里斯托弗·B.·庫肯, 艾倫·艾本海威 申請(qǐng)人:快捷半導(dǎo)體有限公司