專利名稱：為優(yōu)化載流子傳輸而在同一晶片上利用不同晶面制造n－fet和p－fet的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及以優(yōu)化每一器件的載流子傳輸方式而在同一晶片上制造n溝道場效應晶體管(FET)和p溝道FET。
背景技術(shù)：
鍺場效應晶體管(Ge FET)中的載流子傳輸已知相對于硅場效應晶體管得到增強。因此，現(xiàn)有技術(shù)認識到，與硅相比，鍺具有更好的電子遷移率。此外，現(xiàn)有技術(shù)通常將n-FET和p-FET組合在用于CMOS電路的一個晶片上。然而，現(xiàn)有技術(shù)中缺乏的是基于載流子遷移率特性對互補器件結(jié)構(gòu)和方位的優(yōu)化。
發(fā)明內(nèi)容
本發(fā)明人已經(jīng)發(fā)現(xiàn)，不僅在鍺中相對于硅來說載流子遷移率較高，而且還發(fā)現(xiàn)為了使載流子遷移率的益處最大化，必須選擇適當?shù)陌l(fā)生載流子傳輸?shù)木w取向和方向。對于包含兩種載流子類型的CMOS來說，這種認識變得更為重要。
因此，根據(jù)本發(fā)明的第一方面，提供了一種電子芯片，包含具有至少一層材料的第一器件，對于所述材料來說第一載流子類型的載流子遷移率在第一晶面上高于在第二晶面上，且第二載流子類型的載流子遷移率在所述第二晶面上高于在所述第一晶面上，所述第一器件具有至少一個由所述材料的所述第一晶面制造的部件，所述至少一個部件包括主要是所述第一載流子類型的活性，其中所述第一晶面包含一晶面，所述第二晶面包含一晶面。
因此，本發(fā)明提出，對于每一電路器件，根據(jù)所述器件的載流子類型，存有優(yōu)選的晶體取向和方向。示例性實施例是具有在鍺的晶面上制造的溝道的n-FET。
根據(jù)本發(fā)明的第二方面，提供了一種在晶片上制造具有第一類型載流子的第一器件和具有第二類型載流子的第二器件的方法，所述第一類型載流子具有在一晶面上比在另一晶面上更高的載流子遷移率，所述第二類型載流子具有在所述另一晶面上比在所述一晶面上更高的載流子遷移率，所述方法包含提供一層材料，該材料具有所述第一類型載流子的載流子遷移率在一晶面上比在另一晶面上高的特性，和所述第二類型載流子的載流子遷移率在所述另一晶面上比在所述一晶面上高的特性；利用蝕刻劑蝕刻出所述層的第一區(qū)域，用于所述第一器件的至少一個部件；利用蝕刻劑蝕刻出所述層的第二區(qū)域，提供用于所述第二器件的至少一個部件的所述晶面。
因此，本發(fā)明還提供了一種在同一芯片上制造兩個器件的方法，其中每一器件包含具有最佳載流子遷移率的晶面的不同載流子類型。示例性實施例提供了在鍺上的n溝道和p溝道FET，且使用各自優(yōu)選的晶體取向。
根據(jù)本發(fā)明的第三方面，提供了一種電子芯片，該芯片具有至少一層材料，對于所述材料來說第一載流子類型的載流子遷移率在第一晶面上高于在第二晶面上，且第二載流子類型的載流子遷移率在所述第二晶面上高于在所述第一晶面上，所述電子芯片包含第一器件，該器件具有至少一個由所述材料的所述第一晶面制造的部件，其中所述第一器件的所述至少一個部件包括主要是所述第一載流子類型的活性；第二器件，該器件具有在所述材料的所述第二晶面上制造的至少一個部件，其中所述第二器件的所述至少一個部件的活性主要涉及所述第二載流子類型。
圖1示出了作為電子薄層密度的函數(shù)的硅和鍺反型層中電子遷移率的計算比較，包括和不包括界面粗糙度的散射。如折線1所示，(111)表面上的鍺反型層的電子遷移率明顯高于鍺的(100)表面(折線2)和硅的(100)表面(折線3)。在這三條折線中空心符號表示沒有表面粗糙度，實心符號表示有表面粗糙度的對應折線4，5，6。
具體而言，在鍺中，n溝道FET載流子傳輸在(111)晶面上沿<110>方向較高，而p溝道FET的載流子傳輸在(100)晶面上沿<110>方向上較高。本發(fā)明人已經(jīng)認識到通過重視這一規(guī)則，載流子傳輸可以通過根據(jù)晶體取向為每一器件選擇器件結(jié)構(gòu)，且使所述器件沿<110>方向定位而針對鍺的n溝道FET和p溝道FET優(yōu)化。
可取的是，所述結(jié)構(gòu)和方法在(111)表面上沿<110>方向制造鍺n溝道FET。
可取的是，所述結(jié)構(gòu)和方法在同一晶片上制造具有第一類型載流子的第一器件和具有第二類型載流子的第二器件，其中第一類型載流子的載流子遷移率在(111)晶向上較高，第二類型載流子的載流子遷移率在(100)晶向上較高。
可取的是，所述方法和結(jié)構(gòu)在同一芯片上一起形成n溝道FET和p溝道FET，使用鍺作為底層。
可取的是，所述方法在Ge MOSFET，或任何在(111)和(100)表面上具有不同傳輸性能的MOSFET上獲得最佳的nFET和pFET載流子傳輸性能。
根據(jù)本發(fā)明的第四方面，描述的是一種用于電子芯片的方法和結(jié)構(gòu)，包括具有第一載流子類型的第一器件，所述第一器件在其中所述第一載流子類型的載流子遷移率在(111)表面上高于(100)表面上的材料的(111)晶面上制成。該第一方面的優(yōu)選實施例是在鍺中在(111)表面上沿(110)方向制造的n溝道FET。
根據(jù)本發(fā)明的第五方面，描述的是一種用于電子器件的方法和結(jié)構(gòu)，包括具有第一載流子類型的第一器件，和具有第二載流子類型的第二器件，所述第一器件在其中所述第一載流子類型的載流子遷移率在(111)表面上高于(100)表面上的材料的(111)晶面上制成，所述第二器件在所述材料的(100)晶面上制成，所述材料中第二載流子類型的載流子遷移率在(100)表面上高于(111)表面上。該第二方面的優(yōu)選實施例包含在(111)表面上沿(110)方向的n溝道FET，和在(100)表面上沿(110)方向的p溝道FET，其中兩器件在鍺層上制成。
附圖簡要說明現(xiàn)在將通過示例，參照附圖中所示的優(yōu)選實施例描述本發(fā)明，其中圖1示出了作為電子薄層密度的函數(shù)的硅和鍺反型層中電子遷移率的計算比較；圖2示出了(100)表面上的Si襯底n-MOSFET和(111)表面上的類似Ge器件的計算漏電流與漏源電壓；圖3示出了在SOI襯底上具有三角形平行線溝道的MOSFET結(jié)構(gòu)，如現(xiàn)有技術(shù)中已知；圖4示出了FinFET結(jié)構(gòu)的縱向剖面圖，如現(xiàn)有技術(shù)中已知；圖5示出了圖4所示的FinFET的示例性制造；圖6示出了用于本發(fā)明的第一示例性實施例的示例性方法；圖7示出了用于本發(fā)明的第二示例性實施例的示例性方法；圖8示出了根據(jù)本發(fā)明制造的示例性nFET和pFET的側(cè)向剖面圖；圖9示出了制備用于示例性材料鍺的(111)平面的示例性方法。
本發(fā)明優(yōu)選實施例的詳細描述現(xiàn)在參照附圖，更準確地說參照圖1，通過比較折線1和折線2，3和6，在(111)表面上的Ge反型層的電子遷移率明顯高于(100)表面上的Si或Ge。通過嚴格的器件模擬和分析，本發(fā)明人已經(jīng)作出了該圖，從而得出當n溝道FET的電流傳輸在(111)表面上沿(110)方向時，p溝道FET電流傳輸在(100)表面上沿(110)方向時，鍺場效應晶體管(Ge FET)具有較高的電流驅(qū)動。
圖2示出了在(100)表面上的25nm溝道長度的Si襯底n-MOSFET(折線21)和在(111)表面上類似的Ge器件(折線22)的計算漏電流和漏源電壓折線20。所述Ge器件顯示出明顯更大的電流和跨導。
所以，為了使載流子傳輸?shù)囊嫣幾畲蠡?，不僅需要選擇所述材料，而且還要選擇載流子傳輸發(fā)生的正確的晶體取向和方向。在優(yōu)選實施例中，選擇優(yōu)選的晶體取向和方向，以使載流子傳輸最優(yōu)化。因為晶片通常是從僅具有一個主要的晶體取向的錠坯上切成，所以通常難以在同一晶片上沿不同的晶體取向制造FET。所以，所述優(yōu)選實施例使用這樣的方法在同一晶片上制造n溝道和p溝道Ge FET，該方法利用具有晶體平面和方向的不同的FET結(jié)構(gòu)來優(yōu)化各自的載流子遷移率。
使用硅(Si)作為柵極溝道的具有(111)結(jié)構(gòu)的FET結(jié)構(gòu)是已知的。圖3示出了一個示例，如Saito等在“三角形平行線溝道MOSFET中的短溝道效應的抑制”(IEEE硅納米電子研究組，第6-7頁，Kyoto，日本，6月10-11，2001)中所述，具有三角形平行線溝道且在硅的內(nèi)置氧化物(BOX)上制造的MOSFET結(jié)構(gòu)30。所述三角形平行線溝道31通過利用氫氧化四甲銨(TMAH)進行各向異性蝕刻而實現(xiàn)。然后，所生成的Si(111)平面由具有氧化層和柵電極的柵極結(jié)構(gòu)32覆蓋。用于所述線溝道的相同硅層也用于源極33和漏極34的形成。
在用于抑制“短溝道效應”的技術(shù)領(lǐng)域還已知的是硅基、自對準雙柵極MOSFET結(jié)構(gòu)，稱作FinFET。圖4示出了由Huang等在“50nm以下的FinFETPMOS”(IEEE國際電子器件會議(IEDM)，第67-70頁，1999)中描述的FinFET的縱向剖面圖。源極41和漏極42利用在內(nèi)置氧化物(BOX)層43(在硅晶片44)上頂部和在由硅氧化物層46覆蓋的硅翅片45頂部的多晶SiGe制造。氮化物間隔層47和SiGe構(gòu)成的柵極48形成FinFET結(jié)構(gòu)，該結(jié)構(gòu)可以使短溝道結(jié)構(gòu)短至17nm，且模擬顯示可以縮小到10nm的柵極長度。
超薄Si翅片45用于抑制短溝道效應。在氮化物間隔層47之間的兩間距形成溝道長度。由多聚-SiGe形成的升高的源極41和漏極42減小了寄生電阻。
圖5示出了這種硅基FinFET的一種可行的制造順序。在步驟A，厚度50nm的Si層51淀積在SOI晶片的BOX層50頂部，隨后是厚度100nm的SiO2層52。硅層51在步驟B中蝕刻，形成氧化物覆蓋的翅片結(jié)構(gòu)，利用電子束光刻法蝕刻SiO2層52，形成用于蝕刻硅而產(chǎn)生所述翅片結(jié)構(gòu)的硬掩模。在步驟C，300nm厚的低溫氧化物(LTO)層淀積在200nm的p+多晶SiGe層上，且這兩層54和55在步驟D蝕刻，首先蝕刻LTO層，成為用于多晶SiGe層的反應離子蝕刻而生成源極56和漏極57的掩模。通過淀積100nm的氮化物層并隨后蝕刻，在步驟E中形成氮化物間隔層58。間隔層之間的間隙通常小于20nm。
為形成步驟F的柵極結(jié)構(gòu)，生長15nm的犧牲氧化物層并進行濕蝕刻而去除翅片側(cè)面的早期干蝕刻造成的損壞。該步驟還減小了翅片的厚度，而使翅片的最終厚度在15nm至30nm的范圍內(nèi)。2.5nm的柵極氧化物在750℃下在翅片的所述側(cè)面上生長，該“高溫”步驟與附加的退火步驟組合，驅(qū)使硼從SiGe的升高的源極/漏極區(qū)域進入氮化物間隔層下方的翅片中，形成p+源極/漏極延伸部分。在淀積了200nm原位摻雜的SiGe(60％Ge，具有4.75ev的選出功)作為柵極材料之后，對所述電極進行構(gòu)圖并蝕刻。
通過將這些現(xiàn)有技術(shù)示例作為其中特定晶面比如(111)用于器件的特定部件的技術(shù)示范，并將這些現(xiàn)有技術(shù)中適當之一與圖1和2的結(jié)論組合，現(xiàn)在將解釋本發(fā)明的兩個示例性優(yōu)選實施例，其中使用鍺作為所述材料，和FET溝道作為具體的器件部件。
第一示例性實施例包含由圖6概括的方法60。在步驟61中，材料鍺(Ge)作為在(111)晶面上n溝道FET載流子具有最佳載流子遷移率、在(100)晶面上p溝道FET載流子具有最佳載流子遷移率的材料。載流子傳輸?shù)淖罴逊较驅(qū)煞N載流子類型來說是<110>方向。
因此，為了證明本發(fā)明的第一示例性實施例，n溝道FET將針對鍺優(yōu)化設(shè)計。因為在FET中感興趣的活性出現(xiàn)在溝道內(nèi)，所以nFET溝道在(111)平面內(nèi)具有最佳的載流子遷移率。所以，在步驟63和64中，所述Ge nFET的溝道和柵極在(111)表面上制備。剩余nFET部件的制造，比如源極和漏極，是直接的，但取決于所選擇的具體的nFET結(jié)構(gòu)。因此，在步驟63之前制備的具體器件的部件和在步驟64之后制備的具體器件的部件取決于所述器件的結(jié)構(gòu)，可行的示例是圖3所示的平行線結(jié)構(gòu)或圖4中所示的FinFET。
因為最佳的載流子傳輸出現(xiàn)在<110>方向上，所以相應地確定了溝道取向和源極和漏極的位置，對于普通技術(shù)人員來說這很容易實現(xiàn)。還應指出的是，本領(lǐng)域的普通技術(shù)人員將容易地認識到步驟63和64可以依次分離，而在這兩個步驟之間制造一或多個器件部件。對于本領(lǐng)域的技術(shù)人員來說，顯然鍺材料可以是襯底或者可以是添加在硅晶片的層或者可以是添加在隔離層比如硅晶片頂部的硅氧化物上的層，或者提供鍺作為晶片上的層或區(qū)域的任何其他方法。鍺層的最小厚度應當足以實現(xiàn)nFET(111)平面的溝道的錐形晶體結(jié)構(gòu)。
本發(fā)明的第二示例性實施例是圖7中所示的方法70。在該實施例中在同一芯片上制造兩個不同器件，每一器件具有各自的載流子類型，從而根據(jù)各自的載流子特性優(yōu)化每一器件。該非限制性示例包含nFET，如上面的第一實施例所述，與pFET組合且再次使用鍺作為步驟71確認的材料。因為nFET溝道最優(yōu)于使用(111)平面，pFET溝道最優(yōu)于使用(100)平面，步驟73A，74A和74B包含使用(111)蝕刻劑制備鍺的第一區(qū)域，使其成為nFET，且使用蝕刻劑制備鍺的第二區(qū)域的(100)平面，用于pFET。
顯然，第一和第二區(qū)域的制備可以任何順序完成，且制備的某些步驟可以共享。此外，類似于上面第一示例性實施例的描述，nFET和pFET器件可以具有多種已知基本結(jié)構(gòu)的任一種。所述兩器件可以使用相同的基本結(jié)構(gòu)，而僅在溝道的制備上不同，或者所述兩器件可以具有不同的基本結(jié)構(gòu)。如上所述，鍺可以是具有足以實現(xiàn)用于nFET(111)平面的溝道的錐形晶體結(jié)構(gòu)的最小厚度的層。作為選擇，鍺可以是晶片襯底，添加在硅晶片的鍺層，或添加在絕緣層比如硅晶片上的二氧化硅頂部的鍺層，或者任何其他的提供鍺作為晶片上的層或區(qū)域的方法。如上所述，步驟72A，72B，74A，74B，75A和75B的特定部件的制造將根據(jù)器件結(jié)構(gòu)而不同，且如上所述，所述溝道和剩余器件部件將確定方位而適應兩載流子的<110>載流子優(yōu)選方向。
圖8示出了安裝在同一芯片83上且在共同的內(nèi)置氧化物層(BOX)84上制造的nFET 81溝道和pFET 82溝道的示例性剖面圖80。源極和漏極沒有示出，但圖3和4中所示的器件布局可用于解釋所述源極和漏極將位于該圖8的剖面圖后面或在其前面。溝道85覆蓋有柵極絕緣體86(比如二氧化硅)和柵電極87。柵極絕緣體和電極的制造在本領(lǐng)域是公知的。顯然，通過考慮nFET溝道81與pFET溝道82隔離，該圖示出了上述的第二示例性實施例以及第一示例性實施例。
圖9示出了用于Ge層92的nFET區(qū)域的(111)晶體預制品90。硬掩模91位于nFET溝道區(qū)域上方，沿<110>方向。為實現(xiàn)(111)平面的這種棱柱結(jié)構(gòu)94，對鍺進行各向異性蝕刻93，例如使用酸性化學物質(zhì)(1∶1∶1的H3PO4∶H2O2∶C2H5OH，或17∶17∶66的HF∶H2O2∶H2O(如Lang等“用于IR光柵的Ge的大規(guī)模微機械加工”所述，J.Micromech.Microeng.，Vol.6，pp.46-48，1996)。前者是優(yōu)選的，使用鉻硬掩模。
示為在nFET右側(cè)的區(qū)域95可以另一種方式制備，比如用于pFET的Ge(100)平面，且使用標準的垂直蝕刻法，如圖8的右側(cè)所示。
任何已知的FET結(jié)構(gòu)可以用于完成nFET和pFET結(jié)構(gòu)，只要nFET的溝道結(jié)構(gòu)基于棱柱結(jié)構(gòu)，pFET的溝道結(jié)構(gòu)基于所述平面，如圖8的剖面所示。本發(fā)明的優(yōu)選實施例放置兩溝道結(jié)構(gòu)，而使得對nFET和pFET來說，載流子的運動在<110>方向上發(fā)生。
從上述可以明顯看出，本發(fā)明的主要優(yōu)點是對于Ge MOSFET或任何在(111)和(100)晶面上具有不同傳輸性能的MOSFET上的nFET和pFET器件來說獲得了最佳的傳輸性能。
權(quán)利要求
1.一種電子芯片，包含具有至少一層材料的第一器件，對于所述材料來說，第一載流子類型的載流子遷移率在第一晶面上高于在第二晶面上，第二載流子類型的載流子遷移率在所述第二晶面上高于所述第一晶面上，所述第一器件具有至少一個利用所述材料的所述第一晶面制造的部件，所述至少一個部件包括主要是所述第一載流子類型的活性，其特征在于所述第一晶面包含(111)晶面，所述第二晶面包含(100)晶面。
2.如權(quán)利要求1所述的電子芯片，其特征在于所述第一器件包含n溝道FET(場效應晶體管)，所述至少一個部件包含所述n溝道FET的溝道。
3.如權(quán)利要求2所述的電子芯片，其特征在于所述n溝道FET的所述溝道與<110>方向?qū)R。
4.如權(quán)利要求2所述的電子芯片，其特征在于所述n溝道FET的結(jié)構(gòu)包含F(xiàn)inFET結(jié)構(gòu)。
5.如前述任一權(quán)利要求所述的電子芯片，其特征在于還包含具有至少一層所述材料的第二器件，所述第二器件具有至少一個利用所述材料的所述第二晶面制造的部件，所述第二器件的所述至少一個部件包括主要是所述第二載流子類型的活性。
6.如權(quán)利要求5所述的電子芯片，其特征在于所述第二器件包含p溝道FET。
7.如權(quán)利要求6所述的電子芯片，其特征在于所述第一器件和所述第二器件中至少一個的結(jié)構(gòu)包含F(xiàn)inFET結(jié)構(gòu)。
8.如權(quán)利要求5所述的電子芯片，其特征在于所述第一器件包含n溝道FET(場效應晶體管)，所述第二器件包含p溝道FET，所述至少一個部件包含所述FET的溝道。
9.如權(quán)利要求8所述的電子芯片，其特征在于至少所述n通道FET和所述p通道FET之一的所述通道與<110>方向?qū)R。
10.如前述任一權(quán)利要求所述的電子芯片，其特征在于所述材料包含鍺。
11.一種在晶片上制造具有第一類型載流子的第一器件和具有第二類型載流子的第二器件的方法，所述第一類型載流子具有在(111)晶面上比(100)晶面上高的載流子遷移率，所述第二類型載流子具有在(100)晶面上比(111)晶面上高的載流子遷移率，所述方法包含提供一層材料，所述材料具有所述第一類型載流子的載流子遷移率在(111)晶面上比在(100)晶面上高的特性，且所述第二類型載流子的載流子遷移率在所述(100)晶面上比在所述(111)晶面上高的特性；用(111)蝕刻劑蝕刻所述層的第一區(qū)域，用于所述第一器件的至少一個部件；使用蝕刻劑蝕刻所述層的第二區(qū)域，使所述(100)晶面用于所述第二器件的至少一個部件。
12.如權(quán)利要求11所述的方法，其特征在于所述材料包含鍺。
13.如權(quán)利要求11所述的方法，其特征在于所述第一器件包含n通道FET(場效應晶體管)，所述第二器件包含p通道FET，且所述至少一個部件包含所述FET的通道。
14.如權(quán)利要求11所述的方法，其特征在于還包含使至少所述第一器件的所述至少一個部件和所述第二器件的所述至少一個部件之一沿<110>方向?qū)R載流子方向。
全文摘要
一種用于電子芯片的方法(和結(jié)構(gòu))，該芯片具有至少一層材料，對于所述材料來說，第一載流子類型的載流子遷移率在第一晶面上高于在第二晶面上，且第二載流子類型的載流子遷移率在第二晶面上高于在第二晶面上，包括具有至少一個在所述材料的所述第一晶面上制造的部件，和具有至少一個在所述材料的第二晶面上制造的第二器件，其特征在于所述第一器件的所述部件的活性主要涉及第一載流子類型，所述第二器件的所述部件的活性主要涉及第二載流子類型。
文檔編號H01L27/092GK1643694SQ03806215
公開日2005年7月20日 申請日期2003年3月14日 優(yōu)先權(quán)日2002年4月4日
發(fā)明者馬西莫·菲謝帝, 波·所羅門, 宏薩姆·菲力普·王 申請人:國際商業(yè)機器公司