專利名稱：記憶單元制造方法
敘述記憶單元制造方法本發(fā)明系關(guān)于一種NROM記憶單元制造方法。
B.Eitan等的出版物”NROM一種新穎的局部捕獲，2-位非揮發(fā)記憶單元”于IEEE電子裝置文摘21，543至545(2000)，敘述一種非揮發(fā)記憶單元，其中氧化物-氮化物-氧化物層序列存在做為信道區(qū)域與門極電極間的儲(chǔ)存介質(zhì)，其形成一部分字線，此記憶單元由”信道熱電子注入”程序化及由”信道技術(shù)增強(qiáng)熱空孔注入”消除。在程序化期間，電荷載體被捕獲于該儲(chǔ)存層的氮化物層，此組件具2位的儲(chǔ)存能力，其系儲(chǔ)存于源極及漏極與信道區(qū)域間的接合。
此記憶單元在漏極與門極需要相當(dāng)高的電壓以用于儲(chǔ)存，此可造成一般稱的晶體管的穿透，若晶體管以短信道長(zhǎng)度形成。目前為止，該記憶單元仍具超過(guò)250納米的信道長(zhǎng)度；在此情況下，穿透的發(fā)生尚不為非常顯著的。
本發(fā)明目的為訂定具減少的信道長(zhǎng)度及減少的面積要求之NROM單元如何以功能性的方式被設(shè)計(jì)。
此目的系藉由制造具根據(jù)權(quán)利要求第1或2項(xiàng)的特征之記憶單元的方法達(dá)到，細(xì)節(jié)系得自相依權(quán)利要求。
在所訂定方法中，該NROM記憶單元排列于被蝕刻成為半導(dǎo)體材料的溝槽。該儲(chǔ)存層(其較佳為包括氮化物層于氧化物層之間)在源極及漏極的摻雜劑被植入前施加于溝槽壁，以此方式所達(dá)到的是在該儲(chǔ)存層制造期間，組件的高熱載無(wú)法修護(hù)源極及漏極的植入?yún)^(qū)域，因?yàn)樵撓嚓P(guān)摻雜劑僅被后續(xù)引入。高度描繪的pn接面因而被得到做為源極-漏極區(qū)域的接合。在該源極-漏極區(qū)域及信道區(qū)域間的精確接合為使用”信道熱電子”有效程序化所必須。
記憶晶體管柵極電極的電連接，其較佳為記憶單元數(shù)組的字線的一部份，經(jīng)由絕緣層導(dǎo)引，此絕緣層隔離此導(dǎo)體與該源極-漏極區(qū)域。在本方法第一具體實(shí)施例中，該絕緣層取代半導(dǎo)體材料的上方層部分；在第二示例具體實(shí)施例中，該閘電極被制作地更高的向上突出超過(guò)半導(dǎo)體材料，施加于該半導(dǎo)體材料的輔助層被使用。然而，在最后提及的第二示例具體實(shí)施例的情況，在記憶單元數(shù)組的區(qū)域及該強(qiáng)勁的外圍的區(qū)域間需要一步驟。
制造方法的實(shí)例參考第1至8圖詳細(xì)敘述于下文。
第1至4圖顯示該制造方法第一示例具體實(shí)施例的中間產(chǎn)物的截面區(qū)段。
第5至7圖顯示該制造方法第二示例具體實(shí)施例的中間產(chǎn)物的截面區(qū)段。
第8圖以平面圖式顯示記憶單元數(shù)組的配置。
在第一示例具體實(shí)施例中，首先硬屏蔽，如氮化物，被施加于半導(dǎo)體本體或半導(dǎo)體層結(jié)構(gòu)的頂部側(cè)。該硬屏蔽定義該單元數(shù)組，光罩技術(shù)接著進(jìn)行，其形成具窗的屏蔽于要被制造的溝槽區(qū)域。使用此屏蔽，至少一溝槽被蝕刻成為半導(dǎo)體材料；較佳為，彼此平行排列的許多溝槽被蝕刻以形成記憶單元數(shù)組，該光致抗蝕劑罩被移除。
第1圖以截面區(qū)段顯示半導(dǎo)體本體1的細(xì)部，其中兩個(gè)溝槽被制造于該參考符號(hào)T的區(qū)域，該儲(chǔ)存層接著被施加于該溝槽壁，該儲(chǔ)存層較佳為包括第一氧化物層2、被提供做為實(shí)際儲(chǔ)存介質(zhì)的氮化物層3，及第二氧化物層4。提供做為柵極電極5的材料，較佳為多晶硅，被沉積進(jìn)入溝槽。該材料被回蝕至在第1圖所說(shuō)明的位準(zhǔn)。該硬屏蔽被移除。
覆蓋層，其較佳為氮化物，接著被沉積，該覆蓋層被移除，除了在第1圖所說(shuō)明的該覆蓋層6的部分。在覆蓋層由氮化物制造的情況下，移除較佳藉由CMP(化學(xué)機(jī)械拋光)進(jìn)行。在柵極電極5的材料以此方式覆蓋后，該半導(dǎo)體材料，較佳為硅，被向下移除至在溝槽間區(qū)域的所欲深度。之后，間隔物組件(間隔物)制造于該溝槽填充的兩側(cè)，及提供用于源極-漏極區(qū)域的摻雜劑被植入位于溝槽間的半導(dǎo)體材料，該半導(dǎo)體本體較佳為具p-傳導(dǎo)基本摻雜。在此情況下，該摻雜劑的植入為n+-形式傳導(dǎo)執(zhí)行。
第2圖顯示具由植入制造的間隔物組件8及該源極-漏極區(qū)域7的結(jié)構(gòu)，這些區(qū)域被額外地硅化，該絕緣層9接著被制造，其可以本身已知的方式由TEOS及后續(xù)CMP的施加進(jìn)行。
在記憶單元數(shù)組形成期間，以格狀排列的多個(gè)記憶胞元被制造，為此原因該柵極電極以規(guī)則間隔橫向地相關(guān)于該溝槽的縱方向被中斷。存在于要被形成的記憶單元間溝槽的縱方向之區(qū)域，該覆蓋層6的相關(guān)部分及該柵極電極5的材料藉由進(jìn)一步光罩技術(shù)移除。在光致抗蝕劑的移除之后，根據(jù)第3圖所說(shuō)明的結(jié)構(gòu)，這些區(qū)域以絕緣材料10填充，較佳為同樣地由TEOS及CMP的沉積。在第2及3圖所說(shuō)明的結(jié)構(gòu)對(duì)應(yīng)于穿過(guò)在圖式平面前及后以均勻間隔一個(gè)接著一個(gè)繼續(xù)的組件的截面區(qū)段。
根據(jù)第4圖，在其余柵極電極5上方，字線11可被施加及圖案化，提供用于此目的的材料較佳為鎢，其被硅化于該柵極電極的多晶硅上。
在替代示例具體實(shí)施例中，首先，根據(jù)第5圖，輔助層12，其為如墊氮化物，被施加于該半導(dǎo)體本體1或半導(dǎo)體層結(jié)構(gòu)的頂部側(cè)，光罩技術(shù)接著進(jìn)行，其制造具窗的屏蔽于要被制造的溝槽區(qū)域。輔助層12在第5圖由該參考符號(hào)T所辨識(shí)的這些區(qū)域被移除，光致抗蝕劑接著被移除。使用其余部分的該輔助層12做為屏蔽，該溝槽接著被蝕刻成為半導(dǎo)體材料。該儲(chǔ)存層接著施加于溝槽壁，在此情況下，此儲(chǔ)存層亦較佳為在第一氧化物層2及第二氧化物層4間的氮化物層3。根據(jù)第5圖的說(shuō)明，提供用于該柵極電極15的材料(在此情況下其較佳亦為多晶硅)被引入該溝槽及，若適當(dāng)，在表面被移除及圖案化。該輔助層12接著在要被制造的記憶單元數(shù)組的區(qū)域被移除，其再次由合適光罩技術(shù)完成。
在光致抗蝕劑的移除之后，在第6圖說(shuō)明的間隔物組件8以本身已知的方式被制造，較佳為由合適材料的各向同性沉積及不均向性回蝕。摻雜劑被植入以用于該源極-漏極區(qū)域7，源極-漏極區(qū)域7依所欲被硅化，該絕緣層9接著被施加，在此情況下，其亦可以TEOS及后續(xù)CMP的沉積完成。在第6圖所說(shuō)明的結(jié)構(gòu)因而被制造。當(dāng)形成記憶單元數(shù)組時(shí)，該柵極電極15的材料在個(gè)別記憶單元間的溝槽的縱向被移除及由絕緣材料取代，較佳為由TEOS的沉積。然而，除了在以參考符號(hào)15提供的區(qū)域的材料，在記憶單元間存在的這些區(qū)域的結(jié)構(gòu)對(duì)應(yīng)于表示于第6圖的結(jié)構(gòu)，為此原因，進(jìn)一步圖式于此被免除。終究，僅該柵極電極15的材料在圖式平面前及后以均勻間隔由絕緣材料取代。
第7圖說(shuō)明于該柵極電極15的電連接的施加后該記憶單元數(shù)組的結(jié)構(gòu)。為進(jìn)行此目的，在此實(shí)例中，亦較佳為由鎢制造的字線13被施加及圖案化為平行條帶。
第8圖以概略平面圖式說(shuō)明記憶單元數(shù)組的配置，該字線WL的位向(其平行彼此被路由)，及位線BL-垂直于字線運(yùn)行-的位向(其同樣地平行彼此)，被說(shuō)明于此。該位線由個(gè)別記憶單元的該源極-漏極區(qū)域7的經(jīng)摻雜區(qū)域形成，然而，其未在該溝槽的縱向被中斷，因所示平面圖的區(qū)域隱藏于該絕緣層9下方，其邊界以斷線勾勒為隱藏輪廓。該字線的條帶-形式導(dǎo)體11/13位于頂部側(cè)，在該條帶-形式導(dǎo)體下方，該個(gè)別記憶單元的個(gè)別柵極電極以相同側(cè)邊定界存在。在該溝槽，該柵極電極的材料由在該字線間的絕緣材料10取代。
以影線方式強(qiáng)調(diào)的區(qū)域14為提供用于可能在每一記憶單元的兩側(cè)發(fā)生的程序化。在這些區(qū)域14，于記憶單元的程序化期間，在該源極-漏極區(qū)域7與個(gè)別信道區(qū)域間的pn接合的附近，電荷載體被注入該儲(chǔ)存層序列的氮化物層3，原則上，若氮化物層存在于至少該pn接合的這些區(qū)域，其就為足夠的。
在個(gè)別記憶單元的情況下，若在圖中相關(guān)溝槽區(qū)域左手側(cè)的經(jīng)摻雜區(qū)域7被稱做漏極及在圖中相關(guān)溝槽區(qū)域右手側(cè)的經(jīng)摻雜區(qū)域7被稱做源極，則該記憶單元可在左手側(cè)由施加下列典型電壓被程序化5伏特至漏極，10伏特至控制柵極及0伏特至源極。在右手側(cè)程序化的情況下，在源極及漏極的電壓要彼此交換。為消除單元，典型上施加5伏特于源極及漏極，且施加負(fù)5伏特于控制極。為讀出左手側(cè)記憶內(nèi)容，典型上施加0伏特于漏極區(qū)域，施加2伏特于控制柵極及1.2伏特于源極。為讀出存在于右手側(cè)的記憶內(nèi)容，源極及漏極的電壓被互換。
參考符號(hào)清單1 半導(dǎo)體本體2 第一氧化物層3 氮化物層4 第二氧化物層5 柵極電極6 覆蓋層7 源極-漏極區(qū)域8 間隔物組件9 絕緣層10絕緣材料11字線12輔助層13字線14強(qiáng)調(diào)的區(qū)域15柵極電極
權(quán)利要求
1.一種記憶單元制造方法，其中儲(chǔ)存層(2、3、4)，其被設(shè)計(jì)由電荷載體捕獲規(guī)劃，與柵極電極(5)，其與半導(dǎo)體材料電絕緣，被制造于在經(jīng)摻雜源極-漏極區(qū)域(7)間提供的信道區(qū)域上方的半導(dǎo)體本體(1)或半導(dǎo)體層結(jié)構(gòu)的頂部側(cè)，其中在第一步驟，至少一溝槽被制造于頂部側(cè)，在第二步驟，至少與要被制造的該源極-漏極區(qū)域(7)相鄰的溝槽壁部分被提供為具該儲(chǔ)存層(2、3、4)，在第三步驟，被提供做為該柵極電極(5)的材料被沉積進(jìn)入該溝槽，在第四步驟，該柵極電極(5)被覆蓋及，在溝槽兩側(cè)，該半導(dǎo)體材料被向下移除至所欲深度及摻雜劑被植入以形成該源極-漏極區(qū)域(7)，及在第五步驟，絕緣層(9)被施加于該源極-漏極區(qū)域(7)及電連接為該柵極電極(5)被制造。
2.一種記憶單元制造方法，其中儲(chǔ)存層(2、3、4)，其由電荷載體捕獲被設(shè)計(jì)用于程序化，與柵極電極(15)，其與半導(dǎo)體材料電絕緣，被制造于在經(jīng)摻雜源極-漏極區(qū)域(7)間提供的信道區(qū)域上方的半導(dǎo)體本體(1)或半導(dǎo)體層結(jié)構(gòu)的頂部側(cè)，其中在第一步驟，輔助層(12)被制造于頂部側(cè)，在第二步驟，至少一溝槽在該輔助層被制造及該半導(dǎo)體材料存在于下方，在第三步驟，至少與要被制造的該源極-漏極區(qū)域(7)相鄰的溝槽壁部分被提供為具該儲(chǔ)存層(2、3、4)，在第四步驟，被提供做為該柵極電極(15)的材料被沉積進(jìn)入該溝槽，在第五步驟，該輔助層被移除及，在溝槽兩側(cè)，摻雜劑被植入以形成該源極-漏極區(qū)域(7)，及在第六步驟，絕緣層(9)被施加于該源極-漏極區(qū)域(7)及電連接為該柵極電極(15)被制造。
3.根據(jù)權(quán)利要求第1或2項(xiàng)的方法，其中記憶單元被制造，該源極-漏極區(qū)域(7)以位線被提供，及該柵極電極的電連接以字線被設(shè)計(jì)。
4.根據(jù)權(quán)利要求第1至3項(xiàng)其中一項(xiàng)的方法，其中該儲(chǔ)存層(2、3、4)以氧化物-氮化物-氧化物層序列施加。
全文摘要
NROM記憶單元被排列于蝕刻成為半導(dǎo)體材料的溝槽。由在氧化物層(2、4)之間的氮化物層(3)所制造的該儲(chǔ)存層在源極及漏極(7)的摻雜劑被植入前施加于溝槽壁，以此方式所達(dá)到的是在該儲(chǔ)存層制造期間，組件的高熱載無(wú)法損害源極及漏極的植入?yún)^(qū)域，因?yàn)樵撓嚓P(guān)摻雜劑僅被后續(xù)引入。由多晶硅制造的柵極電極(5)以字線(11)連接。
文檔編號(hào)H01L21/8246GK1628372SQ03803418
公開(kāi)日2005年6月15日 申請(qǐng)日期2003年1月23日 優(yōu)先權(quán)日2002年2月6日
發(fā)明者F·霍夫曼恩, E·蘭德格拉夫, H·魯伊肯 申請(qǐng)人:因芬尼昂技術(shù)股份公司