專利名稱：測試高速資料傳輸率的方法
技術(shù)領(lǐng)域：
本發(fā)明是一種有關(guān)于測試積體電路元件的方法，特別是一種用于一并行、多層電路、自動化測試系統(tǒng)，而藉一最佳化資料選通脈沖(data strobe)來測試高速資料傳輸率的方法。
背景技術(shù)：
制造積體電路元件的一個重要步驟就是測試。由于積體電路元件的復(fù)雜程度和運算速率與日俱增，使得在測試的步驟上呈現(xiàn)獨特的挑戰(zhàn)。一般而言，積體電路在制造的過程中會經(jīng)過好幾次的測試。尤其是，個別的積體電路晶片在進行切割和封裝前做一次測試，而在封裝之后會再測試一次，以確保其功能性。
一具有挑戰(zhàn)性的電路測試會牽連到極高速的元件。特別是如雙倍資料傳輸率(DDR，double data rate)動態(tài)隨機存取記憶體(DRAM)等的高速資料傳輸元件更突顯出用于自動測試系統(tǒng)的獨特挑戰(zhàn)。如以下所述，一「雙倍資料傳輸速率動態(tài)隨機存取記憶體」(DDR-RAM)是設(shè)計來提供雙倍于系統(tǒng)時脈的資料處理速率。
如圖1所示為一常見的積體電路晶圓10。多個積體電路晶片14以陣列方式跨越而呈現(xiàn)在晶圓10上。圖中顯示出兩個晶片群，晶片群A 18及晶片群B22。每一個晶片群18和22各有包含四個晶片的一陣列。常見技術(shù)中一特別有用的概念是同時使用多數(shù)晶片、自動晶片測試系統(tǒng)來測試像是描述中的晶片群A或晶片群B的一晶片群。在這種類型的系統(tǒng)中，一般而言是同時測試一包含16個到32個晶片的晶片群。然后該整個晶片群就使用一共同的程式，以并行的方式同時做測試。每一個像是晶片群A中的晶片1、2、3和4的資料輸出是以獨立的方式加以評估每一個電路是否有通過測試。與單晶片測試系統(tǒng)相比，這種類型的測試體是對記憶體元件特別有效，且可重要地降低成本。
參閱圖2，其顯示用來測試多層經(jīng)封裝過的電路26A、26B、26C及26D之一自動測試系統(tǒng)25。在此案例中，一經(jīng)封裝過的元件26A、26B、26C及26D是以一多層電路、自動測試系統(tǒng)25同時做測試。此多數(shù)個封裝測試系統(tǒng)的作用形式與前述如圖1所示的該多數(shù)個晶片系統(tǒng)相同。不論是「多層電路」或是「同步測試系統(tǒng)」(simultaneous testing system)均展現(xiàn)了以下所述的用于測試機調(diào)時(tester timing)的獨特挑戰(zhàn)。
參閱圖3，其顯示用于DDR-RAM元件中，測試系統(tǒng)時脈30、測試中元件(DUT，device under test)的資料輸出線34、和測試機的資料選通脈沖38的調(diào)時關(guān)系。此測試系統(tǒng)時脈30是由自動測試系統(tǒng)所產(chǎn)生。在此案例中，系統(tǒng)時脈有250MHz的頻率。此系統(tǒng)時脈30是用來驅(qū)動「測試中的元件」，而在此案例中是指「雙倍資料傳輸速率動態(tài)隨機存取記憶體」(DDR DRAM)。為因應(yīng)此測試型態(tài)的輸入，此測試中元件(DUT)會產(chǎn)生一輸出34。在此案例中，此資料輸出的信號34包含了DDR DRAM的資料匯流排線(D0-Dn)。該DDR DRAM是設(shè)計來將資料輸出到系統(tǒng)時脈的每一半時脈循環(huán)，使該輸出信號34有一500MHz的有效頻率或雙倍于該系統(tǒng)時脈。
在此說明中，此資料輸出信號34顯示每半時脈循環(huán)會改變各種狀態(tài)。更且，該資料輸出信號34以有限的時間到達最終狀態(tài)。此資料選通脈沖信號38是由該測試機所產(chǎn)生。該測試機是使用資料選通脈沖信號38，來將輸出信號34的抽測加以調(diào)時。由該調(diào)時圖可以看出，該資料選通脈沖38的調(diào)時，對準(zhǔn)確地獲取資料輸出值34來說是有決定性的。
參閱圖4所示，在此描述了該多層電路測試時所遭遇的困難。舉例來說，可能將一該多層電路的測試使用于常見技術(shù)中圖1的晶片群的實施例或常見技術(shù)中圖2的封裝元件群的實施例上。此外，在此常見技術(shù)的實施例中，該DUT元件包括元件DDR DRAM元件。再參考圖3，此圖除了展示該晶片1的資料輸出64、晶片2的資料輸出68及晶片3的資料輸出72外，也展示了資料選通脈沖60。在此案例中，電路群中多層電路間的重要變化會導(dǎo)致每一電路調(diào)時性能(timing performance)上的重要變化。然而，在同步、并行測試當(dāng)中，單一選通脈沖的調(diào)時中用于所有的電路。
由標(biāo)記點76、80和84可以看出，資料線64、68和72在選通脈沖60致能(enable)時是位于不同的狀態(tài)。在常見技術(shù)中，資料選通脈沖60的調(diào)時為靜態(tài)。亦即，以相對于系統(tǒng)時脈來說，一單一選通脈沖的調(diào)時，是用于經(jīng)測試過的每一該群。然而，該靜態(tài)選通脈沖的調(diào)時，卻導(dǎo)致正確運作的電路晶片無法通過測試，特別是那些位于運作中視窗中最遠程的電路。
以下有數(shù)個常見技術(shù)的發(fā)明是與資料選通脈沖和測試相關(guān)。Li在美國專利6,240,042中描述一用于具改善同步化的DDR DRAM以產(chǎn)生資料選通脈沖信號的方法；而Fox等人在美國專利4,412,327中揭露一用于測試一積體電路(IC)的一測試電路。

發(fā)明內(nèi)容
本發(fā)明的主要目的在提供一種用于測試積體電路元件的有效方法。
本發(fā)明的另一目的在提供一種用于多層電路、自動測試系統(tǒng)將一資料選通脈沖最佳化的方法。
本發(fā)明的又一目的是，將用于一多層電路、并行測試的資料選通脈沖最佳化，使電路合格率達到最高。
本發(fā)明的又一目的是藉將電路群加以樣品測試，而使資料選通脈沖最佳化。
本發(fā)明的又一目的是提供一個方法，用于測試積體電路元件或已封裝的零件。
本發(fā)明的又一目的是提供一使用經(jīng)過最佳化的資料選通脈沖的多層電路、自動測試系統(tǒng)，以測試一多層電路的方法。
本發(fā)明的又一目的是提供一將資料選通脈沖加以最佳化的方法，用于一每時脈循環(huán)一單一選通脈沖及一每時脈循環(huán)一雙資料選通脈沖。
本發(fā)明的目的，本發(fā)明揭露一種用于多層電路、自動測試系統(tǒng)的資料選通脈沖最佳化的方法包含首先，并行探測一包括多個電路的電路群；其次，將一自動化測試系統(tǒng)之一資料選通脈沖初始化至一相對于系統(tǒng)時脈循環(huán)之一選通脈沖設(shè)定點；其次，以并行方式藉使用該選通脈沖設(shè)定點來部分測試每一該電路的功能；其次，從該部分測試的步驟，在該選通脈沖設(shè)定點，記錄一該電路群的電路合格率；其次，將該資料選通脈沖更新到一個新選通脈沖設(shè)定點；其次，重復(fù)該測試、記錄、及更新的步驟直到完成該選通脈沖設(shè)定點的一特定范圍為止；最后，將用于該電路群的有關(guān)于該最高電路合格率的資料選通脈沖設(shè)定至選通脈沖設(shè)定點。
又，本發(fā)明的目的，本發(fā)明又揭露一種使用多層電路、自動化測試系統(tǒng)來測試多個電路的方法，包括首先將一自動測試系統(tǒng)初始化到一包含多個電路群的第一電路群，其中每一電路群又包含多個電路，且其中該第一電路群被視為一電流電路群；其次，測試該電流電路群，其中該測試包含并行探測該電流電路群；其次，將該自動測試系統(tǒng)之一資料選通脈沖初始化到一相對于一系統(tǒng)時脈循環(huán)的一選通脈沖設(shè)定點；其次，以并行的方式藉該選通脈沖設(shè)定點來部分測試每一該電路的功能；在該選通脈沖設(shè)定點，從該部分測試的步驟記錄該電路群中的一電路合格率；其次，將該資料選通脈沖更新到一新的選通脈沖設(shè)定點；其次，重復(fù)該測試、記錄、及更新的步驟直到完成該選通脈沖設(shè)定點的一特定范圍為止；其次，將用于該電路群的該資料選通脈沖，設(shè)定至與最高的該電路合格率相關(guān)的該選通脈沖設(shè)定點；以及最后藉該最佳化的資料選通脈沖來測試該電流電路群；接著，將該系統(tǒng)以指標(biāo)指示至目前被視為該電流電路群的下一該電路群；以及最后將測試該電流電路群和以指標(biāo)指示到下一該電路群的該等步驟重復(fù)執(zhí)行，直至所有該等電路群完成測試為止。
至于本發(fā)明的詳細構(gòu)造、運用原理、作用與功效，請參照下列的附圖所作的說明即可得到完全的了解。


圖1是說明常見技術(shù)的晶片群概念，其中在一積體電路晶圓上的多晶片是藉一多晶片、自動晶圓測試系統(tǒng)而進行同步測試的。
圖2是說明常見技術(shù)的封裝群概念，其中多個經(jīng)封裝過的電路是藉一多封裝、自動測試系統(tǒng)而進行同步測試。
圖3是說明常見技術(shù)中，用于「雙倍數(shù)據(jù)傳輸速率動態(tài)隨機存取記憶體」(DDR-RAM)元件的介于測試系統(tǒng)時脈、測試中元件(DUT)資料輸出線、以及一測試機選通脈沖之間的調(diào)時(timing)關(guān)系。
圖4是說明常見技術(shù)中，用于并行、多電路測試中，在靜態(tài)資料選通脈沖設(shè)定點使用上的困難。
圖5是說明本發(fā)明第一較佳實施例中，用于一多層電路、自動測試系統(tǒng)的將一資料選通脈沖最佳化的方法。
圖6是說明本發(fā)明第一較佳實施例中，藉在該特定范圍內(nèi)的一下限與一上限間的遞增，用來更新資料選通脈沖的調(diào)時關(guān)系。
圖7是說明本發(fā)明第一較佳實施例中，藉在該特定范圍內(nèi)的一下限與一上限間的「對分搜尋」，用來更新資料選通脈沖的調(diào)時關(guān)系。
圖8是說明本發(fā)明第二較佳實施例中，使用多層電路、自動測試系統(tǒng)來測試多個電路的方法。
具體實施例方式
本發(fā)明的較佳實施例揭露一種測試高速資料傳輸率的積體電路元件方法。特別是揭露一種將用于并行、多層電路、自動測試系統(tǒng)的資料選通脈沖加以最佳化的方法。該方法是適用于同步、多層晶片或多層封裝測試。熟悉該項技藝人士當(dāng)能明了的是，本發(fā)明的應(yīng)用和延伸不會偏離本發(fā)明的范圍。
參閱圖5，其是表示本發(fā)明第一較佳實施例中用于一多層電路、自動測試系統(tǒng)而將資料選通脈沖加以最佳化的方法100。本發(fā)明的幾個重要特征顯示在圖解中，并將進一步描述如下。本發(fā)明在一晶圓測試中或在經(jīng)封裝后的元件最終測試中特別有效。該方法100包括首先，并行探測一電路群。在一晶圓測試的情況中，一積體電路晶圓上的一組晶片是以同步加以探測。而在經(jīng)封裝后的零件的測試情況中，該經(jīng)封裝后的零件以同步加以探測測試。此處電路一詞可能用來代表晶圓上之一積體電路晶片或經(jīng)封裝后的積體電路。在步驟110中，該電路群包括多個電路。其次，在步驟114中，將一自動測試系統(tǒng)的資料選通脈沖加以初始化至相對于系統(tǒng)時脈循環(huán)的第一選通脈沖設(shè)定點。其次，在步驟118中，該群組的每一電路的功能是以并行的方式利用該選通脈沖設(shè)定點加以部分測試。其次，在步驟122中，將由在選通脈沖設(shè)定點進行部分測試的步驟中的電路群的電路合格率加以記錄。其次，在步驟126中，將資料選通脈沖更新至一新的選通脈沖設(shè)定點。其次，在步驟130中，將測試、記錄、和更新等之步重復(fù)運作直至完成一特定范圍的資料選通脈沖設(shè)定點為止。最后，在步驟134中，將用于電路群的該資料選通脈沖配合最高的電路合格率加以設(shè)定。
于步驟110中，在將該電路群進行探測時，最好進行探測的電路在大約2個到128個之間。做為本發(fā)明的重要特征，在步驟118中只測試每一電路的部分功能。最好的情況是，測試中的元件(DUT)為一記憶體元件，而更好的情況是，該DUT為一「雙倍資料傳輸速率動態(tài)隨機存取記憶體」(DDR DRAM)。在此情況下，于步驟118的樣品測試當(dāng)中，只測試該記憶體陣列(memory array)的一部分。藉由僅同步測試電路群內(nèi)每一電路中一部份的功能，此步驟118中每一設(shè)定點上的最新選通脈沖設(shè)定的效力就可以快速地評估出來。
在步驟126中，更新選通脈沖設(shè)定點的方法可能有好幾個，但由于精確的方法對本發(fā)明的主要特征并不重要，故在此選擇兩種值得討論的方法。參閱圖6，其是展示一更新選通脈沖設(shè)定點的第一種方法。在此方法中，該選通脈沖設(shè)定點是在該特定范圍內(nèi)的一下限與一上限間遞增。在步驟114中，如圖6所示，該資料選通脈沖被初始化至選通脈沖1 210，并且在此實施例中是與系統(tǒng)時脈200相關(guān)。在步驟118中，該電路群中的每一電路的部分測試是使用選通脈沖1的設(shè)定點來進行，且如步驟122中所述以記錄其合格率。然后該資料選通脈沖就借著將該調(diào)時位置向前遞增至選通脈沖2 200所展示的關(guān)系來更新(updated)。此選通脈沖是利用部分測試來估算。而且此程序在該資料選通脈沖位置(data strobeposition)轉(zhuǎn)移至選通脈沖3 230等等時一直重復(fù)進行，直到最后轉(zhuǎn)移到選通脈沖N 240的位置，而資料選通脈沖值的該特定范圍在此位置才完成。此方法可保證所有范圍內(nèi)有關(guān)于電路合格率的選通脈沖值都被估算到。
參閱圖7所示，其說明在步驟126中，進行資料選通脈沖設(shè)定點更新(updating)的一替代方法。此方法是藉執(zhí)行一「對分搜尋」(binary search)來選擇一最佳的選通脈沖位置。
執(zhí)行在此技術(shù)領(lǐng)域內(nèi)很出名「對分搜尋法」有數(shù)種。舉例來說，資料選通脈沖被初始化到選通脈沖1 250。然而，在選通脈沖1的合格率被估算后，該設(shè)定點被設(shè)定至選通脈沖范圍的另一端，即選通脈沖N 260。其次，在選通脈沖1及選通脈沖N位置之間的范圍R1被分割來選擇在范圍中間呈現(xiàn)選通脈沖S1270的設(shè)定點。選通脈沖S1設(shè)定點的合格率經(jīng)估算后，再重新選擇一個新的設(shè)定點，此設(shè)定點的合格率數(shù)據(jù)必須被考慮到。下一個資料選通脈沖設(shè)定點必須以是否將選通脈沖放置在靠近于選通脈沖1或選通脈沖N的位置似乎可增進合格率為根據(jù)來加以選擇。下這個決定是根據(jù)選通脈沖1或選通脈沖N中哪一設(shè)定點可以顯示較佳的合格率。在此案例中，選通脈沖N可提供較佳的合格率。因此，在選通脈沖S1和選通脈沖N之間的范圍R2就被對分來選擇設(shè)定點選通脈沖S2。此過程一直持續(xù)，直到最后的資料選通脈沖設(shè)定點被選定為止。這種用來更新資料選通脈沖的「對分搜尋法」具有可減少設(shè)定點數(shù)目的優(yōu)點，且這些設(shè)定點必須經(jīng)過估算，因此，可減少選擇最佳化資料選通脈沖設(shè)定所需的時間。
特別需要注意的是，用于多層電路測試而將資料選通脈沖設(shè)定點最佳化的該嶄新的方法是用于說明像是DDR DRAM的雙倍資料速率元件的資料線的情況。該等DDR元件是特別要求用于高速應(yīng)用元件的測試。根據(jù)將電路群進行樣品測試且以在該技術(shù)和常見的方法(其選通脈沖位置為固定)相比較時，資料選通脈沖最佳化的能力會改善用于多層電路測試的電路合格率。此外，此方法也可用在使用每一系統(tǒng)時脈循環(huán)之一單一資料速率元件。更且，該方法也可用來在用于單一電路上的多個數(shù)據(jù)選通脈沖中選擇最佳化的位置。舉例來說，用于一電路的數(shù)個輸出的個別數(shù)據(jù)選通脈沖可利用在此所揭露的方法一一予以最佳化。
現(xiàn)在來參閱圖8，其是展示本發(fā)明的第二較佳實施例。一種使用多層電路、自動測試系統(tǒng)以測試多個電路的方法145描述于下。此方法145包含，第一步，在步驟150中，將一自動測試系統(tǒng)初始化到一包含多個電路群的第一電路群，其中每一電路群又包含多個電路，且其中該第一電路群被視為一電流電路群；其次，以一方法測試該電流電路群，該方法包含首先，并行探測該電流電路群。其次，在步驟100中利用該第一最佳實施例的最佳化方法將用于電流電路群的資料選通脈沖最佳化。在步驟160中，該測試方法利用經(jīng)最佳化的資料選通脈沖以測試該電流電路群的方式重新開始。其次，將該系統(tǒng)以指標(biāo)指示至目前被視為該電流電路群的下一該電路群，且在步驟170中，此電路群被視為是最新群組。最后，在步驟180和190中，將測試該電流電路群和以指標(biāo)指示到下一該電路群的該等步驟重復(fù)執(zhí)行，直到所有該等電路群完成測試為止。與該第一實施例一樣，該第二實施例的方法可以延伸至涵蓋多個資料選通脈沖以及每一時脈循環(huán)的單一或雙選通脈沖位置。
現(xiàn)在可就本發(fā)明的優(yōu)點總結(jié)于下。為達成測試一積體電路元件的一有效方法是將一用于多層電路、自動測試系統(tǒng)的資料選通脈沖予以最佳化，使得晶片合格率達最高值。藉由對電路群進行樣品測試而將該資料選通脈沖予以最佳化的方法對晶片測試或經(jīng)封裝后的晶片測試均屬有效。最后，對用于每一時脈循環(huán)的單一選通脈沖及每一時脈循環(huán)的雙倍選通脈沖，該方法皆可達成將資料選通脈沖予以最佳化。
如較佳實施例中所示，此藉一多層電路、測試系統(tǒng)以測試一積體電路元件的新方法可對常見技術(shù)提供一有效的選擇性方法。
在較佳實施例的詳細說明中所提出的具體的實施例僅為了易于說明本發(fā)明的技術(shù)內(nèi)容，而并非將本發(fā)明狹義地限制于該實施例，凡依本發(fā)明的精神及以下權(quán)利要求范圍的情況所作種種變化實施均屬本發(fā)明的范圍。
符號說明1 晶片 2 晶片3 晶片 4 晶片10 晶圓 14 晶片18 晶片群A 22 晶片群B25 自動測試機26A、26B、26C、26D 經(jīng)封裝后的電路元件30 系統(tǒng)時脈 34 資料輸出線38 選通脈沖 60 選通脈沖64 資料輸出 68 資料輸出72 資料輸出 76、80、84 標(biāo)記點100 使資料選通脈沖最佳化的方法 110 探測電路群114 初始化資料選通脈沖 118 部分測試電路群中的每一電路122 記錄合格率 126 更新選通脈沖設(shè)定點130 選通脈沖設(shè)定點的特定范圍完成測試134 將選通脈沖設(shè)定至最高合格率設(shè)定點145 以電路群測試多個電路的方法 150 初始化到第一電路群160 使用最佳化的資料選通脈沖來測試電路群170 指引到下一個電路群180 最后的電路群？ 190 完成200 系統(tǒng)時脈 210 選通脈沖1 220 選通脈沖2230 選通脈沖3 240 選通脈沖N 250 選通脈沖1260 選通脈沖N 270 選通脈沖S1 280 選通脈沖S權(quán)利要求
1.一種用于多層電路、自動測試系統(tǒng)的資料選通脈沖最佳化的方法，包含并行探測一包括多個電路的電路群；其次，將一自動化測試系統(tǒng)之一資料選通脈沖初始化至一相對于系統(tǒng)時脈循環(huán)的一選通脈沖設(shè)定點；其次，以并行方式藉使用該選通脈沖設(shè)定點來部分測試每一該電路的功能；從該部分測試的步驟，在該選通脈沖設(shè)定點，記錄一該電路群的電路合格率；其次，將該資料選通脈沖更新到一個新選通脈沖設(shè)定點；其次，重復(fù)該測試、記錄、及更新的步驟直到完成該選通脈沖設(shè)定點的一特定范圍為止；以及其次，將用于該電路群的該最高晶片合格率的資料選通脈沖設(shè)定至選通脈沖的設(shè)定點。
2.如權(quán)利要求1所述的用于多層電路、自動測試系統(tǒng)的資料選通脈沖最佳化的方法，其特征在于其中該電路群包含在一積體電路晶圓上的一晶片群。
3.如權(quán)利要求1所述的用于多層電路、自動測試系統(tǒng)的資料選通脈沖最佳化的方法，其特征在于該電路群包含一已封裝的積體電路元件群。
4.如權(quán)利要求1所述的用于多層電路、自動測試系統(tǒng)的資料選通脈沖最佳化的方法，其特征在于其中每一該電路包含一記憶體元件。
5.如權(quán)利要求1所述的用于多層電路、自動測試系統(tǒng)的資料選通脈沖最佳化的方法，其特征在于其中每一該電路群包含約2個到128個之間的該等電路。
6.如權(quán)利要求1所述的用于多層電路、自動測試系統(tǒng)的資料選通脈沖最佳化的方法，其特征在于其中該資料選通脈沖包含用于每一該系統(tǒng)時脈循環(huán)的一單一選通脈沖。
7.如權(quán)利要求1所述的用于多層電路、自動測試系統(tǒng)的資料選通脈沖最佳化的方法，其特征在于其中該資料選通脈沖包含用于每一該系統(tǒng)時脈循環(huán)的兩個選通脈沖。
8.如權(quán)利要求1所述的用于多層電路、自動測試系統(tǒng)的資料選通脈沖最佳化的方法，其特征在于其中將該資料選通脈沖更新到一新的該選通脈沖設(shè)定點的該步驟包含在該特定范圍內(nèi)的一下限與一上限間的遞增。
9.如權(quán)利要求1所述的用于多層電路、自動測試系統(tǒng)的資料選通脈沖最佳化的方法，其特征在于其中更新該資料選通脈沖到一新的該選通脈沖設(shè)定點的該步驟包含在一下限與一上限間的特定范圍內(nèi)的「對分搜尋」。
10.一種用于多層電路、自動測試系統(tǒng)的資料選通脈沖最佳化的方法，包含并行探測一包括多個電路的電路群；其次，將一自動化測試系統(tǒng)的一資料選通脈沖初始化至一相對于系統(tǒng)時脈循環(huán)的一選通脈沖設(shè)定點；其次，以并行方式藉使用該選通脈沖設(shè)定點來部分測試每一該電路的功能；從該部分測試的步驟，在該選通脈沖設(shè)定點，記錄一該電路群的電路合格率；其次，借著在該特定范圍內(nèi)的一下限與一上限間的遞增將該資料選通脈沖更新到一個新的選通脈沖設(shè)定點；其次，重復(fù)該測試、記錄、及更新的步驟直到完成該選通脈沖設(shè)定點的一特定范圍為止；以及其次，將用于該電路群的該最高晶片合格率的資料選通脈沖設(shè)定至選通脈沖的設(shè)定點。
11.如權(quán)利要求10所述的用于多層電路、自動測試系統(tǒng)的資料選通脈沖最佳化的方法，其特征在于其中該電路群包含在一積體電路晶圓上的一晶片群。
12.如權(quán)利要求10所述的用于多層電路、自動測試系統(tǒng)的資料選通脈沖最佳化的方法，其特征在于其中該電路群包含一已封裝的積體電路元件群。
13.如權(quán)利要求10所述的用于多層電路、自動測試系統(tǒng)的資料選通脈沖最佳化的方法，其中每一該電路包含一記憶體元件。
14.如權(quán)利要求10所述的用于多層電路、自動測試系統(tǒng)的資料選通脈沖最佳化的方法，其特征在于其中該資料選通脈沖包含用于每一該系統(tǒng)時脈循環(huán)的一單一選通脈沖。
15.如權(quán)利要求10所述的用于多層電路、自動測試系統(tǒng)的資料選通脈沖最佳化的方法，其特征在于其中該資料選通脈沖包含用于每一該系統(tǒng)時脈循環(huán)的兩個選通脈沖。
16.如權(quán)利要求10所述的用于多層電路、自動測試系統(tǒng)的資料選通脈沖最佳化的方法，其特征在于其中每一該電路群包含約在2個到128個之間的該等電路。
17.一種使用多層電路、自動化測試系統(tǒng)來測試多個電路的方法，包括將一自動測試系統(tǒng)初始化到一包含多個電路群的第一電路群，其中每一電路群又包含多個電路，且其中該第一電路群被視為一電流電路群；其次，測試該電流電路群，其中該測試包含；并行探測該電流電路群；其次，將該自動測試系統(tǒng)的一資料選通脈沖初始化到一相對于一系統(tǒng)時脈循環(huán)的一選通脈沖設(shè)定點；其次，以并行的方式藉該選通脈沖設(shè)定點來部分測試每一該電路的功能；在該選通脈沖設(shè)定點，從該部分測試的步驟記錄該電路群中的一電路合格率；其次，將該資料選通脈沖更新到一新的選通脈沖設(shè)定點；其次，重復(fù)該測試、記錄、及更新的步驟直到完成該選通脈沖設(shè)定點的一特定范圍為止；其次，將用于該電路群的該資料選通脈沖，設(shè)定至與最高的該電路合格率相關(guān)的該選通脈沖設(shè)定點；以及其次，藉該最佳化的資料選通脈沖來測試該電流電路群；其次，將該系統(tǒng)以指標(biāo)指示至目前被視為該電流電路群的下一該電路群；以及其次，將測試該電流電路群和以指標(biāo)指示到下一該電路群的該等步驟重復(fù)執(zhí)行，直至所有該等電路群完成測試為止。
18.如權(quán)利要求17所述的使用多層電路、自動化測試系統(tǒng)來測試多個電路的方法，其特征在于其中該電路群包含在一積體電路晶圓上的晶片群。
19.如權(quán)利要求17所述的使用多層電路、自動化測試系統(tǒng)來測試多個電路的方法，其特征在于其中該電路群包含已封裝的積體電路元件群。
20.如權(quán)利要求17所述的使用多層電路、自動化測試系統(tǒng)來測試多個電路的方法，其特征在于其中每一該電路包含一記憶體元件。
21.如權(quán)利要求17所述的使用多層電路、自動化測試系統(tǒng)來測試多個電路的方法，其特征在于其中該資料選通脈沖包含一用于每一該系統(tǒng)時脈循環(huán)的一單一選通脈沖。
22.如權(quán)利要求17所述的使用多層電路、自動化測試系統(tǒng)來測試多個電路的方法，其特征在于其中該資料選通脈沖包含用于每一該系統(tǒng)時脈循環(huán)的兩個選通脈沖。
23.如權(quán)利要求17所述的使用多層電路、自動化測試系統(tǒng)來測試多個電路的方法，其特征在于其中將該資料選通脈沖更新到一新的該選通脈沖設(shè)定點的該步驟包含在該特定范圍內(nèi)的一下限與一上限間的遞增步進。
24.如權(quán)利要求17所述的使用多層電路、自動化測試系統(tǒng)來測試多個電路的方法，其特征在于其中更新該資料選通脈沖到一新的該選通脈沖設(shè)定點的該步驟包含在一下限與一上限間的特定范圍內(nèi)的「對分搜尋」。
25.如權(quán)利要求17所述的使用多層電路、自動化測試系統(tǒng)來測試多個電路的方法，其特征在于其中至少兩個該資料選通脈沖被最佳化。
全文摘要
一種用于多層電路、自動測試系統(tǒng)的資料選通脈沖最佳化的方法包含首先，并行探測一包括多個電路的電路群；其次，將一自動化測試系統(tǒng)之一資料選通脈沖初始化至一相對于系統(tǒng)時脈循環(huán)之一選通脈沖設(shè)定點；其次，以并行方式藉使用該選通脈沖設(shè)定點來部分測試每一該電路的功能；其次，從該部分測試的步驟，在該選通脈沖設(shè)定點，記錄一該電路群的電路合格率；其次，將該資料選通脈沖更新到一個新選通脈沖設(shè)定點；其次，重復(fù)該測試、記錄、及更新的步驟直到完成該選通脈沖設(shè)定點的一特定范圍為止；最后，將用于該電路群的有關(guān)于該最高電路合格率的資料選通脈沖設(shè)定至選通脈沖設(shè)定點。
文檔編號H01L21/66GK1567560SQ03145709
公開日2005年1月19日 申請日期2003年6月30日 優(yōu)先權(quán)日2003年6月30日
發(fā)明者丁達剛, 王釋興, 陳宏傑 申請人:鈺創(chuàng)科技股份有限公司