專利名稱：可變電阻器件、可變電阻儲(chǔ)存器的制造方法及儲(chǔ)存器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用通過(guò)施加電脈沖誘導(dǎo)可逆電阻變化的方法制造可變電阻器件的方法和制造非揮發(fā)性可變電阻儲(chǔ)存器的方法，其中，電阻變化的性能，即電阻的增大或減小取決于脈沖持續(xù)時(shí)間，本發(fā)明還涉及用本發(fā)明的方法制造的非揮發(fā)性可變電阻儲(chǔ)存器。
美國(guó)專利6204139描述了當(dāng)在室溫下對(duì)PCMO薄膜施加電脈沖時(shí)發(fā)生的電阻變化情況。PCMO薄膜是用脈沖激光沉積(PLD)技術(shù)沉積在在外延的YBa2Cu3O7(YBCO)和部分外延的Pt襯底上的。電脈沖的極性決定了電阻變化的性能，即電阻的增大或減小。
正如Liu等人公開的那樣，在室溫下可操作的具有可電編程電阻的非揮發(fā)性儲(chǔ)存器是用外延生長(zhǎng)在LaAlO3上的YBCO上的PCMO制成的。通過(guò)施加逆向短電脈沖可以對(duì)這種儲(chǔ)存器進(jìn)行可逆編程。這種儲(chǔ)存元件能夠產(chǎn)生一位或多位信息。
但是，PCMO必須是晶體結(jié)構(gòu)，這就要求PCMO必須生長(zhǎng)在由特定材料如YBCO制成的特定底電極上，這與目前的硅集成電路技術(shù)不相容。生長(zhǎng)溫度或結(jié)晶溫度較高，如＞700℃，這將使器件集成為目前的集成電路的方法非常復(fù)雜。另外，用單粒PCMO不可能覆蓋全部的電路區(qū)域。當(dāng)在單粒PCMO晶體上制造的儲(chǔ)存元件的性能與在覆蓋晶界區(qū)域的多粒PCMO晶體上制造的儲(chǔ)存元件的性能不相同時(shí)，將會(huì)出現(xiàn)電路成品率和儲(chǔ)存性能的問(wèn)題。
在本發(fā)明的一個(gè)實(shí)施方案中，鈣鈦礦金屬氧化物薄膜的沉積包括沉積厚度為約100nm-300nm的多個(gè)鈣鈦礦金屬氧化物層，在環(huán)境大氣條件下在約100℃至約250℃下烘烤通過(guò)沉積每一個(gè)鈣鈦礦金屬氧化物層得到的結(jié)構(gòu)，然后在氧氣氣氛中在約400℃-700℃下將該結(jié)構(gòu)退火約5-20分鐘。
在本發(fā)明的一個(gè)實(shí)施方案中，該方法包括將溫度從約100℃逐步升高到約250℃，包括開始時(shí)將該結(jié)構(gòu)加熱到約120℃并保持1分鐘，然后將該結(jié)構(gòu)加熱到約180℃并維持約1分鐘，然后將該結(jié)構(gòu)加熱到約240℃并維持約1分鐘。
在本發(fā)明的一個(gè)實(shí)施方案中，鈣鈦礦金屬氧化物薄膜的形成包括沉積通式為M’xM”(1-x)MyOz的薄膜，其中M’選自La、Ce、Bi、Pr、Nd、Pm、Sm、Y、Sc、Yb、Lu、Gd的金屬；M”選自Mg、Ca、Sr、Ba、Pb、Zn、Cd的金屬；M選自Mn、Ce、V、Fe、Co、Nb、Ta、Cr、Mo、W、Zr、Hf、Ni的金屬；xM’的摩爾比，范圍為0-1；yM的摩爾比，范圍為0-2；和zO的摩爾比，范圍為1-7。
在本發(fā)明的一個(gè)實(shí)施方案中，在改變第一個(gè)金屬層和第二個(gè)金屬層之間的電阻的步驟中，通過(guò)改變產(chǎn)生電阻變化的脈沖的長(zhǎng)度在第一個(gè)金屬層和第二個(gè)金屬層之間施加產(chǎn)生電阻變化(resistance-change-producing)的脈沖。
在本發(fā)明的一個(gè)實(shí)施方案中，在改變第一個(gè)金屬層和第二個(gè)金屬層之間的電阻的步驟中，用下述方法降低電阻在第一個(gè)金屬層和第二個(gè)金屬層之間施加約1-3V的電壓，施加電壓的時(shí)間大于700nsec。
在本發(fā)明的一個(gè)實(shí)施方案中，在改變第一個(gè)金屬層和第二個(gè)金屬層之間的電阻的步驟中，用下述方法增加電阻在第一個(gè)金屬層和第二個(gè)金屬層之間施加約2-5V的電壓，施加電壓的時(shí)間小于1000nsec。
在本發(fā)明的一個(gè)實(shí)施方案中，第一個(gè)金屬層在硅氧化物層上的沉積和第二個(gè)金屬層在鈣鈦礦金屬氧化物上的沉積都包括沉積厚度為約100nm-200nm的層。
在本發(fā)明的一個(gè)實(shí)施方案中，鈣鈦礦金屬氧化物薄膜的沉積包括沉積一層無(wú)定形鈣鈦礦金屬氧化物薄膜。
根據(jù)本發(fā)明的另一方面，一種非揮發(fā)性可變電阻儲(chǔ)存器的制造方法，其包括制備其表面上有硅氧化物層的硅襯底，在硅氧化物層上沉積第一個(gè)金屬層，其中，第一個(gè)金屬層的金屬選自鉑和銥，在第一個(gè)金屬層上形成鈣鈦礦金屬氧化物薄膜，包括沉積厚度為約100nm-300nm的多個(gè)鈣鈦礦金屬氧化物層，在環(huán)境大氣條件下在約100℃至約250℃下烘烤通過(guò)沉積每一個(gè)鈣鈦礦金屬氧化物層得到的結(jié)構(gòu)，然后在氧氣氣氛中在約400℃-700℃下將該結(jié)構(gòu)退火約5-20分鐘，在鈣鈦礦金屬氧化物薄膜上沉積第二個(gè)金屬層，其中，第二個(gè)金屬層的金屬選自鉑和銥，在氧氣氣氛中將在沉積第二個(gè)金屬層的步驟中得到的結(jié)構(gòu)在約400℃-700℃下退火約5分鐘至3小時(shí)，然后改變第一個(gè)金屬層和第二個(gè)金屬層之間的電阻。
在本發(fā)明的一個(gè)實(shí)施方案中，該方法包括將溫度從約100℃逐步升高到約250℃，包括開始時(shí)將該結(jié)構(gòu)加熱到約120℃并維持1分鐘，然后將該結(jié)構(gòu)加熱到約180℃并維持約1分鐘，然后將該結(jié)構(gòu)加熱到約240℃并維持約1分鐘。
在本發(fā)明的一個(gè)實(shí)施方案中，鈣鈦礦金屬氧化物薄膜的沉積包括沉積通式為M’xM”(1-x)MyOz的薄膜，其中M’選自La、Ce、Bi、Pr、Nd、Pm、Sm、Y、Sc、Yb、Lu、Gd的金屬；M”選自Mg、Ca、Sr、Ba、Pb、Zn、Cd的金屬；M選自Mn、Ce、V、Fe、Co、Nb、Ta、Cr、Mo、W、Zr、Hf、Ni的金屬；xM’的摩爾比，范圍為0-1；yM的摩爾比，范圍為0-2；和zO的摩爾比，范圍為1-7。
在本發(fā)明的一個(gè)實(shí)施方案中，在改變第一個(gè)金屬層和第二個(gè)金屬層之間的電阻的步驟中，通過(guò)改變產(chǎn)生電阻變化的脈沖的長(zhǎng)度在第一個(gè)金屬層和第二個(gè)金屬層之間施加產(chǎn)生電阻變化的脈沖。
在本發(fā)明的一個(gè)實(shí)施方案中，在改變第一個(gè)金屬層和第二個(gè)金屬層之間的電阻的步驟中，用下述方法降低電阻在第一個(gè)金屬層和第二個(gè)金屬層之間施加約1-3V的電壓，施加電壓的時(shí)間大于700nsec。
在本發(fā)明的一個(gè)實(shí)施方案中，在改變第一個(gè)金屬層和第二個(gè)金屬層之間的電阻的步驟中，用下述方法增加電阻在第一個(gè)金屬層和第二個(gè)金屬層之間施加約2-5V的電壓，施加電壓的時(shí)間小于1000nsec。
在本發(fā)明的一個(gè)實(shí)施方案中，第一個(gè)金屬層在硅氧化物層上的沉積和第二個(gè)金屬層在鈣鈦礦金屬氧化物薄膜上的沉積都包括沉積厚度為約100nm-200nm的層。
在本發(fā)明的一個(gè)實(shí)施方案中，鈣鈦礦金屬氧化物薄膜的沉積包括沉積一層無(wú)定形鈣鈦礦金屬氧化物薄膜。
根據(jù)本發(fā)明的另一方面，一種可變電阻儲(chǔ)存器的制造方法，其包括制備其表面上有硅氧化物層的硅襯底，在硅氧化物層上沉積第一個(gè)金屬層，其中，第一個(gè)金屬層的金屬選自鉑和銥，在第一個(gè)金屬層上形成鈣鈦礦金屬氧化物薄膜，包括沉積厚度為約100nm-300nm的多個(gè)鈣鈦礦金屬氧化物層，在硅氧化物層上沉積第二個(gè)金屬層，其中，第二個(gè)金屬層的金屬選自鉑和銥，在氧氣氣氛中將在沉積第二個(gè)金屬層的步驟中得到的結(jié)構(gòu)在約400℃-700℃下退火約5分鐘至3小時(shí)，改變第一個(gè)金屬層和第二個(gè)金屬層之間的電阻。形成鈣鈦礦金屬氧化物薄膜的步驟包括在環(huán)境大氣條件下在約100℃-250℃下烘烤通過(guò)沉積每一個(gè)層得到的結(jié)構(gòu)，其包括將溫度從約100℃逐步升高到約250℃，包括開始時(shí)將該結(jié)構(gòu)加熱到約120℃并維持1分鐘，然后將該結(jié)構(gòu)加熱到約180℃并維持約1分鐘，然后將該結(jié)構(gòu)加熱到約240℃并維持約1分鐘，然后在氧氣氣氛中在約400℃-700℃下將該結(jié)構(gòu)退火，其中，烘烤和退火的持續(xù)時(shí)間是約5-20分鐘。鈣鈦礦金屬氧化物薄膜的沉積包括沉積一層無(wú)定形鈣鈦礦金屬氧化物薄膜，其中，烘烤將一部分無(wú)定形鈣鈦礦金屬氧化物薄膜轉(zhuǎn)變?yōu)榫w層。
在本發(fā)明的一個(gè)實(shí)施方案中，鈣鈦礦金屬氧化物薄膜的沉積包括沉積通式為M’xM”(1-x)MyOz的薄膜，其中M’選自La、Ce、Bi、Pr、Nd、Pm、Sm、Y、Sc、Yb、Lu、Gd的金屬；M”選自Mg、Ca、Sr、Ba、Pb、Zn、Cd的金屬；M選自Mn、Ce、V、Fe、Co、Nb、Ta、Cr、Mo、W、Zr、Hf、Ni的金屬；xM’的摩爾比，范圍為0-1；yM的摩爾比，范圍為0-2；和zO的摩爾比，范圍為1-7。
在本發(fā)明的一個(gè)實(shí)施方案中，在改變第一個(gè)金屬層和第二個(gè)金屬層之間的電阻的步驟中，通過(guò)改變產(chǎn)生電阻變化的脈沖的長(zhǎng)度在第一個(gè)金屬層和第二個(gè)金屬層之間施加產(chǎn)生電阻變化的脈沖。
在本發(fā)明的一個(gè)實(shí)施方案中，在改變第一個(gè)金屬層和第二個(gè)金屬層之間的電阻的步驟中，用下述方法降低器件的電阻在第一個(gè)金屬層和第二個(gè)金屬層之間施加約1-3V的電壓，施加電壓的時(shí)間大于700nsec。或者用下述方法增加器件的電阻在第一個(gè)金屬層和第二個(gè)金屬層之間施加約2-5V的電壓，施加電壓的時(shí)間小于1000nsec。
在本發(fā)明的一個(gè)實(shí)施方案中，第一個(gè)金屬層在硅氧化物層上的沉積和第二個(gè)金屬層在鈣鈦礦金屬氧化物薄膜上的沉積都包括沉積厚度為約100nm-200nm的層。
根據(jù)本發(fā)明的另一方面，一種非揮發(fā)性可變電阻儲(chǔ)存器，其包括其上有硅氧化物層的硅襯底，在硅氧化物層上形成的第一個(gè)金屬層，其中，第一個(gè)金屬層的金屬選自鉑和銥，在第一個(gè)金屬層上形成的鈣鈦礦金屬氧化物薄膜，在鈣鈦礦金屬氧化物薄膜上形成的第二個(gè)金屬層，其中，第二個(gè)金屬層的金屬選自鉑和銥，以及與第二個(gè)金屬層連接的金屬化元件。
在本發(fā)明的一個(gè)實(shí)施方案中，鈣鈦礦金屬氧化物薄膜的通式為M’xM”(1-x)MyOz，其中M’選自La、Ce、Bi、Pr、Nd、Pm、Sm、Y、Sc、Yb、Lu、Gd的金屬；M”選自Mg、Ca、Sr、Ba、Pb、Zn、Cd的金屬；M選自Mn、Ce、V、Fe、Co、Nb、Ta、Cr、Mo、W、Zr、Hf、Ni的金屬；xM’的摩爾比，范圍為0-1；yM的摩爾比，范圍為0-2；和zO的摩爾比，范圍為1-7。
在本發(fā)明的一個(gè)實(shí)施方案中，第一個(gè)金屬層和第二個(gè)金屬層之間的電阻是用下述方法改變的在第一個(gè)金屬層和第二個(gè)金屬層之間施加產(chǎn)生電阻變化的脈沖時(shí)改變產(chǎn)生電阻變化的脈沖的長(zhǎng)度。
在本發(fā)明的一個(gè)實(shí)施方案中，第一個(gè)金屬層和第二個(gè)金屬層之間的電阻是用下述方法降低的在第一個(gè)金屬層和第二個(gè)金屬層之間施加約1-3V的電壓，施加電壓的時(shí)間大于700nsec。
在本發(fā)明的一個(gè)實(shí)施方案中，第一個(gè)金屬層和第二個(gè)金屬層之間的電阻是用下述方法增加的在第一個(gè)金屬層和第二個(gè)金屬層之間施加約2-5V的電壓，施加電壓的時(shí)間小于1000nsec。
在本發(fā)明的一個(gè)實(shí)施方案中，第一個(gè)金屬層和第二個(gè)金屬層的厚度約為100nm-200nm。
在本發(fā)明的一個(gè)實(shí)施方案中，鈣鈦礦金屬氧化物薄膜包括一層無(wú)定形鈣鈦礦金屬氧化物薄膜。
本發(fā)明的一個(gè)目的是提供一種用單極性脈沖改變R-RAM器件中的電阻的方法，R-RAM器件是非揮發(fā)性儲(chǔ)存器。
本發(fā)明的另一個(gè)目的是提供一種通過(guò)改變產(chǎn)生電阻變化的脈沖的長(zhǎng)度改變R-RAM器件中的電阻的方法，R-RAM器件是非揮發(fā)性儲(chǔ)存器。
本發(fā)明的再一個(gè)目的是提供一種R-RAM器件，所述R-RAM器件是非揮發(fā)性儲(chǔ)存器，包括在金屬層上制作PCMO層。
撰寫發(fā)明概述和發(fā)明目的是為了使人快速了解本發(fā)明的本質(zhì)。結(jié)合附圖并參照下面本發(fā)明優(yōu)選實(shí)施方案的詳述部分可以更徹底地理解本發(fā)明。
對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)說(shuō)，參照附圖閱讀和理解下面的詳述部分后，本發(fā)明的這些優(yōu)點(diǎn)及其它優(yōu)點(diǎn)將更為明顯。
圖2是5nsec脈沖的Rv.脈沖持續(xù)時(shí)間的座標(biāo)圖。
圖3是20nsec脈沖的Rv.脈沖持續(xù)時(shí)間的座標(biāo)圖。
圖4是脈沖測(cè)量的Rv.數(shù)的座標(biāo)圖。
用旋涂法將本發(fā)明方法的PCMO薄膜沉積在鉑或銥層上，鉑或銥層沉積在硅襯底上。低溫退火工藝使PCMO薄膜具有基礎(chǔ)無(wú)定形或多晶體結(jié)構(gòu)。電阻的變化是通過(guò)施加電脈沖取得的，電阻變化的性能，即電阻的增大或減小取決于電脈沖的持續(xù)時(shí)間。電阻的變化范圍很大，從400Ω的低電阻至250kΩ的高電阻。
根據(jù)本發(fā)明，非揮發(fā)性可變電阻儲(chǔ)存器的制造方法包括在無(wú)定形或晶粒非常小的PCMO薄膜上制造儲(chǔ)存器。因?yàn)镻CMO薄膜是無(wú)定形形式，所以不需要進(jìn)行非常高溫度下的處理，可以形成在可變電阻器件下的底電極上，例如可用在目前的硅集成電路工藝中。另外，無(wú)定形PCMO材料可均勻地沉積在整個(gè)硅片上或納米級(jí)圖樣區(qū)內(nèi)。這些性能對(duì)于本發(fā)明的非揮發(fā)性可變電阻儲(chǔ)存器的制造方法來(lái)說(shuō)都是必需的，以適用于非常大規(guī)模的儲(chǔ)存器芯片和嵌入式儲(chǔ)存器集成領(lǐng)域。


圖1是用于非揮發(fā)性可變電阻儲(chǔ)存器的例示性儲(chǔ)存元件10的橫截面圖。本發(fā)明的儲(chǔ)存元件10包括硅襯底12，硅襯底12可以是塊硅或SIMOX襯底，并且其上表面上有氧化物層。鉑層14沉積在硅襯底12上，在優(yōu)選實(shí)施方案中，鉑層14是沒(méi)有圖案的。用電子束沉積或其它合適的沉積技術(shù)沉積鉑層14，厚度約為100nm-200nm。鉑層14作為底電極。
在鉑層14上旋涂所需厚度的多層PCMO，形成PCMO層16，在優(yōu)選實(shí)施方案中，PCMO層16的厚度約為100nm-300nm。旋涂構(gòu)成PCMO層1 6的每一個(gè)PCMO膜層后，在進(jìn)行下一個(gè)PCMO層涂覆工藝前將該疊層結(jié)構(gòu)烘烤和退火約5-20分鐘。在環(huán)境大氣條件下進(jìn)行烘烤工藝過(guò)程中，將溫度從約100℃逐步升高到約250℃。例如，開始時(shí)可以將該疊層結(jié)構(gòu)加熱到約120℃并維持1分鐘，然后加熱到約180℃并維持約1分鐘，然后加熱到約240℃并維持約1分鐘。然后在氧氣氣氛中在約400℃-700℃下將該疊層結(jié)構(gòu)退火，退火時(shí)間是余留時(shí)間。盡管所需厚度允許沉積2-5層，但一般沉積3層PCMO。將最終的層涂覆和烘烤后，在氧氣氣氛中將得到的PCMO層的疊層結(jié)構(gòu)在約400℃-700℃的低溫下退火約5分鐘至3小時(shí)。
進(jìn)行低溫加工步驟后，PCMO膜不再是單晶形式。如圖1所示，加工后的PCMO層16包括處于其上部的無(wú)定形層16b，還包括處于底層16a中的納米尺寸的晶體。通過(guò)淺掩模沉積的頂電極層18由鉑制成，在器件的上表面上形成鉑按鈕。用電子束沉積或其它合適的沉積技術(shù)沉積頂電極層18，厚度約為100nm-200nm。由鉑圓點(diǎn)形成的頂電極18、PCMO層16和底鉑層14形成PCMO可變電阻器件。本發(fā)明的R-RAM器件是非揮發(fā)性可變電阻器件，可以用于各種形式的集成電路，或者并入其它器件。通過(guò)通常的絕緣和金屬化步驟可以最終形成襯底。
根據(jù)本發(fā)明的方法，可以用多種金屬氧化物組合物制造本發(fā)明的儲(chǔ)存器。金屬氧化物組合物(R-RAM器件)的通式為M’xM”(1-x)MyOz，其中M’選自La、Ce、Bi、Pr、Nd、Pm、Sm、Y、Sc、Yb、Lu、Gd的金屬；M”選自Mg、Ca、Sr、Ba、Pb、Zn、Cd的金屬；M選自Mn、Ce、V、Fe、Co、Nb、Ta、Cr、Mo、W、Zr、Hf、Ni的金屬；xM’的摩爾比，范圍為0-1；yM的摩爾比，范圍為0-2；和zO的摩爾比，范圍為1-7。
可以用幾種傳統(tǒng)技術(shù)中的一種制造金屬氧化物薄膜，包括金屬氧化物濺射法、旋涂法和MOCVD法，優(yōu)選使用旋涂法。在頂鉑電極18和底鉑電極14之間施加0.1V的電壓，測(cè)定電流和電阻。電阻(R)定義為電壓(V)除以電流(I)R＝V/I。
圖2和3中繪出的數(shù)據(jù)是用根據(jù)本發(fā)明的方法制造的R-RAM器件得到的，具體來(lái)說(shuō)，PCMO薄膜沉積在硅襯底上，在硅襯底上有用旋涂法形成的無(wú)隔離鉑層14。用SEM檢測(cè)的PCMO薄膜的厚度約為250nm。PCMO薄膜的組成是Pr0.7Ca0.3MnO3。提供的R-RAM器件具有作為用于頂鉑電極18的配線的金屬化元件。在HP4145B半導(dǎo)體分析儀上測(cè)量電阻，用脈沖發(fā)生器產(chǎn)生電脈沖。
如圖2和3所示，電壓為2-5V，優(yōu)選3V處的短電脈沖，如15nsec-1000nsec的電脈沖增加了電阻，而電壓為1-3V，優(yōu)選2V處的長(zhǎng)電脈沖，如700nsec-1000nsec的電脈沖則降低了電阻。脈沖長(zhǎng)度和電壓取決于PCMO薄膜的厚度。最低的測(cè)量電阻約為400Ω，最高的測(cè)量電阻約為250kΩ。當(dāng)脈沖持續(xù)時(shí)間約為3nsec-700nsec時(shí)，電阻增加，而當(dāng)脈沖持續(xù)時(shí)間約為700nsec-1sec時(shí)，電阻下降。
圖4繪出施加每一個(gè)脈沖后圖1的儲(chǔ)存電阻器的電阻。Y軸是儲(chǔ)存元件的電阻，x軸是測(cè)量數(shù)。脈沖幅度示于圖4。首先施加脈沖寬度為1msec的寬脈沖。可變電阻器件的電阻約為200Ω。然后施加一系列10個(gè)窄脈沖，即5nsec-20nsec的脈沖。測(cè)定可變電阻器件的電阻，并且在施加每一個(gè)脈沖后進(jìn)行記錄。隨著窄脈沖數(shù)的增加，可變電阻器件的電阻增加。最后，可變電阻器件的電阻在約200kΩ時(shí)達(dá)到飽和。當(dāng)施加較長(zhǎng)的脈沖時(shí)，可變電阻器件的電阻降至約200Ω。當(dāng)再施加短脈沖時(shí)，可變電阻器件的電阻再次增加。因此，可以用短電脈沖對(duì)可變電阻器件編程?？梢杂镁哂邢嗤鹊膶捗}沖使儲(chǔ)存器復(fù)位。窄脈沖數(shù)可以控制儲(chǔ)存元件的可變電阻器件。該儲(chǔ)存元件還可用作多位儲(chǔ)存元件。
特別有趣的是，電阻在施加窄脈沖和施加寬脈沖后都增加。施加脈沖導(dǎo)致的電阻的增加與脈沖極性無(wú)關(guān)。即，無(wú)論施加正窄脈沖還是施加負(fù)窄脈沖，儲(chǔ)存器中可變電阻器件的電阻都隨施加脈沖的數(shù)目而增加，直至可變電阻器件達(dá)到其高電阻狀態(tài)。寬脈沖寬度復(fù)位過(guò)程也是如此。正寬脈沖或負(fù)寬脈沖都可用于將儲(chǔ)存器中的可變電阻器件復(fù)位到其低電阻狀態(tài)。這一特點(diǎn)使得儲(chǔ)存器能夠用單極性脈沖復(fù)位和編程。不需要使用兩相電源。
因此，本發(fā)明公開了用無(wú)定形PCMO制造的非揮發(fā)性可變電阻儲(chǔ)存器。無(wú)定形PCMO可以在低溫下沉積。無(wú)定形PCMO的熱平衡與目前的ULSI集成電路工藝相容，因?yàn)殡姌O材料通常也用在目前的工藝中。本發(fā)明的儲(chǔ)存器使用與用于儲(chǔ)存元件編程和復(fù)位的脈沖具有相同極性的電脈沖，只是改變脈沖持續(xù)時(shí)間和脈沖數(shù)。因此，根據(jù)本發(fā)明制造的包括無(wú)定形PCMO的儲(chǔ)存器適用于嵌入式儲(chǔ)存器和超大規(guī)模儲(chǔ)存器芯片的制造。本發(fā)明的方法和本發(fā)明的器件還適用于大型磁控電阻器(CMR)和高溫超導(dǎo)體(HTSC)材料。
因此，本發(fā)明公開了通過(guò)電脈沖誘導(dǎo)可逆變化電阻的方法和引入本發(fā)明的方法的儲(chǔ)存器。應(yīng)當(dāng)理解的是，在所附權(quán)利要求書限定的本發(fā)明的保護(hù)范圍內(nèi)還可以對(duì)本發(fā)明作出各種變化和改動(dòng)。
權(quán)利要求
1.一種可變電阻器件的制造方法，其包括制備硅襯底；在襯底上形成硅氧化物層；在硅氧化物層上沉積第一個(gè)金屬層，其中，第一個(gè)金屬層的金屬選自鉑和銥；在第一個(gè)金屬層上形成鈣鈦礦金屬氧化物薄膜；在鈣鈦礦金屬氧化物薄膜上沉積第二個(gè)金屬層，其中，第二個(gè)金屬層的金屬選自鉑和銥；將在沉積第二個(gè)金屬層的步驟中得到的結(jié)構(gòu)在約400℃-700℃下退火約5分鐘至3小時(shí)；和改變第一個(gè)金屬層和第二個(gè)金屬層之間的電阻。
2.根據(jù)權(quán)利要求1的方法，其中，所述的將鈣鈦礦金屬氧化物薄膜沉積包括沉積厚度為約100nm-300nm的多個(gè)鈣鈦礦金屬氧化物層，在環(huán)境大氣條件下在約100℃至約250℃下烘烤通過(guò)沉積每一個(gè)鈣鈦礦金屬氧化物層得到的結(jié)構(gòu)，然后在氧氣氣氛中在約400℃-700℃下將該結(jié)構(gòu)退火約5-20分鐘。
3.根據(jù)權(quán)利要求2的方法，其包括將溫度從約100℃逐步升高到約250℃，包括開始時(shí)將該結(jié)構(gòu)加熱到約120℃并維持1分鐘，然后將該結(jié)構(gòu)加熱到約180℃并維持約1分鐘，然后將該結(jié)構(gòu)加熱到約240℃并維持約1分鐘。
4.根據(jù)權(quán)利要求1的方法，其中，所述的鈣鈦礦金屬氧化物薄膜的形成包括沉積通式為M’xM”(1-x)MyOz的薄膜，其中M’選自La、Ce、Bi、Pr、Nd、Pm、Sm、Y、Sc、Yb、Lu、Gd的金屬；M”選自Mg、Ca、Sr、Ba、Pb、Zn、Cd的金屬；M選自Mn、Ce、V、Fe、Co、Nb、Ta、Cr、Mo、W、Zr、Hf、Ni的金屬；xM’的摩爾比，范圍為0-1；yM的摩爾比，范圍為0-2；和zO的摩爾比，范圍為1-7。
5.根據(jù)權(quán)利要求1的方法，其中，在改變第一個(gè)金屬層和第二個(gè)金屬層之間的電阻的步驟中，通過(guò)改變產(chǎn)生電阻變化的脈沖的長(zhǎng)度在第一個(gè)金屬層和第二個(gè)金屬層之間施加產(chǎn)生電阻變化的脈沖。
6.根據(jù)權(quán)利要求5的方法，其中，在改變第一個(gè)金屬層和第二個(gè)金屬層之間的電阻的步驟中，用下述方法降低電阻在第一個(gè)金屬層和第二個(gè)金屬層之間施加約1-3V的電壓，施加電壓的時(shí)間大于700nsec。
7.根據(jù)權(quán)利要求5的方法，其中，在改變第一個(gè)金屬層和第二個(gè)金屬層之間的電阻的步驟中，用下述方法增加電阻在第一個(gè)金屬層和第二個(gè)金屬層之間施加約2-5V的電壓，施加電壓的時(shí)間小于1000nsec。
8.根據(jù)權(quán)利要求1的方法，其中，所述的將第一個(gè)金屬層沉積在硅氧化物層上和將所述的第二個(gè)金屬層沉積在鈣鈦礦金屬氧化物上的步驟都包括沉積厚度為約100nm-200nm的層。
9.根據(jù)權(quán)利要求1的方法，其中，所述的鈣鈦礦金屬氧化物薄膜的沉積包括沉積一層無(wú)定形鈣鈦礦金屬氧化物薄膜。
10.一種非揮發(fā)性可變電阻儲(chǔ)存器的制造方法，其包括制備其表面上有硅氧化物層的硅襯底；在硅氧化物層上沉積第一個(gè)金屬層，其中，第一個(gè)金屬層的金屬選自鉑和銥；在第一個(gè)金屬層上形成鈣鈦礦金屬氧化物薄膜，包括沉積厚度為約100nm-300nm的多個(gè)鈣鈦礦金屬氧化物層，在環(huán)境大氣條件下在約100℃至約250℃下烘烤通過(guò)沉積每一個(gè)鈣鈦礦金屬氧化物層得到的結(jié)構(gòu)，然后在氧氣氣氛中在約400℃-700℃下將該結(jié)構(gòu)退火約5-20分鐘；在鈣鈦礦金屬氧化物薄膜上沉積第二個(gè)金屬層，其中，第二個(gè)金屬層的金屬選自鉑和銥；在氧氣氣氛中將在沉積第二個(gè)金屬層的步驟中得到的結(jié)構(gòu)在約400℃-700℃下退火約5分鐘至3小時(shí)；和改變第一個(gè)金屬層和第二個(gè)金屬層之間的電阻。
11.根據(jù)權(quán)利要求10的方法，其包括將溫度從約100℃逐步升高到約250℃，包括開始時(shí)將該結(jié)構(gòu)加熱到約120℃并維持1分鐘，然后將該結(jié)構(gòu)加熱到約180℃并維持約1分鐘，然后將該結(jié)構(gòu)加熱到約240℃并維持約1分鐘。
12.根據(jù)權(quán)利要求10的方法，其中，所述的將鈣鈦礦金屬氧化物薄膜沉積包括沉積通式為M’xM”(1-x)MyOz的薄膜，其中M’選自La、Ce、Bi、Pr、Nd、Pm、Sm、Y、Sc、Yb、Lu、Gd的金屬；M”選自Mg、Ca、Sr、Ba、Pb、Zn、Cd的金屬；M選自Mn、Ce、V、Fe、Co、Nb、Ta、Cr、Mo、W、Zr、Hf、Ni的金屬；xM’的摩爾比，范圍為0-1；yM的摩爾比，范圍為0-2；和zO的摩爾比，范圍為1-7。
13.根據(jù)權(quán)利要求10的方法，其中，在改變第一個(gè)金屬層和第二個(gè)金屬層之間的電阻的步驟中，通過(guò)改變產(chǎn)生電阻變化的脈沖的長(zhǎng)度在第一個(gè)金屬層和第二個(gè)金屬層之間施加產(chǎn)生電阻變化的脈沖。
14.根據(jù)權(quán)利要求13的方法，其中，在改變第一個(gè)金屬層和第二個(gè)金屬層之間的電阻的步驟中，用下述方法降低電阻在第一個(gè)金屬層和第二個(gè)金屬層之間施加約1-3V的電壓，施加電壓的時(shí)間大于700nsec。
15.根據(jù)權(quán)利要求13的方法，其中，在改變第一個(gè)金屬層和第二個(gè)金屬層之間的電阻的步驟中，用下述方法增加電阻在第一個(gè)金屬層和第二個(gè)金屬層之間施加約2-5V的電壓，施加電壓的時(shí)間小于1000nsec。
16.根據(jù)權(quán)利要求10的方法，其中，所述的第一個(gè)金屬層在硅氧化物層上的沉積和所述的第二個(gè)金屬層在鈣鈦礦金屬氧化物薄膜上的沉積都包括沉積厚度為約100nm-200nm的層。
17.根據(jù)權(quán)利要求10的方法，其中，所述的鈣鈦礦金屬氧化物薄膜的沉積包括沉積一層無(wú)定形鈣鈦礦金屬氧化物薄膜。
18.一種可變電阻儲(chǔ)存器的制造方法，其包括制備其表面上有硅氧化物層的硅襯底；在硅氧化物層上沉積第一個(gè)金屬層，其中，第一個(gè)金屬層的金屬選自鉑和銥；在第一個(gè)金屬層上形成鈣鈦礦金屬氧化物薄膜，包括沉積厚度為約100nm-300nm的多個(gè)鈣鈦礦金屬氧化物層；在硅氧化物層上沉積第二個(gè)金屬層，其中，第二個(gè)金屬層的金屬選自鉑和銥；在氧氣氣氛中將在沉積第二個(gè)金屬層的步驟中得到的結(jié)構(gòu)在約400℃-700℃下退火約5分鐘至3小時(shí)；和改變第一個(gè)金屬層和第二個(gè)金屬層之間的電阻，其中，形成鈣鈦礦金屬氧化物薄膜的步驟包括在環(huán)境大氣條件下在約100℃-250℃下烘烤通過(guò)沉積每一個(gè)層得到的結(jié)構(gòu)，其包括將溫度從約100℃逐步升高到約250℃，包括開始時(shí)將該結(jié)構(gòu)加熱到約120℃并維持1分鐘，然后將該結(jié)構(gòu)加熱到約180℃并維持約1分鐘，然后將該結(jié)構(gòu)加熱到約240℃并維持約1分鐘，然后在氧氣氣氛中在約400℃-700℃下將該結(jié)構(gòu)退火，其中，烘烤和退火的持續(xù)時(shí)間是約5-20分鐘；其中，所述的鈣鈦礦金屬氧化物薄膜的沉積包括沉積一層無(wú)定形鈣鈦礦金屬氧化物薄膜，其中，所述的烘烤將一部分無(wú)定形鈣鈦礦金屬氧化物薄膜轉(zhuǎn)變?yōu)榫w層。
19.根據(jù)權(quán)利要求18的方法，其中，所述的鈣鈦礦金屬氧化物薄膜的沉積包括沉積通式為M’xM”(1-x)MyOz的薄膜，其中M’選自La、Ce、Bi、Pr、Nd、Pm、Sm、Y、Sc、Yb、Lu、Gd的金屬；M”選自Mg、Ca、Sr、Ba、Pb、Zn、Cd的金屬；M選自Mn、Ce、V、Fe、Co、Nb、Ta、Cr、Mo、W、Zr、Hf、Ni的金屬；xM’的摩爾比，范圍為0-1；yM的摩爾比，范圍為0-2；和zO的摩爾比，范圍為1-7。
20.根據(jù)權(quán)利要求18的方法，其中，在改變第一個(gè)金屬層和第二個(gè)金屬層之間的電阻的步驟中，通過(guò)改變產(chǎn)生電阻變化的脈沖的長(zhǎng)度在第一個(gè)金屬層和第二個(gè)金屬層之間施加產(chǎn)生電阻變化的脈沖。
21.根據(jù)權(quán)利要求20的方法，其中，在改變第一個(gè)金屬層和第二個(gè)金屬層之間的電阻的步驟中，用下述方法降低器件的電阻在第一個(gè)金屬層和第二個(gè)金屬層之間施加約1-3V的電壓，施加電壓的時(shí)間大于700nsec，或者用下述方法增加器件的電阻在第一個(gè)金屬層和第二個(gè)金屬層之間施加約2-5V的電壓，施加電壓的時(shí)間小于1000nsec。
22.根據(jù)權(quán)利要求18的方法，其中，所述的第一個(gè)金屬層在硅氧化物層上的沉積和所述的第二個(gè)金屬層在鈣鈦礦金屬氧化物薄膜上的沉積都包括沉積厚度為約100nm-200nm的層。
23.一種非揮發(fā)性可變電阻儲(chǔ)存器，其包括其上有硅氧化物層的硅襯底；在硅氧化物層上形成的第一個(gè)金屬層，其中，第一個(gè)金屬層的金屬選自鉑和銥；在第一個(gè)金屬層上形成的鈣鈦礦金屬氧化物薄膜；在鈣鈦礦金屬氧化物薄膜上形成的第二個(gè)金屬層，其中，第二個(gè)金屬層的金屬選自鉑和銥；和與第二個(gè)金屬層連接的金屬化元件。
24.根據(jù)權(quán)利要求23的儲(chǔ)存器，其中，所述的鈣鈦礦金屬氧化物薄膜的通式為M’xM”(1-x)MyOz，其中M’選自La、Ce、Bi、Pr、Nd、Pm、Sm、Y、Sc、Yb、Lu、Gd的金屬；M”選自Mg、Ca、Sr、Ba、Pb、Zn、Cd的金屬；M選自Mn、Ce、V、Fe、Co、Nb、Ta、Cr、Mo、W、Zr、Hf、Ni的金屬；xM’的摩爾比，范圍為0-1；yM的摩爾比，范圍為0-2；和zO的摩爾比，范圍為1-7。
25.根據(jù)權(quán)利要求23的儲(chǔ)存器，其中，第一個(gè)金屬層和第二個(gè)金屬層之間的電阻是用下述方法改變的在第一個(gè)金屬層和第二個(gè)金屬層之間施加產(chǎn)生電阻變化的脈沖時(shí)改變產(chǎn)生電阻變化的脈沖的長(zhǎng)度。
26.根據(jù)權(quán)利要求25的儲(chǔ)存器，其中，第一個(gè)金屬層和第二個(gè)金屬層之間的電阻是用下述方法降低的在第一個(gè)金屬層和第二個(gè)金屬層之間施加約1-3V的電壓，施加電壓的時(shí)間大于700nsec。
27.根據(jù)權(quán)利要求25的儲(chǔ)存器，其中，第一個(gè)金屬層和第二個(gè)金屬層之間的電阻是用下述方法增加的在第一個(gè)金屬層和第二個(gè)金屬層之間施加約2-5V的電壓，施加電壓的時(shí)間小于1000nsec。
28.根據(jù)權(quán)利要求23的儲(chǔ)存器，其中，所述的第一個(gè)金屬層和所述的第二個(gè)金屬層的厚度約為100nm-200nm。
29.根據(jù)權(quán)利要求23的儲(chǔ)存器，其中，所述的鈣鈦礦金屬氧化物薄膜包括一層無(wú)定形鈣鈦礦金屬氧化物薄膜。
全文摘要
一種可變電阻器件的制造方法，其包括制備硅襯底；在襯底上形成硅氧化物層，在硅氧化物層上沉積第一個(gè)金屬層，其中，第一個(gè)金屬層的金屬選自鉑和銥，在第一個(gè)金屬層上形成鈣鈦礦金屬氧化物薄膜，在鈣鈦礦金屬氧化物薄膜上沉積第二個(gè)金屬層，其中，第二個(gè)金屬層的金屬選自鉑和銥，將在沉積第二個(gè)金屬層的步驟中得到的結(jié)構(gòu)在約400℃－700℃下退火約5分鐘至3小時(shí)，然后改變第一個(gè)金屬層和第二個(gè)金屬層之間的電阻。
文檔編號(hào)H01L27/10GK1437241SQ0310423
公開日2003年8月20日 申請(qǐng)日期2003年2月8日 優(yōu)先權(quán)日2002年2月7日
發(fā)明者莊維佛, 許勝籘 申請(qǐng)人:夏普株式會(huì)社