專利名稱：集成電路封裝體的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是與電子產(chǎn)品有關(guān)，特別是關(guān)于一種集成電路封裝體。
背景技術(shù)：
圖1與圖2顯示一種現(xiàn)有的集成電路封裝體(IC package carrier)90，包含有一基板(substrate)91，其一面或二面具有由復(fù)數(shù)個(gè)銅導(dǎo)線(copper traces)93所組成的電路布局(conductor pattern)92，而該電路布局92上覆蓋有一防焊層(solder mask)94。通常該防焊層94的預(yù)定部分會(huì)被移除，以使該電路布局92的導(dǎo)線93預(yù)定部位暴露，接著在被暴露的導(dǎo)線93的表面鍍鎳·金(nickel and gold plating)95，如此，即形成該電路布局的焊墊(pads)96。
當(dāng)該集成電路封裝體90以打線(wire bonding)方式與一晶圓(die)97電性連接時(shí)，請(qǐng)參閱圖3與圖4，可利用金線98連接該等焊墊96與該晶圓97的接點(diǎn)，以電性連接該電路布局92與該晶圓97。
請(qǐng)參閱圖2，該等焊墊96上的鍍層95，除了會(huì)在銅導(dǎo)線93的頂側(cè)表面931外，也會(huì)在側(cè)邊表面932。由于在制造上位于該側(cè)邊表面932上的鍍層95的厚度不容易控制，因此二相鄰的焊墊96間的距離必須保留最大的欲度，以避免因鍍層95厚度過(guò)大而降低其間距，導(dǎo)致出現(xiàn)電磁干擾(electromagnetic interference)或是因二鍍層95側(cè)邊的搭接而產(chǎn)生短路的現(xiàn)象。是以，現(xiàn)有的裝載體90在單位間距內(nèi)可具有的焊墊96數(shù)量較少。
因此，該等焊墊96必須被安排在距離該晶圓97較遠(yuǎn)的位置(如圖3所示)，才可以設(shè)置所需數(shù)量的焊墊96。如此造成打線所需的金線98的長(zhǎng)度較長(zhǎng)，而打線的妥善率也會(huì)因此而降低。更有甚之，該封裝體90的尺寸將無(wú)法有效地縮小。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種集成電路封裝體，其可在相同的間距內(nèi)可設(shè)置的焊墊的數(shù)量較現(xiàn)有的為多。
為達(dá)成前述的發(fā)明目的，本發(fā)明所提供的集成電路封裝體，包含有一基板，其具有一由復(fù)數(shù)個(gè)導(dǎo)線所組成的電路布局；該電路布局具有至少一個(gè)導(dǎo)接部；每一導(dǎo)接部上設(shè)有一導(dǎo)接層；該導(dǎo)接體是位于對(duì)應(yīng)的電路布局的導(dǎo)接部的上方，且與該導(dǎo)接部的頂側(cè)面呈電性連接的狀態(tài)，以及一防焊層，設(shè)置于該基板上，覆蓋該電路布局然在對(duì)應(yīng)于該導(dǎo)接體的位置被打開(kāi)，以使該導(dǎo)接體暴露。由此，該電路布局可由該導(dǎo)接體與其他電子元件(例如晶圓)達(dá)成電性連接。
其中該防焊層在對(duì)應(yīng)于該電路布局的導(dǎo)接部的位置分別設(shè)置有一微孔，使該等導(dǎo)接部的頂側(cè)面至少具有一部份位于對(duì)應(yīng)的微孔的下方而被暴露，該等導(dǎo)接體是分別位于該等微孔中，并與分別與對(duì)應(yīng)的導(dǎo)接部連接。
其中該導(dǎo)接體填滿該微孔。
其中該導(dǎo)接體的頂側(cè)面的面積大于該底側(cè)面的面積。
其中該等導(dǎo)接體是分別被安排在至少二列，每一列的導(dǎo)接體與該電子元件間的距離概略相等，而不同列的導(dǎo)接體與該電子元件間的距離具有明顯的差異，且相鄰的二導(dǎo)接體是位于不同列。
其中各列的導(dǎo)接體在沿列的走向的投影，沒(méi)有重疊的部分。
其中該導(dǎo)接體的頂側(cè)面具有一部份的投影面積超出該導(dǎo)接部。
其中該導(dǎo)接體的頂側(cè)面的寬度大于該導(dǎo)接部頂側(cè)面的寬度。
其中該導(dǎo)接體的底側(cè)面的寬度大于該導(dǎo)接部頂側(cè)面的寬度。
其中還包含有復(fù)數(shù)個(gè)連接線，用以連接該等導(dǎo)接體該電子元件上的接點(diǎn)，其中一連接線的一端是先連接至該封裝體的某一導(dǎo)接體，然后其另一端再與晶圓上的接點(diǎn)連接，而與的相鄰的另一連接線則是先連接至晶圓上的接點(diǎn)，然后再連接至該封裝體的導(dǎo)接體。


為進(jìn)一步說(shuō)明本發(fā)明的內(nèi)容，以下結(jié)合二較佳實(shí)施例，配合附圖，對(duì)本發(fā)明作進(jìn)一步的說(shuō)明，其中圖1是現(xiàn)有集成電路封裝載體的局部頂視圖；圖2是沿圖1中2-2線的剖視圖；圖3是現(xiàn)有集成電路封裝載體并裝載一晶圓的頂視圖；圖4是現(xiàn)有集成電路封裝載體與該晶圓打線連接后的示意圖；圖5是本發(fā)明第一較佳實(shí)施例的側(cè)面示意圖，顯示一基板、一電路布局以及一防焊層；圖6是本發(fā)明第一較佳實(shí)施例的側(cè)面示意圖，其延續(xù)圖4，顯示該防焊層在對(duì)應(yīng)于該電路布局的導(dǎo)接部的位置被保角打開(kāi)；圖7是本發(fā)明第一較佳實(shí)施例的側(cè)面示意圖，其延續(xù)圖5，顯示該防焊層被打開(kāi)的微孔中設(shè)置導(dǎo)接體；圖8是本發(fā)明第一較佳實(shí)施例的頂面示意圖；圖9是本發(fā)明第一較佳實(shí)施例的側(cè)面示意圖，顯示導(dǎo)接體向側(cè)邊偏移一距離的狀態(tài)；圖10是本發(fā)明第一較佳實(shí)施例的頂面圖，顯示裝載一晶圓的狀態(tài)；圖11是本發(fā)明第一較佳實(shí)施例的示意圖，顯示與一晶圓利用打線的方式達(dá)成電性連接的狀態(tài)；圖12是本發(fā)明第二較佳實(shí)施例的側(cè)面示意圖；圖13是本發(fā)明第三較佳實(shí)施例的頂視圖，以及圖14是沿圖13中14-14線的剖視圖。
具體實(shí)施例方式
請(qǐng)參閱圖5至圖8所示，本發(fā)明第一較佳實(shí)施例所提供的集成電路封裝體1的結(jié)構(gòu)，主要包含有一基板10、一電路布局20，其是由復(fù)數(shù)個(gè)銅導(dǎo)線21所構(gòu)成，其可設(shè)置于該基板10的一面或二面。一防焊層30，設(shè)于該基板10上，用以覆蓋該電路布局20的預(yù)定部分，以及復(fù)數(shù)個(gè)導(dǎo)接體40。
為制造本發(fā)明的集成電路封裝體1，請(qǐng)參閱圖5所示，首先先預(yù)制該基板10，其上具有該電路布局20以及該防焊層30。該電路布局20定義有復(fù)數(shù)個(gè)導(dǎo)接部22。
接著，如圖6所示，利用現(xiàn)有的照相顯影法(photo-chemical method)將該防焊層30在對(duì)應(yīng)于該電路布局20的導(dǎo)接部22上方的部分保角打開(kāi)(conformal opening)以形成微孔(vias)31。各該導(dǎo)接部22的頂面221至少具有一部份位于微孔31的下方，而其二側(cè)面223是被該防焊層30所包覆。
最后在該等微孔31中，利用電鍍法，分別設(shè)置一導(dǎo)接體40(如圖7所示)。各該導(dǎo)接體40具有一第一層41以及一第二層42，該第一層41為與該電路布局20的材質(zhì)相同的銅層，而第二層42可為金層、鎳層或是鎳·金層。當(dāng)然，該導(dǎo)接體40亦可僅為由金層、鎳層或是鎳·金層所構(gòu)成。
各該導(dǎo)接體40的二側(cè)面403是被該防焊層30所包覆，其底側(cè)面401與對(duì)應(yīng)的導(dǎo)接部22的頂側(cè)面221接觸，并達(dá)成電性連接的狀態(tài)。而各該導(dǎo)接體40的頂側(cè)面402概與該防焊層30的頂側(cè)面301平齊。然而，該等導(dǎo)接體40的頂側(cè)面402的高度可高于該防焊層30的頂側(cè)面301，亦可低于該防焊層30的頂側(cè)面301。此為制造者可選擇的態(tài)樣。
在以照相顯影法或是激光所打開(kāi)的微孔31，無(wú)可迎免的會(huì)產(chǎn)生對(duì)準(zhǔn)的誤差，而導(dǎo)致該等微孔31偏移(如圖9所示)。此種現(xiàn)象并不會(huì)影響本發(fā)明的集成電路封裝體的作用，原因一為當(dāng)該等微孔31偏移時(shí)，意味著所有導(dǎo)接體40會(huì)同時(shí)向某一方向偏移相同的距離，因此打線作業(yè)時(shí)不會(huì)受到影響。原因二為該等導(dǎo)接體40同時(shí)偏移時(shí)，其距離仍保持相同，因此不會(huì)有電磁干擾的現(xiàn)象，而偏移的導(dǎo)接體40與鄰近的導(dǎo)接部22的距離會(huì)縮小，然而該導(dǎo)接體40與該導(dǎo)接部22間具有高度上的差異，因此二者仍保持適當(dāng)?shù)木嚯x，因此仍然不會(huì)發(fā)生電磁干擾的現(xiàn)象。
本發(fā)明的特征在于利用位于該電路布局20的導(dǎo)接部221上方的空間設(shè)置該等導(dǎo)接體40以為該集成電路裝載體1的焊墊，其優(yōu)點(diǎn)在于該等導(dǎo)接部22的寬度可維持與該電路布局20相同，而不需要加大，因此會(huì)出現(xiàn)該等導(dǎo)接體40底側(cè)面401的寬度大于該等導(dǎo)接部22頂側(cè)面221的寬度。但是，由于該等導(dǎo)接體40是設(shè)置于該防焊層30的微孔31中，因此，該等導(dǎo)接體40不會(huì)相互搭接而造成短路的現(xiàn)象。而由控制該等微孔31間的間距，在設(shè)置該等導(dǎo)接體40后，也不可能會(huì)發(fā)生電磁干擾的現(xiàn)象。
請(qǐng)參閱圖10所示，當(dāng)本發(fā)明的封裝體1裝載一晶圓60時(shí)，由于該等導(dǎo)接體40的間距較現(xiàn)有的小，因此在單位距離中，本發(fā)明的裝載體1可設(shè)置較多的導(dǎo)接體40，因此，本發(fā)明的該等導(dǎo)接體40與該晶圓60間的距離可較現(xiàn)有的為小，如此在打線連接該晶圓60上的接點(diǎn)與該等導(dǎo)接體40時(shí)，其所需要的全線的長(zhǎng)度較短，而且也可提高打線的妥善率。
在利用打線的方式，請(qǐng)參閱圖11，將連接線(bonding wires)50(通常為金線)的二端分別連接至一晶圓60與本發(fā)明的封裝體1的導(dǎo)接體40時(shí)，其中一連接線50a是以本發(fā)明的封裝體1的某一導(dǎo)接體40a為第一接點(diǎn)(first bonding)，而以該晶圓60上的對(duì)應(yīng)接點(diǎn)為第二接點(diǎn)(second bonding)61a，亦即，該連接線50a的一端是先與該封裝體1的導(dǎo)接體40a進(jìn)行連接，然后其另一端再與晶圓60上的接點(diǎn)61a連接。而相鄰的另一連接線50b則是以該晶圓60上的對(duì)應(yīng)接點(diǎn)61b為第一接點(diǎn)，而以該封裝體1的導(dǎo)接體40b為第二接點(diǎn)。換言之，該封裝體1上的導(dǎo)接體40是交替地為該等連接線50的第一接點(diǎn)與第二接點(diǎn)，而該晶圓60上的接點(diǎn)則對(duì)應(yīng)地交替為第二接點(diǎn)與第一接點(diǎn)。一般該連接線50與第一接點(diǎn)連接時(shí)，其連接線50的走向與接點(diǎn)表面之間的夾角α的角度較大，而與第二接點(diǎn)連接時(shí)，其夾角β較小。因此，在結(jié)構(gòu)上可輕易分別出何者為第一接點(diǎn)，何者為第二接點(diǎn)。而這樣的連接方式，在自動(dòng)化作業(yè)時(shí)，可節(jié)省機(jī)械手臂移動(dòng)的行程距離，以降低制造的成本。
一般以電漿蝕刻(plasma etching)或是干式底片(dry film)所打開(kāi)的微孔31，大多為如圖7所示的頂側(cè)口徑較大，而底側(cè)口徑較小的狀態(tài)。因此，該等導(dǎo)接體40的形狀亦為頂側(cè)面的面積較大，而底側(cè)面的面積較小。如此該等導(dǎo)接體40具有較大的面積與該等連接線50連接。
請(qǐng)參閱圖12，本發(fā)明的第二較佳實(shí)施例所提供的集成電路封裝體2的結(jié)構(gòu)，其結(jié)構(gòu)與第一較佳實(shí)施例類似，主要包含有一基板71、一電路布局72，具有數(shù)個(gè)導(dǎo)接部73、一防焊層74以及復(fù)數(shù)個(gè)導(dǎo)接體75。其差異在于該防焊層74是利用刷磨(scrubbing)或蝕刻(etching)除去對(duì)應(yīng)于該電路布局72的導(dǎo)接部73上方的部份，使該等導(dǎo)接部73的頂側(cè)面暴露。接著同樣利用電鍍的方式，在該等導(dǎo)接部73上設(shè)置該等導(dǎo)接體75。
當(dāng)然，本發(fā)明的第二較佳實(shí)施例所提供的集成電路封裝體2的結(jié)構(gòu)亦可同樣利用在該防焊層74上開(kāi)設(shè)微孔(未顯示)，然后在微孔中設(shè)置該等導(dǎo)接體75，最后再將位于該等導(dǎo)接部73頂側(cè)面上方的防焊層74移除。
再請(qǐng)參閱圖13以及圖14所示，本發(fā)明第三較佳實(shí)施例所提供的集成電路封裝體3，與前述的結(jié)構(gòu)類似，包含有一基板81、一電路布局82，具有數(shù)個(gè)導(dǎo)接部83、一防焊層84，在對(duì)應(yīng)于該等導(dǎo)接部83的位置分別設(shè)有微孔85，以及在各該微孔85中分別設(shè)有一導(dǎo)接體86。其差異在于請(qǐng)參閱圖11所示，該等導(dǎo)接體86的位置是呈交錯(cuò)的狀態(tài)位于不同的水平面上。換言之，該等導(dǎo)接體86是被分別被安排在二列(rows)R1，R2，而且相鄰的二導(dǎo)接體86是位于不同列。而此處列的定義可以該等導(dǎo)接體86與該晶圓60間的距離來(lái)區(qū)分，如圖所示，其中為編號(hào)86a與86c的導(dǎo)接體，其與該晶圓60間的距離概略相等，因此可定義二者是位于同列(第一列)R1。而為編號(hào)86b與86d的導(dǎo)接體，其與該晶圓60間的距離亦概略相，然而其與該第一列R1的導(dǎo)接體86a與86c與該晶圓60間的距離有明顯的差異，因此可定義為另一列(第二列)R2。而且相鄰的二導(dǎo)接體86，在列的走向的投影，是不具有任何部分會(huì)重疊。
由以上的該等導(dǎo)接體86的特殊的排列方式，該等導(dǎo)接體86的寬度可增加，但是不會(huì)造成電磁干擾的現(xiàn)象。其原因是與某一導(dǎo)接體86距離最近的并非相鄰的另一導(dǎo)接體86，而是相鄰的導(dǎo)線821，然而該導(dǎo)接體86與該導(dǎo)線821又是位于不同的高度位置，請(qǐng)參閱圖14所示，因此該導(dǎo)接體86與該導(dǎo)線821的平均距離為斜線D。是以，該等導(dǎo)接體86可增加其寬度，但又不需要增加該電路布局82導(dǎo)線821間的間距。
綜合以上，本發(fā)明的特征與優(yōu)點(diǎn)在于該等導(dǎo)接體是位于該電路布局導(dǎo)接部的上方，并不會(huì)位于導(dǎo)接部的側(cè)邊，由高度上位置的差異，可使該等導(dǎo)接部的設(shè)置并不需要增加電路布局導(dǎo)線間的間距。而且由于本發(fā)明的導(dǎo)接體是位于較高的位置，因此其與晶圓間的距離亦隨之縮短，換言之，打線所需要的金線長(zhǎng)度亦較小。另外，如為本發(fā)明第三較佳實(shí)施利的型態(tài)時(shí)，該等導(dǎo)接體更可在不需要增加該電路布局導(dǎo)線間的間距的前提下，增加其寬度。
權(quán)利要求
1.一種集成電路封裝體，其是用以裝載至少一電子元件于其上，其特征在于，包含有一基板一電路布局，其是由復(fù)數(shù)個(gè)導(dǎo)線所組成，該電路布局設(shè)置于該基板上，其具有復(fù)數(shù)個(gè)導(dǎo)接部，而該導(dǎo)接部具有二側(cè)面以及一頂側(cè)面；復(fù)數(shù)個(gè)導(dǎo)接體，設(shè)于該電路布局，且分別位于該等導(dǎo)接部的上方，每一導(dǎo)接體分別具有一底側(cè)面以及一頂側(cè)面，該底側(cè)面具有至少一部分貼附于對(duì)應(yīng)的導(dǎo)電部的頂側(cè)面的至少一部分上，并與之電性導(dǎo)通，以及一防焊層，設(shè)置于該基板上并覆蓋該電路布局的預(yù)定部位；該導(dǎo)接部的二側(cè)面是被該防焊層所包覆，而該導(dǎo)接體至少具有該頂側(cè)面位被該防焊層所包覆由此，該電路布局可經(jīng)由該等導(dǎo)接體與該電子元件電性連接。
2.依據(jù)權(quán)利要求1所述的集成電路封裝體，其特征在于，其中該防焊層在對(duì)應(yīng)于該電路布局的導(dǎo)接部的位置分別設(shè)置有一微孔，使該等導(dǎo)接部的頂側(cè)面至少具有一部份位于對(duì)應(yīng)的微孔的下方而被暴露，該等導(dǎo)接體是分別位于該等微孔中，并與分別與對(duì)應(yīng)的導(dǎo)接部連接。
3.依據(jù)權(quán)利要求2所述的集成電路封裝體，其特征在于，其中該導(dǎo)接體填滿該微孔。
4.依據(jù)權(quán)利要求1所述的集成電路封裝體，其特征在于，其中該導(dǎo)接體的頂側(cè)面的面積大于該底側(cè)面的面積。
5.依據(jù)權(quán)利要求1所述的集成電路封裝體，其特征在于，其中該等導(dǎo)接體是分別被安排在至少二列，每一列的導(dǎo)接體與該電子元件間的距離概略相等，而不同列的導(dǎo)接體與該電子元件間的距離具有明顯的差異，且相鄰的二導(dǎo)接體是位于不同列。
6.依據(jù)權(quán)利要求5所述的集成電路封裝體，其特征在于，其中各列的導(dǎo)接體在沿列的走向的投影，沒(méi)有重疊的部分。
7.依據(jù)權(quán)利要求1所述的集成電路封裝體，其特征在于，其中該導(dǎo)接體的頂側(cè)面具有一部份的投影面積超出該導(dǎo)接部。
8.依據(jù)權(quán)利要求1所述的集成電路封裝體，其特征在于，其中該導(dǎo)接體的頂側(cè)面的寬度大于該導(dǎo)接部頂側(cè)面的寬度。
9.依據(jù)權(quán)利要求1所述的集成電路封裝體，其特征在于，其中該導(dǎo)接體的底側(cè)面的寬度大于該導(dǎo)接部頂側(cè)面的寬度。
10.依據(jù)權(quán)利要求1所述的集成電路封裝體，其特征在于，其中還包含有復(fù)數(shù)個(gè)連接線，用以連接該等導(dǎo)接體該電子元件上的接點(diǎn)，其中一連接線的一端是先連接至該封裝體的某一導(dǎo)接體，然后其另一端再與晶圓上的接點(diǎn)連接，而與的相鄰的另一連接線則是先連接至晶圓上的接點(diǎn)，然后再連接至該封裝體的導(dǎo)接體。
全文摘要
一種集成電路封裝體，其是用以裝載至少一電子元件(晶圓)于其上，包含有一基板；一電路布局，其是由復(fù)數(shù)個(gè)導(dǎo)線所組成；該電路布局設(shè)置于該基板上，其具有復(fù)數(shù)個(gè)導(dǎo)接部；一防焊層，設(shè)置于該基板上并覆蓋該電路布局的預(yù)定部位，且在對(duì)應(yīng)于該等導(dǎo)接部上方的部分打開(kāi)，以形成微孔，以及復(fù)數(shù)個(gè)導(dǎo)接體，設(shè)于該等微孔中，每一導(dǎo)接體的底側(cè)面具有至少一部分貼附于對(duì)應(yīng)的導(dǎo)電部的頂側(cè)面上，并與之電性導(dǎo)通。由此，該電路布局可經(jīng)由該等導(dǎo)接體與該電子元件(晶圓)電性連接。
文檔編號(hào)H01L23/12GK1516274SQ0310141
公開(kāi)日2004年7月28日 申請(qǐng)日期2003年1月7日 優(yōu)先權(quán)日2003年1月7日
發(fā)明者林宜靜 申請(qǐng)人:林宜靜