專利名稱：嵌套設計方法
技術領域：
本發(fā)明總體上涉及芯片封裝設計，更具體而言，本發(fā)明涉及為芯片族預分配接觸焊盤陣列圖案和相關網(wǎng)表的改善的設計。
背景技術：
半導體芯片通常裝入在附著到印刷電路板上的封裝內。封裝保護芯片免受環(huán)境破壞并形成到印刷電路板的電源連接和信號連接。芯片通常執(zhí)行不同的功能，其中一些芯片沒有另一些芯片復雜。因此，芯片常常具有不同的尺寸(有時與其復雜度相關)。
設計者所遇到的一個問題是必須為每個新設計的芯片獨立地設計每個芯片封裝(襯底)。對于即使是在相同族(相同族對應于相同的技術節(jié)點和器件類型，有時擴展到相同的拓撲和/或I/O結構和管腳引出線(pinout))中的芯片也是這樣。通過利用在芯片封裝上預分配管腳引出線圖案，以下描述的本發(fā)明克服了這樣的問題。

發(fā)明內容
考慮到常規(guī)芯片封裝的上述和其他問題、不利和缺陷以及相關的設計方法限制，而設計了本發(fā)明，并且本發(fā)明的一個目的是提供一種用于改進芯片封裝和設計方法的結構以及方法。
根據(jù)本發(fā)明的一個方面，提供了芯片封裝菜單，所述芯片封裝具有主襯底和至少一個主襯底的子襯底。所述子襯底是所述主襯底的一部分并且具有與所述主襯底的該部分相同的管腳引出線圖案。所述子襯底具有與所述主襯底的該部分相同的內部網(wǎng)表。所述子襯底適合于容納比所述主襯底要小的芯片。所述主襯底是所述菜單中最大的襯底。本發(fā)明還制備了芯片封裝菜單。本發(fā)明選取主襯底，然后選取所述主襯底的子襯底。
主設計代表了最大可能的邏輯網(wǎng)表以及對于指定管芯和封裝組合可能最大的物理布線。此外，除了允許程序性(例如，按照需要，從最外側I/O系列地向板內進行)刪除，不會以任何方式改變或修訂邏輯網(wǎng)表。因此，導出的從屬網(wǎng)表/封裝是父主網(wǎng)表/封裝的精確相同的子集。
因此，如上所述，當來自相同族的不同尺寸的芯片被放置在多個襯底尺寸上時，本發(fā)明首先設計具有最大體尺寸的襯底。對于較小體尺寸的設計那么是初始設計的子集。在每個襯底尺寸之間，對于每個物理位置的底表面焊盤分配是共用的，從而能夠實現(xiàn)設計結構的共享，以產(chǎn)生與本發(fā)明相關的成本和時間的節(jié)省。
傳統(tǒng)上，從劃線(scratch)已經(jīng)完成每個襯底設計，這利用了多得多的設計資源并且需要很長的周期時間以產(chǎn)生每個設計或網(wǎng)表。對于本發(fā)明，只是通過運行程序以獲得子網(wǎng)表，使子網(wǎng)表可以被快得多地傳遞給客戶，并且能夠快速獲得較小的設計，縮短了設計周期時間。


通過參考附圖的對本發(fā)明優(yōu)選實施例的以下詳細描述，上述和其他目的、方面和優(yōu)點將更加容易理解，附圖中圖1是不同的球柵陣列圖案的示意圖，其表示了較小的芯片封裝陣列圖案怎樣成為主陣列圖案的子集的；圖2A和2B是使用主網(wǎng)表的芯片封裝的BSM分配和使用主網(wǎng)表的子網(wǎng)表的芯片封裝的BSM分配的示意圖；圖3A和3B是在主網(wǎng)表和該主網(wǎng)表的子網(wǎng)表的TSM上的管芯底層的示意圖；圖4A和4B是用于使用主網(wǎng)表和該主網(wǎng)表的子網(wǎng)表的芯片封裝的V2電源級連接的第一內部層布線的示意圖；圖5A和5B是用于使用主網(wǎng)表和該主網(wǎng)表的子網(wǎng)表的芯片封裝的接地連接的第一內部層布線的示意圖；圖6A和6B是用于使用主網(wǎng)表和該主網(wǎng)表的子網(wǎng)表的芯片封裝的V1電源級連接的第一內部層布線的示意圖；圖7A和7B是在芯片封裝內部的中間級的用于使用主網(wǎng)表和該主網(wǎng)表的子網(wǎng)表的芯片封裝的信號連接的第一內部層布線的示意圖；圖8A和8B是用于使用主網(wǎng)表和該主網(wǎng)表的子網(wǎng)表的芯片封裝的接地連接的第二內部層布線的示意圖；
圖9A和9B是用于使用主網(wǎng)表和該主網(wǎng)表的子網(wǎng)表的芯片封裝的信號連接的第二內部層布線的示意圖；圖10A和10B是用于使用主網(wǎng)表和該主網(wǎng)表的子網(wǎng)表的芯片封裝的V1電源級連接的第二內部層布線的示意圖；圖11A和11B是用于使用主網(wǎng)表和該主網(wǎng)表的子網(wǎng)表的芯片封裝的信號連接的第三內部層布線的示意圖；圖12A和12B是用于使用主網(wǎng)表和該主網(wǎng)表的子網(wǎng)表的芯片封裝的接地連接的第三內部層布線的示意圖；圖13A和13B是用于使用主網(wǎng)表和該主網(wǎng)表的子網(wǎng)表的芯片封裝的V2電源級連接的第二內部層布線的示意圖；以及圖14A和14B是用于使用主網(wǎng)表和該主網(wǎng)表的子網(wǎng)表的芯片封裝的BSM陣列圖案的示意圖。
具體實施例方式
如上所述，本發(fā)明減少了設計時間和所需的工作量以使得新產(chǎn)品可被更早地投放到市場，并降低了制造這些產(chǎn)品的成本?？傮w來說，本發(fā)明設計了封裝的布線連接從而允許該封裝與多種半導體芯片一起使用。本發(fā)明產(chǎn)生了最大襯底(芯片封裝)的主(或超級襯底)設計，其將被包括在襯底菜單中。小于主襯底的襯底是主設計的子集。由此，本發(fā)明代表了改進的設計方法，其中對于其所有的設計子集均支持超級襯底的設計再利用，本發(fā)明還代表了改進的封裝，其中根據(jù)共用網(wǎng)表層次(I/O和功能)考慮，通過網(wǎng)絡(net)的簡單程序性刪除，可以從超級襯底提取用于不同尺寸的多個管芯(芯片)的多個新封裝。
因此，一旦完成了主設計，就可通過從較大的主襯底程序性刪除網(wǎng)表來產(chǎn)生子襯底。對于本發(fā)明，為襯底的菜單預先確定從襯底頂部(倒裝芯片凸點處)到襯底底部(底表面冶金(BSM)焊盤處)的管腳引出線。因此，對于本發(fā)明，在給定的菜單內為所有襯底(封裝)預分配BSM焊盤的圖案，而無需為每個不同芯片定制襯底。這由于改進的設計再利用方法而變得可能，其中超級襯底網(wǎng)表是下級(較小、從屬)網(wǎng)表的邏輯超級集合，并且I/O(TSM和BSM平面)的物理拓撲支持對于從屬封裝不需要的網(wǎng)絡的邏輯刪除。不需要的網(wǎng)絡的這種邏輯或程序性刪除基于通過封裝的所述網(wǎng)絡的3-D扇出，使得在TSM平面的最外側I/O保留了在BSM平面的最外側行(因此，所述網(wǎng)絡在物理上不相交)。這種過程支持了在從屬芯片的導出的封裝中網(wǎng)絡的程序性刪除，因為從管芯的最外圍對應于芯片I/O的網(wǎng)絡被首先刪除，并且按照需要，刪除繼續(xù)向板內進行至更多的內部I/O。
例如，如圖1所示，其示出了主襯底的BSM設計。在這一實例中，主襯底具有42.5×42.5mm的尺寸。此外，圖1示出了多個主襯底的子集(以不同的比例表示)，這一直到25×25mm的最小襯底。如圖1所示，為了產(chǎn)生主襯底的子集，僅需去除主襯底的選定部分。保留的BSM焊盤無需被重新設計，形成在BSM焊盤上方的電連接也無需被重新設計。所述襯底可以包括陶瓷、有機物、塑料、半導體等。
圖2A和2B表示了在芯片封裝(襯底)內部的布線網(wǎng)表。圖2A中的網(wǎng)表是主襯底，而圖2B中所示的網(wǎng)表是圖2A中所示的主襯底的子集。通過比較圖2A和2B可以看出，除了圖2A中主設計的外部(外圍部分)在圖2B的子設計中已被刪除外，其設計是相同的。圖2A中所示的襯底基本上較大并且對于比圖2B所示的襯底基本上更大的芯片是有用的。通過對圖2A中最外側不需要的網(wǎng)絡的簡單程序性刪除，可以在幾小時內設計出圖2B的封裝。否則，圖2B所示封裝的新設計將需要約兩個星期。因此，本發(fā)明提供了源于設計再利用的設計方法的改進，這基于本發(fā)明的兩個特征1)應用主或超級襯底(例如，對于芯片和封裝組合的最大可支持網(wǎng)表)方法的邏輯超級網(wǎng)表；2)利用不交叉的物理網(wǎng)絡的物理超級拓撲，首先從最外側的管芯I/O刪除不需要的網(wǎng)絡并按照需要向內進行。
圖3A-14B代表了在兩個不同襯底(芯片封裝)內部的不同層。更具體而言，“A”圖代表主襯底而“B”圖代表在相同菜單內的主襯底的子集。圖3A-3B和14A-14B分別代表了襯底的頂部和底部。圖4A-13B表示了在襯底內部的相連續(xù)的層。
通過比較不同襯底的每一層內部的“A”和“B”圖可以看出，對于主襯底和子襯底，除了子襯底沒有包括包含在主襯底內部的外圍區(qū)域30外，電連接和布線位置相同。如上所述，這使得主襯底的子襯底被非常容易地并且快速地設計，這節(jié)省了成本并縮短了將產(chǎn)品投放市場所用的時間。襯底或封裝設計者可以利用本發(fā)明和新的設計再利用方法，從而快速并容易地導出從屬邏輯網(wǎng)表和襯底/封裝，節(jié)省了時間和金錢。
主設計代表了最大可能的邏輯網(wǎng)表以及對于指定管芯和封裝組合可能最大的物理布線。此外，除了允許程序性(例如，按照需要，從最外側I/O系列地向板內進行)刪除外，不會以任何方式改變或修訂邏輯網(wǎng)表。因此，導出的從屬網(wǎng)表/封裝是父主網(wǎng)表/封裝的精確相同的子集。在每種情況下的A和B圖的比較表示了對于每一層，怎樣通過從主芯片封裝(A)刪除每一層上的布線而簡單地導出子芯片封裝(B)。
本發(fā)明公開了一致的邏輯和拓撲相關性芯片封裝的分級系統(tǒng)，該芯片封裝具有主襯底和至少一個所述主襯底的子襯底。所述主襯底具有芯片封裝所能夠支持的最大邏輯和物理形式(rendition)。子集襯底是通過從主襯底程序性刪除不需要的網(wǎng)絡而導出的。一致的芯片封裝意味著對于具有至少一個主芯片封裝和一導出的較小芯片封裝的芯片封裝的給定菜單，導出的較小芯片封裝的所有布線網(wǎng)絡與主芯片封裝的布線網(wǎng)絡的子集是共同且一致(即相符合)的。
因此，如上所述，當將來自相同族的不同尺寸的芯片設置在多個襯底尺寸上時，本發(fā)明首先設計具有最大體尺寸的襯底。然后對于較小體尺寸的設計是初始設計的子集。在每個襯底尺寸之間，對于每個物理位置的底表面焊盤分配是共用的，從而能夠實現(xiàn)設計結構的共享，以產(chǎn)生與本發(fā)明相關的成本和時間的節(jié)省。
傳統(tǒng)上，從劃線(scratch)已經(jīng)完成每個襯底設計，這利用了多得多的設計資源并且需要很長的周期時間以產(chǎn)生每個設計或網(wǎng)表。對于本發(fā)明，只是通過運行程序以獲得子網(wǎng)表，使子網(wǎng)表可以被快得多地傳遞給客戶，并且能夠快速獲得較小的設計，縮短了設計周期時間。
盡管已經(jīng)根據(jù)優(yōu)選實施例描述了本發(fā)明，但本領域技術人員將會認識到，在權利要求的主旨和范圍內，可以通過修改而實現(xiàn)本發(fā)明。
權利要求
1.一種芯片封裝的分級系統(tǒng)，包括主襯底；以及至少一個所述主襯底的子襯底。
2.如權利要求1所述的系統(tǒng)，其中所述子襯底包括所述主襯底的一致的邏輯和拓撲相關的部分。
3.如權利要求2所述的系統(tǒng)，其中所述子襯底具有與所述主襯底的所述部分相稱的管腳引出線圖案，使得所述子襯底是主體的邏輯上和物理上的子集。
4.如權利要求2所述的系統(tǒng)，其中所述子襯底具有與所述主襯底的所述部分相同的內部網(wǎng)表。
5.如權利要求1所述的系統(tǒng)，其中所述子襯底適合于容納比所述主襯底小的芯片。
6.如權利要求1所述的系統(tǒng)，其中所述主襯底是所述分級系統(tǒng)中的最大襯底。
7.如權利要求1所述的系統(tǒng)，其中所述主襯底包括能夠被所述芯片封裝支持的最大的邏輯和物理形式；以及所述子襯底通過從所述主襯底程序性刪除不需要的網(wǎng)絡而導出。
8.一種芯片封裝的分級系統(tǒng)，包括主襯底；以及至少一個所述主襯底的子襯底，其中所述主襯底包括能夠被所述芯片封裝支持的最大的邏輯和物理形式；以及所述子襯底通過從所述主襯底程序性刪除不需要的網(wǎng)絡而導出。
9.如權利要求8所述的系統(tǒng)，其中所述子襯底包括所述主襯底的一致的邏輯和拓撲相關的部分。
10.如權利要求9所述的系統(tǒng)，其中所述子襯底具有與所述主襯底的所述部分相稱的管腳引出線圖案，使得所述子襯底是主體的邏輯上和物理上的子集。
11.如權利要求9所述的系統(tǒng)，其中所述子襯底具有與所述主襯底的所述部分相同的內部網(wǎng)表。
12.如權利要求8所述的系統(tǒng)，其中所述子襯底適合于容納比所述主襯底小的芯片。
13.如權利要求8所述的系統(tǒng)，其中所述主襯底是所述分層系統(tǒng)中的最大襯底。
14.一種形成芯片封裝的分級系統(tǒng)的方法，所述方法包括設計主襯底；以及選取至少一個所述主襯底的子襯底。
15.如權利要求14所述的方法，其中所述子襯底包括所述主襯底的一致的邏輯和拓撲相關的部分。
16.如權利要求15所述的方法，其中所述子襯底具有與所述主襯底的所述部分相稱的管腳引出線圖案，使得所述子襯底是主體的邏輯上和物理上的子集。
17.如權利要求15所述的方法，其中所述子襯底具有與所述主襯底的所述部分相同的內部網(wǎng)表。
18.如權利要求14所述的方法，其中所述子襯底適合于容納比所述主襯底小的芯片。
19.如權利要求14所述的方法，其中所述主襯底是所述分級系統(tǒng)中的最大襯底。
20.如權利要求14所述的方法，其中所述主襯底包括能夠被所述芯片封裝支持的最大的邏輯和物理形式；以及所述子襯底通過從所述主襯底程序性刪除不需要的網(wǎng)絡而導出。
全文摘要
本發(fā)明公開了一種用于芯片封裝系統(tǒng)的結構，其包括主襯底(2A)和至少一個主襯底(2A)的子襯底(2B)。子襯底(2A)包括主襯底(2A)的一部分，其具有與主襯底(2A)的所述部分相同的管腳引出線圖案。子襯底(2B)具有與主襯底(2A)的所述部分相同的內部網(wǎng)表。子襯底(2B)適合于容納比主襯底(2A)要小的芯片。主襯底(2A)是所述系統(tǒng)中的最大襯底。本發(fā)明還制備了芯片封裝系統(tǒng)。本發(fā)明選取主襯底(2A)，然后選取該主襯底(2A)的子襯底(2B)。
文檔編號H01L23/538GK1695149SQ02829968
公開日2005年11月9日 申請日期2002年12月18日 優(yōu)先權日2002年12月18日
發(fā)明者S·哈薩蘭·巴蒂亞, S·瑪麗·科爾, S·邁克爾·克蘭默, L·賈森·弗蘭克爾, 埃里克·克蘭, A·肯尼思·帕佩, R·保羅·沃林 申請人:國際商業(yè)機器公司