專利名稱：橫向耗盡結(jié)構(gòu)的場效應(yīng)晶體管的制作方法
技術(shù)領(lǐng)域：
本發(fā)明的實施例涉及MOSFET(金屬氧化物半導(dǎo)體場效應(yīng)晶體管)器件等場效應(yīng)晶體管及其制作方法。
背景技術(shù)：
功率MOSFET器件是眾所周知的，并已應(yīng)用于許多場合，示例性應(yīng)用包括汽車電子設(shè)備、便攜電子設(shè)備、電源與電信設(shè)備。功率MOSFET器件的一個主要電學(xué)特性是其漏源通態(tài)電阻(RDS(on))，定義為漏電流遇到總電阻，正比于MOSFET等通時的功率耗用量.在垂向功率MOSFET器件中，該總電阻包括若干電阻分量，包括逆變溝道電阻(溝道電阻)、啟動基片電阻、外延部電阻和其它電阻。外延部一般為層形式，可稱作“外延層”。減小一個或多個這類MOSFET器件分量電阻，可降低MOSFET器件中的RDS(on).
希望降低RDS(on)，例如降低MOSFET器件的RDS(on)可減少其功耗，還可削減浪費的熱耗散。降低MOSFET器件的RDS(on)最好不有害地影響其它MOSRFT特性，諸如該器件的最大擊穿電壓(BVDSS)。在最大擊穿電壓下，MOSFET中反偏置的外延層/井二極管擊穿，導(dǎo)致大量不受控的電流在源漏間流動。
還希望盡量增大MOSFET器件的擊穿電壓而不增大RDS(on)。例如增大外延層電阻率或增加外延層厚度，就能增大MOSFET器件的擊穿電壓，但增大外延層厚度或外延層電阻率會不希望地增大RDS(on)。
希望提供一種擊穿電壓高而RDS(on)低的MOSFET器件。本發(fā)明的實施例解決了此類問題。

發(fā)明內(nèi)容
本發(fā)明諸實施例針對MOSFET器件與制造方法。MOSFET器件具有低的RDS(on)與高的擊穿電壓，如按目前的技術(shù)水平，在本發(fā)明的實施例中，與普通的200伏N的溝槽MOSFET相比，示例的200伏N溝槽MOSFET的RDS(on)可減小80％，同時保持高的擊穿電壓。
本發(fā)明一個實施例涉及一種場效應(yīng)晶體管器件，包括具有主表面和漏區(qū)的第一導(dǎo)電率型半導(dǎo)體基片；形成在半導(dǎo)體基片里表的第二導(dǎo)電率型井區(qū)；形成在井區(qū)里的第一導(dǎo)電率型源區(qū)；形成在源區(qū)附近的溝槽柵極；和從半導(dǎo)體基片主表面伸入半導(dǎo)體基片預(yù)定深度的條形槽。條形槽包含第二導(dǎo)電率型的半導(dǎo)體材料，在與半導(dǎo)體基片形成的界面形成PN結(jié)。
本發(fā)明另一實施例涉及形成場效應(yīng)晶體管器件的方法，包括在第一導(dǎo)電率型的半導(dǎo)體基片中形成第二導(dǎo)電率型井區(qū)，半導(dǎo)體基片具有主表面與漏區(qū)；在井區(qū)內(nèi)形成第一導(dǎo)電率型的源區(qū)；在源區(qū)附近形成溝槽柵極；形成從半導(dǎo)體基片主表面伸入半導(dǎo)體基片預(yù)定深度的條形槽；和在條形槽內(nèi)淀積第二導(dǎo)電率型的半導(dǎo)體材料。
本發(fā)明再一實施例涉及形成場效應(yīng)晶體管器件的方法，包括a)在具有主表面和漏區(qū)的第一導(dǎo)電率型的半導(dǎo)體基片內(nèi)形成第二導(dǎo)電率型井區(qū)；b)在井區(qū)內(nèi)形成第一導(dǎo)電率型源區(qū)；c)在源區(qū)附近形成柵極；d)形成從半導(dǎo)體基片主表面伸入半導(dǎo)體基片預(yù)定深度的條形槽；和e)在條形槽內(nèi)淀積第二導(dǎo)電率型的半導(dǎo)體材料，其中步驟a)～c)中至少有一個再現(xiàn)在步驟e)之后。
下面參照附圖詳述本發(fā)明諸實施例。
附圖簡介

圖1(a)～1(f)示出普通垂向溝槽MOSFET器件的示意截面圖，這些圖表明，當(dāng)施加增大的反偏壓時，垂向擴展耗盡區(qū)。
圖2(a)～2(f)示出本發(fā)明一實施例的垂向溝槽MOSFET器件的示意截面圖，這些圖表明，當(dāng)施加增大的反偏壓時，水平擴展耗盡區(qū)。
圖3(a)～3(f)示出本發(fā)明一實施例的垂向溝槽MOSFET器件的示意截面圖，這些圖表明，當(dāng)施加增大的反偏壓時，水平擴展耗盡區(qū)。
圖4是一條形圖，示出擊穿電壓額定值不同的各種MOSFET器件中組成RDS(on)的諸電阻分量。
圖5是本發(fā)明一實施例的溝槽MOSFET器件的曲線圖，對具有反向伏安曲線的普通溝槽MOSFET器件比較了反向伏安曲線。
圖6是具有不同P條深度的溝槽MOSFET器件的曲線圖，示出了反向伏安曲線，曲線示出改變P條深度對BVDSS的作用。
圖7是具有不同P條寬度的溝槽MOSFET器件的曲線圖，示出了反向伏安曲線，曲線示出改變P條寬度對BVDSS的作用。
圖8(a)～8(d)是截面圖，示出本發(fā)明一實施例形成MOSFET器件的方法。
圖8(e)示出MOSFET器件的截面圖，其中條具有P襯里與介質(zhì)內(nèi)部分。
特定實施例的描述發(fā)明人發(fā)現(xiàn)，為增大MOSFET擊穿電壓額定值，MOSFET中外延層的電阻變成越來越主要的RDS(on)分量，如計算機模擬指出，對于30伏的N溝槽MOSFET器件，外延層電阻約占特定RDS(on)的30％或以上。在MOSFET器件另一例中，對于200伏N溝槽MOSFET器件，外延層電阻占總特定RDS(on)的75～90％。因而尤其對較高電壓應(yīng)用而言，希望減小外延層電阻，從而減小相應(yīng)MOSFET器件的RDS(on)。減小RDS(on)最好不劣化MOSFET器件的擊穿電壓特性。
為示明本發(fā)明的實施例，準(zhǔn)備了許多數(shù)字實例。應(yīng)該理解，這里提供的數(shù)字實例諸如擊穿電壓、RDS(on)等，只用于示例目的。應(yīng)用中的各種數(shù)值可以明顯地或不明顯地變化，視所用的特定半導(dǎo)體制造工藝尤其是半導(dǎo)體工藝將來的發(fā)展而定。
在正常操作狀態(tài)下，在外延層與同外延層相對導(dǎo)電率型井區(qū)之間的結(jié)處形成耗盡區(qū)，得出溝槽或平面DMODFET(雙擴散型金屬氧化物半導(dǎo)體場效應(yīng)晶體管)的最大擊穿電壓(BVDSS)。在結(jié)兩端加上反偏壓而形成該耗盡區(qū)。在擊穿電壓下，反偏置的外延層/井二極管擊穿，大量電流開始流動。柵源短接時，電流在源漏間通過雪崩倍增過程流動。
可參照圖1(a)～1(f)描述在普通溝槽MOSFET器件中形成耗盡區(qū)，這些圖示出普通垂向溝槽MOSFET器件的示意截面圖，各個截面圖都示出半導(dǎo)體基片29主表面的多種柵結(jié)構(gòu)45。半導(dǎo)體基片29包括N-外延層32和漏區(qū)31。圖(a)中，示出了N+源區(qū)、P-井和P+體區(qū)。為了清楚地示出水平耗盡效應(yīng)，圖1(b)～1(f)、2(a)～2(f)和3(a)～3(f)未示出N+源區(qū)與P+體區(qū)。
在該實例中，N-外延層32的電阻率為5.0Ω-cm，外延層摻雜濃度Na(epi)為1×1015cm-3，N-外延層32的厚度為20微米。該器件還具有16.5微米的“有效”外延層厚度(有時稱為“有效外延”)，它是在計反了從N+漏區(qū)31向上擴散的原子并在半導(dǎo)體基片29中形成了摻雜區(qū)等區(qū)域(如P-井)以后的外延層厚度。例如，有效外延層厚度可能基本上等于P+體或P-井底部與N-外延層32中從N+基片31向上擴散施主的終點間的距離。器件的有效外延層還可包括該器件的漂移區(qū)。
圖1(a)～1(f)還示出了施加不同反偏壓時建立的最大電場(Emax)。如圖所示，增大反偏壓時，也提高了Emax。對于給定的摻雜濃度，若Emax超過臨界電場，就出現(xiàn)雪崩擊穿，因此希望Emax小于該臨界電場。
圖1(a)～1(f)分別示出對普通溝槽MOSFET器件施加0伏、10伏、50伏、100伏、200伏和250伏增大的反偏壓時耗盡區(qū)50擴展的情況。如圖所示，施加更大的反偏壓時，耗盡區(qū)50沿P-井/外延層界面到N+漏區(qū)31的方向“垂直地”擴展。在普通溝槽MOSFET器件中，這種耗盡區(qū)垂向生長迫使在較低RDS(on)與較高BVDSS之間采取折衷。
本發(fā)明提供一種改進(jìn)的MOSFET器件，其中在施加較高反偏壓時，耗盡區(qū)先“水平地”擴展。在本發(fā)明諸實施例中，在半導(dǎo)體基片內(nèi)形成若干附加的(較佳為深度的)溝槽，這些深溝槽最終用于形成條，從而引起水平擴展耗盡區(qū)的形成。這些條包括導(dǎo)電率型與外延層相對的材料，例如條包括P型材料(如P、P+或P-硅)，而外延層包括N型材料。各根條出現(xiàn)在相鄰的柵結(jié)構(gòu)之間，可從半導(dǎo)體基片主表面伸入外延層。條還可伸入外延層任何合適的距離，如在有些實施例中，條一直延伸到外延層/漏區(qū)界面。有了條就可使用電阻更低的外延層而不超出臨界電場。如下面要詳述的，能減小RDS(on)而不有害地影響擊穿電壓等其它MOSFET器件特性。
圖2(a)～2(f)示出本發(fā)明一實施例，圖中示出施加更大反偏壓時耗盡區(qū)的擴展情況。圖2(a)～2(f)所示實例中施加的柵偏壓為0伏、1伏、2伏、10伏、200伏和250伏。像圖1(a)～1(f)的普通溝槽MOSFET器件一樣，圖2(a)～2(f)的各截面包括多個槽柵結(jié)構(gòu)45與N-外延層32，后者在半導(dǎo)體基片29中。
但在圖2(a)～2(f)中，導(dǎo)電率型與N-外延層32相對的多根溝槽成形條35(如P條)分別置于相鄰柵結(jié)構(gòu)45之間。本例中，條35包括P型材料。如圖2(a)～2(c)所示，施加更大反偏壓時，耗盡區(qū)50起動“水平地”擴展離開條35兩側(cè)。當(dāng)耗盡區(qū)32從相鄰的條35側(cè)面擴展時，相鄰條35之間的區(qū)域被迅速地耗盡了電荷載流子。在相鄰條35之間的區(qū)域耗盡電荷載流子后，耗盡區(qū)50沿條35兩端朝N+漏區(qū)31的方向垂直地擴展。本例的外延層32被耗盡的電荷載流子比起初以“垂直”方式(如圖1(a)～1(f)所示)出現(xiàn)耗盡時要快得多。如圖2(c)(反偏壓＝2伏)和圖1(e)(反偏壓＝200伏)所示，耗盡區(qū)50在面積上類似于小得多的施加電壓(2伏比200伏)。
圖3(a)～3(f)示出本發(fā)明另一實施的另一MOSFET器件的截面，圖中相同的元件由同樣的標(biāo)號指示。但與前面諸圖描述的MOSFET器件不一樣，圖3(a)～3(f)所示的MOSFET器件里的外延層50，電阻率為0.6Ω-cm，摻雜濃度為1×1016cm-3，厚度為16微米，有效外延層厚度為12.5微米。
圖3(a)～3(f)分表示出耗盡區(qū)50在反偏壓為0伏、10伏、50伏、100伏、200伏和250伏時的變化。像2(a)～2(f)的MOSFET器件實施例一樣，當(dāng)施加更高反偏壓時，耗盡區(qū)50起初“水平地”擴展。同樣在該例中，對所述的摻雜濃度而言，在各施加的反偏壓下的最大電場(Emax)不超過雪崩擊穿的臨界電場。因此，應(yīng)用更薄和更低的電阻率，可得到高擊穿電壓(如250伏)。更薄更低的電阻率外延層有利于形成更低電阻外延層，因而減小了RDS(on)值。調(diào)整條35的尺度與摻雜程度，可平衡條內(nèi)總電荷與外延層耗盡區(qū)50內(nèi)的總電荷。
如上所述，隨著MOSFET器件擊穿電壓額定值增大，外延層電阻成為總特定RDS(on)中明顯增大的分量。例如，圖4的條形圖示出若干擊穿電壓額定值不同的N溝道MOSFET器件RDS(on)的某些分量，條(a)代表控制N溝道30伏MOSFET器件在500A下的RDS(on)，條(b)～(f)指擊穿電壓各為60、80、100、150與200伏的普通溝槽N溝道MOSFET器件。在圖4中可看出，擊穿電壓增大時，外延層電阻對RDS(on)的影響更大，如在普通200伏N溝道MOSFET器件實例中，外延層電阻占總特定RDS(on)的902以上。反之，在30伏N溝道MOSFET實例中，外延層電阻對RDS(on)的影響小得多。
在本發(fā)明諸實施例中，外延層配用溝槽條可減小外延層電阻，與同樣擊穿電壓額定值的同類普通MOSFET器件相比，這樣就減小了RDS(on)。例如，圖4的條(g)示出對本發(fā)明一實施例的溝槽MOSFET器件的改進(jìn)。如圖所示，當(dāng)在MOSFET器件中使用與外延層相對導(dǎo)電率的溝槽條時，可明顯減小外延層電阻。如條(g)所示，200伏溝槽N溝道MOSFET器件的總特定RDS(on)小于1.4毫Ω-cm2。與之相對照，它相對導(dǎo)電率條的普通200伏N溝道槽MOSFET，總特定RDS(on)為7.5毫Ω-cm2。因此，與普通溝槽MOSFET器件相比，本發(fā)明這些實施例RDS(on)可減小5倍以上。
圖5～11示出本發(fā)明諸實施例的MOSEFT器件的反向伏安曲線圖。
圖5的曲線示出普通溝槽MOSEFT器件和本發(fā)明一實施例MOSEFT器件的反向伏安曲線。圖5示出兩個無P-條的MOSEFT器件的伏安曲線500、502。第一曲線500為外延層電阻為0.8毫Ω-cm、外延層厚度為15微米的MOSEFT器件，第二曲線502是外延層電阻率為4.6毫Ω-cm、外延層厚度為19.5微米的MOSEFT器件。預(yù)計外延層較厚、電阻較高的MOSEFT器件具有更高的擊穿電壓。
圖5還示出本發(fā)明一實施例的伏安曲線504。該例的外延層電阻為0.8毫Ω-cm，外延層厚度為15微米，P-條深12微米。如伏安曲線504所示，該器件實施例具有較薄的外延層電阻率(因而低的RDS(on))。而且擊穿電壓近220伏，與電阻更大且更厚的延層厚的普通MOSEFT器件的擊穿電壓相當(dāng)。
圖6示出本發(fā)明諸實施例中MOSEFT器件的反向伏安曲線，表明改變P-條深度對BVDSS的影響。這些器件的外延層電阻為0.8毫Ω-cm，厚13微米，P-條寬1.0微米。P-的摻雜濃度為2.2×1016cm-3，P-條深度各為8、10、12微米。這些變型的伏安曲線表明，增大P-條深度可提高擊穿電壓。
圖7示出本發(fā)明諸實施例中MOSFET器件的反向伏安曲線，表示P-條寬度變化對BVDSS的影響。本例器件中，外延層的電阻為0.8Ω-cm，厚13微米。P-條深10微米，P-條摻雜濃度為2.2×1016cm-3。圖中示出了P-條寬0.8、1.0、與1.2微米的伏安曲線，表明在P-條寬為1微米，擊穿電壓較高。
本發(fā)明諸實施例能應(yīng)用于溝槽與平面兩種MOSFET工藝，但優(yōu)選溝槽MOSFET器件，因其占用空間小于平面MOSFET器件。在任一種情況中，在有些實施例中，器件的擊穿電壓為100～400伏。出于示例目的，下面按溝槽柵工藝描述本發(fā)明MOSFET器件的制造方法。
圖8(d)示出本發(fā)明一實施例中功率溝槽MOSFET器件的詳圖。該器件的半導(dǎo)體基片具有漏區(qū)31及其附近的N-外延部32，基片29可包括任一合適的半導(dǎo)體材料，包括Si、GaAs等。該器件的漂移區(qū)出現(xiàn)在半導(dǎo)體基片29的外延部32里。多個柵結(jié)構(gòu)45接近半導(dǎo)體基片29的主表面時，各柵結(jié)構(gòu)45包括柵極43和位于其上的介質(zhì)層44。半導(dǎo)體基片29上形成多個N+源區(qū)36，各N+源區(qū)36鄰近柵結(jié)構(gòu)45之一并形成多個P-井區(qū)34內(nèi)，而后者也形成在半導(dǎo)體基片29內(nèi)。各P-井區(qū)34鄰近柵結(jié)構(gòu)45之一。半導(dǎo)體基片29的主表面28上有源區(qū)36的觸點41，它包括鋁等金屬。為清楚起見，圖8(d)未示出可能出現(xiàn)在MOSFET器件里的其它元件(如鈍化層)。
在圖8(d)中，半導(dǎo)體基片29中有溝槽P-條35。在柵結(jié)構(gòu)45形成柵結(jié)構(gòu)陣列45時，多根P-條35各自位于相鄰的柵結(jié)構(gòu)45之間。圖8(d)的P-條35位于相鄰的柵結(jié)構(gòu)45之間。如圖所示，P-條35通常垂直，一般定向成垂直于半導(dǎo)體基片29的定向，并通過柵結(jié)構(gòu)45伸透大部分N-外延部32。本例中，N-外延部32圍繞P-條35的低部與兩側(cè)，P-條35的兩側(cè)與下面的摻雜濃度相似。較佳地，P-條35通常具有平行的側(cè)壁和平坦的低部。若側(cè)壁平行，薄的P-條35就位于相鄰的柵結(jié)構(gòu)45之間。柵結(jié)構(gòu)45之間的節(jié)距減至最小。使MOSFET陣列的尺寸縮小。在本發(fā)明諸實施例中，柵結(jié)構(gòu)45(或柵極)的節(jié)距小于10微米(如4～6微米)。P-條35的寬度小于2或3微米(如1～2微米)。
在本發(fā)明諸實施例中，條形槽與半導(dǎo)體基片中外延部相對摻雜的材料填充或鑲襯。這關(guān)實施例示于圖8(e)，下面加以詳述。若該條襯有導(dǎo)電率型與外延部相對的材料，它就包括內(nèi)介質(zhì)部和導(dǎo)電率型與外延部相對的外半導(dǎo)體層，例如前者包括二氧化硅或空氣，后者包括P或N型外延硅。
出現(xiàn)的摻雜條還可用作粗主體來改善形成器件的堅固性，如像外延層內(nèi)有P型粗重體一樣，有穿透外延層的P-條可穩(wěn)定器件的電壓變化，從而提高了器件的可靠性。
可參照圖8(a)～8(d)描述形成本發(fā)明功率溝槽MOSFET器件的合適方法。
參照圖8(a)，準(zhǔn)備一包括半導(dǎo)體基片29的結(jié)構(gòu)。半導(dǎo)體基片29包括N+漏31和N-外延部32。在半導(dǎo)體基片29的主表面28附近形成柵槽30，這些柵槽可用例如本領(lǐng)域已知的各向異性蝕刻法形成。柵槽30形成后，在其內(nèi)用本領(lǐng)域已知的方法形成柵結(jié)構(gòu)45，各柵結(jié)構(gòu)45包括介質(zhì)層44和柵極43，柵極43包括多晶硅，介質(zhì)層44包括二氧化硅。
在形成柵結(jié)構(gòu)45的前后，可在半導(dǎo)體基片29內(nèi)形成源區(qū)、井區(qū)和其它結(jié)構(gòu)。參照圖8(b)，先在半導(dǎo)體基片29內(nèi)形成P-井區(qū)34，再形成N+源區(qū)36，這些區(qū)域可用普通的離子注入或擴散工藝形成。本例中，在形成柵結(jié)構(gòu)45后再形成這些摻雜區(qū)。
由Brian Sze-Ki Mo、Duc Chau、Steven Sapp、Izak Bemcuya和Dean EdwardPraobsc提出的題為“Field Effect Transistor and Methool of Its Manufacture”的美國專利申請No.08/970,221，詳述了井區(qū)、柵結(jié)構(gòu)、源區(qū)與粗主體的形成。該申請已轉(zhuǎn)讓給本申請的受讓人，其內(nèi)容通過引用包括在這里。
在諸實施例中，形成了源區(qū)、井區(qū)和/或柵結(jié)構(gòu)后，在半導(dǎo)體基片29內(nèi)形成一條或多條條形槽30，如在形成了P-井區(qū)34、N+源區(qū)36和柵結(jié)構(gòu)45后，如用各向異性蝕刻工藝形成圖8(c)的條形槽30。形成的條形槽30從半導(dǎo)體基片29的主表面28延伸，通過柵結(jié)構(gòu)45延伸任一合適的距離到達(dá)外延部32與漏區(qū)31間的界面。較佳地，條形槽30(和置于其內(nèi)的條材料)端接的深度介于N-外延部32厚度的一半與整個厚度之間，如條形槽30伸到外延部32與漏區(qū)31之間的界面。
條形槽30形成后，如圖8(d)所示，在其內(nèi)形成條35，它包括第二導(dǎo)電率型的材料。在本發(fā)明諸實施例中，第二導(dǎo)電率型材料是一種外延材料，諸如外延P型硅(如P、P+、P-硅)。條形槽用任何合適的方法填充，包括選擇性外延生長(SEG)工藝，例如用原位摻雜的外延硅填充條形槽30。
第二導(dǎo)電率型材料可以如圖8(d)那樣全部填滿條形槽30，或像圖8(e)那樣鑲襯條形槽35。在圖8(e)中，相同的標(biāo)號指示與圖8(d)中同樣的元件。但在該例中，條35包括P-層35(a)和內(nèi)介質(zhì)材料35(b)，先在形成的條形槽內(nèi)淀積P-層35(a)，再淀積介質(zhì)材料35(b)以填充P-層35(a)形成的腔。或者，通過使P-層35(a)氧化而形成內(nèi)介質(zhì)材料，該介質(zhì)材料35(b)包括二氧化硅等材料或空氣。
Gordon Madsen與Joelle Sharp提出的題為“Method of Manufacturing a TrenchMOSFET Using Selective Growth Epmaxy”的美國專利申請No.09/587,720，描述了可在溝槽內(nèi)形成摻雜的材料處延條的其它合適方法。該申請已轉(zhuǎn)讓給本發(fā)明受讓人，通過引用包括在這里。
如上所述，最好在形成了源區(qū)36、柵結(jié)構(gòu)45和井區(qū)34中至少一個以后，再形成條形槽30和第二導(dǎo)電率型的條35。通過在形成這些器件元件后形成條35，后者就不經(jīng)歷形成柵結(jié)構(gòu)45或P-井區(qū)34所用的高溫處理，例如形成P-井區(qū)所用的高溫處理(如離子注入、高溫驅(qū)動)可能在高溫下(如大于1100℃)長達(dá)1～3小時。另一方面，在半導(dǎo)體基片29中形成P-條35并不有害地影響先前形成的柵結(jié)構(gòu)45、P-井區(qū)34或N+源區(qū)36。在形成P-條35之前形成這些器件元件，減少了外延層內(nèi)P-條35因持久的高溫處理而擴散失去其形狀的可能性。若出現(xiàn)這種情況，則P-條35的寬度沿P-條35可能不均勻，會降低形成器件的有效性，例如摻雜物會從橫向放大的P-條35擴散入MOSFET器件的溝道區(qū)，影響該器件的閾壓特性。而且，較寬的P-條導(dǎo)致較大的柵結(jié)構(gòu)45節(jié)距，因而增大了相應(yīng)柵結(jié)構(gòu)陣列45的尺寸。
P-條35形成后，可淀積附加材料層，包括金屬接觸層41和鈍化層(未示出)。這些附加層可用本領(lǐng)域已知的任何合適方法形成。
雖然圖示并描述了若干特定實施例，但本發(fā)明的實施例不止這些，例如本發(fā)明諸實施例針對N型半導(dǎo)體，P-條等作了描述。應(yīng)該理解，本發(fā)明不限于此，圖示和描述的結(jié)構(gòu)的摻雜極性可以相反。而且，雖已詳述了P-條，但應(yīng)明白，本發(fā)明諸實施例使用的條可以是P型或N型。條或其它器件元件也可具有任意合適的受主或施主濃度(如+、++、-、--等)。
本文應(yīng)用的諸術(shù)語與表達(dá)用來描述，并不用來限制，在使用這類術(shù)語與表達(dá)方面并不排斥圖示和描述的同等特征或其部分，顯然，各種修正都在發(fā)明權(quán)利要求范圍內(nèi)。而且，本發(fā)明任一實施例的任一或多個特征可與本發(fā)明任何其它實施例的任一或多個特征相結(jié)合而不違背本發(fā)明范圍。
權(quán)利要求
1.一種場效應(yīng)晶體管器件，其特征在于包括具有主表面和漏區(qū)的第一導(dǎo)電率型半導(dǎo)體基片；形成在半導(dǎo)體基片內(nèi)的第二導(dǎo)電率型井區(qū)；形成在井區(qū)內(nèi)的第一導(dǎo)電率型源區(qū)；形成鄰近于源區(qū)的溝槽柵極；和從半導(dǎo)體基片表面伸入半導(dǎo)體基片預(yù)定深度的條形槽，該條形槽包含的第二導(dǎo)電率型半導(dǎo)體材料在與半導(dǎo)體基片形成的界面構(gòu)成-PN結(jié)。
2.權(quán)利要求1的場效應(yīng)晶體管器件，其中第一導(dǎo)電率型包括N型，第二導(dǎo)電率型包括P型。
3.權(quán)利要求1的場效應(yīng)晶體管器件，其中柵極包括多晶硅。
4.權(quán)利要求1的場效應(yīng)晶體管器件，其中條形槽從主表面延伸到漏區(qū)。
5.權(quán)利要求1的場效應(yīng)晶體管器件，其中器件是一種擊穿電壓為100～400伏的功率MOSFET。
6.權(quán)利要求1的場效應(yīng)晶體管器件，其中條形槽還包含鑲襯條形槽的介質(zhì)材料，第二導(dǎo)電率型半導(dǎo)體材料置于鑲料部內(nèi)。
7.權(quán)利要求1的場效應(yīng)晶體管器件，其中半導(dǎo)體基片包括一外延部。
8.權(quán)利要求7的場效應(yīng)晶體管器件，其中外延部厚度小于40微米。
9.權(quán)利要求7的場效應(yīng)晶體管器件，其中外延部有漂移區(qū)。
10.權(quán)利要求7的場效應(yīng)晶體管器件，其中外延部電阻率小于14Ω-cm。
11.權(quán)利要求1的場效應(yīng)晶體管器件，其中漏區(qū)包含N+半導(dǎo)體材料。
12.一種形成場效應(yīng)晶體管器件的方法，其特征在于包括在第一導(dǎo)電率型半導(dǎo)體基片內(nèi)形成第二導(dǎo)電率型井區(qū)，半導(dǎo)體基片具有主表面和漏區(qū)；在井區(qū)內(nèi)形成第一導(dǎo)電率型源區(qū)；鄰近源區(qū)形成溝槽柵極；形成從半導(dǎo)體基片主表面伸入半導(dǎo)體基片預(yù)定深度的條形槽；和在條形槽內(nèi)淀積第二導(dǎo)電率型半導(dǎo)體材料。
13.權(quán)利要求12的方法，其中在形成源區(qū)后形成條形槽。
14.權(quán)利要求12的方法，其中第一導(dǎo)電率型包括N型，第二導(dǎo)電率型包括P型。
15.權(quán)利要求12的方法，其中半導(dǎo)體基片有一定向，條形槽垂直于半導(dǎo)體基片的該定向。
16.權(quán)利要求12的方法，其中柵極包括多晶硅。
17.權(quán)利要求12的方法，其中第二型半導(dǎo)體材料包括外延硅。
18.權(quán)利要求12的方法，其中在形成柵結(jié)構(gòu)、井區(qū)和源區(qū)后再形成條形槽。
19.權(quán)利要求12的方法，其中該方法還包括在條形槽內(nèi)淀積介質(zhì)材料。
20.一種形成場效應(yīng)晶體管器件的方法，其特征在于包括a)在具有主表面和漏區(qū)的第一導(dǎo)電率型半導(dǎo)體基片內(nèi)形成第二導(dǎo)電率型井區(qū)；b)在井區(qū)內(nèi)形成第一導(dǎo)電率型源區(qū)；c)鄰近源區(qū)形成柵極；d)形成從半導(dǎo)體基片主表面伸入半導(dǎo)體基片預(yù)定深度的條形槽；和e)在條形槽內(nèi)淀第二導(dǎo)電率型半導(dǎo)體材料，其中步驟a)、b)、c)中至少一個在步驟e)之后出現(xiàn)。
21.權(quán)利要求20的方法，其中步驟d)和e)在步驟a)、b)、c)之后執(zhí)行。
22.權(quán)利要求20的方法，其中柵極是溝槽柵極。
23.權(quán)利要求20的方法，其中第一導(dǎo)電率型包括N型，第二導(dǎo)電率型包括P型。
24.權(quán)利要求20的方法，其中形成條形槽包括各向異性蝕刻。
25.一種按權(quán)利要求20的工藝制作的場效應(yīng)晶體管器件。
26.如權(quán)利要求1所述的場效應(yīng)晶體管器件，其中條形槽延伸通過井區(qū)。
全文摘要
揭示了一種場效應(yīng)晶體管器件及其制作方法。該器件包括從半導(dǎo)體基片主表面伸入半導(dǎo)體基片預(yù)定深度的條形槽，該條形槽包含的第二導(dǎo)電率型半導(dǎo)體材料在與半導(dǎo)體基片形成的界面形成一個PN結(jié)。
文檔編號H01L29/10GK1628377SQ02829051
公開日2005年6月15日 申請日期2002年3月29日 優(yōu)先權(quán)日2002年3月29日
發(fā)明者B·D·馬錢特 申請人:費查爾德半導(dǎo)體有限公司