專利名稱：垂直雙柵極場效應晶體管的制作方法
技術(shù)領域：
本發(fā)明一般地涉及高性能場效應晶體管，所述的高性能場效應晶體管適用于極高密度的半導體集成電路，更具體地說，涉及具有一個位于另一個之上的源極和漏極的垂直雙柵極場效應晶體管以及其他具有無邊界接觸部分(borderless contact)的半導體器件。
背景技術(shù)：
場效應晶體管已經(jīng)出現(xiàn)很多年了，并且現(xiàn)在除了最苛刻的高頻需求之外，場效應晶體管可以用于各種復雜的數(shù)字集成電路中?？偟膩碚f，場效應晶體管與雙極性晶體管相比多少可以更容易地制造并且在加工過程中可以有更大的加工窗口(process windows)，另外，還可以簡化電路及器件的設計。
隨著對更高的數(shù)字開關性能的要求的增加，同時也隨著對功能以及制造的經(jīng)濟效益的要求的增加，對晶體管占用面積(footprint)(以及，因此，電流承載能力)的約束也增加了。另外，由于很多晶體管被放置在給定的芯片空間內(nèi)，并且開關和/或時鐘頻率已被提高，所以需要以降低的電壓運行以便減少功率消耗。以降低的電壓運行往往會減小運行裕度和晶體管開狀態(tài)和關狀態(tài)之間的電阻差。這種效應是由于以降低的電壓從距離傳導溝道內(nèi)的柵極電介質(zhì)較大距離處控制耗盡的能力的下降而產(chǎn)生的。
因此，近來人們對柵極位于傳導溝道的相對兩側(cè)或是柵極完全包圍或部分包圍傳導溝道的場效應晶體管的設計很感興趣。另外，從性能和電路設計和功能的角度出發(fā)，非常希望能夠在位于傳導溝道相對兩側(cè)的分離的柵極結(jié)構(gòu)上施加不同的電壓。
然而，在傳導溝道的相對的表面上提供一個或多個柵極結(jié)構(gòu)或者甚至是提供單個在傳導溝道的不同側(cè)延伸的柵極結(jié)構(gòu)意味著增加晶體管結(jié)構(gòu)的復雜性。在與傳統(tǒng)的場效應晶體管的尺寸相同或者比傳統(tǒng)的場效應晶體管的尺寸更小的尺寸上不總是能夠?qū)崿F(xiàn)這種增加的復雜性。例如，最近已經(jīng)提出了幾種成功的設計，它們采用一個垂直的凸棱(fin)作為傳導溝道，而柵極結(jié)構(gòu)被布置在其側(cè)面上。然而，該傳導路徑基本上與芯片的表面平行，因而盡管設計允許以次光刻(sub-lithographic)尺寸制作某些結(jié)構(gòu)(例如，比用于抗蝕劑圖案曝光來形成其他結(jié)構(gòu)的光刻工具的分辨率更小)，源極和漏極必須物理地和柵極結(jié)構(gòu)分隔開；這樣至少在一維上增加了晶體管的占用面積。
另外，一些增加輻射能量光刻工具的分辨率的光刻技術(shù)，例如相移掩模，只能形成封閉幾何形狀的部件。這個限制通常需要額外的“修剪”處理以便形成例如晶體管溝道的長度，并且因此一般會有損于保持對其進行嚴格控制的能力。
另外，由于光刻以及半導體加工的基本特性，幾乎總是將場效應晶體管配置成其傳導溝道基本上平行于芯片表面延伸。雖然在理論上可以配置場效應晶體管的傳導溝道，使其基本上正交于(例如，“垂直于”)芯片的表面，但是在實際上，在迄今為止提出的設計中，形成與這種晶體管的源極、漏極以及柵極的連接更加困難；從而降低了制造產(chǎn)量并且消耗了大量的芯片空間同時還大大增加了加工的復雜性。

發(fā)明內(nèi)容
因此，本發(fā)明的一個目的在于提供一種具有兩個可能相互無關的柵極結(jié)構(gòu)且縮小了占用面積的場效應晶體管，通過提供垂直延伸的傳導溝道，可以在高集成密度下可靠地制造這種場效應晶體管。
本發(fā)明的另一個目的在于提供一種雙柵極垂直場效應晶體管，可以通過采用不同的光刻技術(shù)以小的尺寸和高的集成密度可靠地制造所述的雙柵極垂直場效應晶體管。
本發(fā)明的另一個目的在于提供一種垂直場效應晶體管設計，所述的設計可以很方便地制作與該晶體管的源極、柵極和漏極的接觸部分，借此，與較低的擴散區(qū)的接觸部分相對柵極來說是無邊界的。
為了實現(xiàn)本發(fā)明的這些以及其他的目的，提供了一種垂直場效應晶體管，所述的垂直場效應晶體管包括一個半導體柱傳導溝道、位于與所述的半導體柱相鄰的溝槽中的柵電極、與柵電極相鄰且位于所述的半導體柱對面的絕緣層、位于溝槽中的柵電極之上且與所述的半導體柱相鄰的側(cè)壁、溝槽中的位于柵電極之上且與側(cè)壁相鄰的絕緣材料，所述的絕緣材料相對于所述的側(cè)壁以及所述的半導體柱可以被有選擇地刻蝕。
按照本發(fā)明的另一方面，提供了一種集成電路裝置，該裝置包括包圍著襯底上晶體管位置的隔離材料，在所述的晶體管位置處形成的垂直場效應晶體管，該晶體管具有形成于一個溝槽中的柵電極結(jié)構(gòu)，在溝槽中位于隔離材料和柵電極結(jié)構(gòu)之間的絕緣材料層，所述的隔離材料相對于所述的絕緣材料層可以被有選擇地刻蝕，并且沿著絕緣層和隔離材料的接觸面形成有接觸開口。
按照本發(fā)明的另一個方面，提供了一種制作包括場效應晶體管的半導體器件的方法，該方法包括如下的步驟在第一絕緣材料體上的溝槽中形成一個半導體柱，所述的溝槽延伸到半導體材料層，在所述的溝槽的壁上形成第二絕緣材料層，并且穿過所述的第一絕緣材料，相對于且鄰近于所述的第二絕緣材料，有選擇地刻蝕到所述半導體材料的接觸開口。
按照本發(fā)明的另一個方面，提供了一種晶體管，所述的晶體管包括一個襯底、第一擴散區(qū)、在第一擴散區(qū)之上的第二擴散區(qū)、在第一和第二擴散區(qū)之間垂直延伸的溝道、在所述的溝道的至少一側(cè)延伸的柵極結(jié)構(gòu)，以及相對于所述的柵極結(jié)構(gòu)來說是無邊界的與第一擴散區(qū)的接觸部分。


通過參考附圖以及下文中本發(fā)明的一個優(yōu)選實施例的詳細說明，可以更好地理解本發(fā)明前述的以及其他的目的、方面以及優(yōu)點，其中圖1A、1B和1C分別是按照本發(fā)明的場效應晶體管的初始形成階段的平面圖和橫截面圖，圖2A、2B、2C、3A、3B、3C、4A、4B、4C、5A、5B、5C、6A、6B、6C、7A、7B、7C、8A、8B、8C、9A、9B、9C、10A、10B、10C、11A、11B、11C、12A、12B、12C、13A、13B、13C、14A、14B、14C、15A、15B、15C、16A、16B、16C、17A、17B、17C、18A、18B、18C、19A、19B、19C、20A、20B、20C、21A、21B、21C、22A、22B、22C、23A、23B、23C、24A、24B和24C是按照本發(fā)明的第一實施例的晶體管的形成的中間階段的平面圖以及橫截面圖，并且圖25A、25B、25C、26A、26B、26C、27A、27B、27C、28A、28B、28C、29A、29B、29C、30A、30B、30C、31A、31B、31C、32A、32B、32C、33A、33B、33C、34A、34B、34C、35A、35B、35C、36A、36B、36C、37A、37B、37C、38A、38B、38C、39A和39B是按照本發(fā)明的第二實施例的晶體管的形成的中間階段的平面圖以及橫截面圖。
具體實施例方式
現(xiàn)在參考附圖，更確切地說參考圖1A、1B以及1C，它們表示了按照本發(fā)明的晶體管的制造的早期階段。應當注意，在所有的圖中，1A、2A等所指的圖是本器件在各個制造階段的平面圖，而且，除非在同一圖中指示出了其他的截面位置，例如像圖22A-24A那樣穿過接觸部分放置不同的截面位置，而不是如圖1A中所示的那樣放置截面，否則圖1B、2B等(“B”標識符)以及1C、2C等(“C”標識符)分別是如圖1A所示的沿著截面1-1和2-2的截面圖。
另外，具有標識符“B”和“C”的圖表示按照本發(fā)明的晶體管的n型和p型的變體。一般地，可以在同一晶片或芯片上的不同的位置上依次按照本領域的技術(shù)人員所熟知的封擋掩模(block-out mask)方法形成這兩種變體。因此，應當理解，在平面圖(“A”標識符)中所表示的區(qū)域為按照本發(fā)明的晶體管的制造所涉及的晶片區(qū)域，并且如圖所示，截面圖(如“B”和“C”標識符所表示的)中的側(cè)面尺寸可能會較大，這表示平面圖中所示的區(qū)域之外所包圍著的晶片區(qū)域。在其他方面，橫截面中表示的部件的尺寸一般地相應于平面圖中表示的部件的尺寸，但并不是與其成比例的。
從絕緣體上硅晶片100開始，最好是通過熱處理，形成屏蔽氧化物110，并且在整個晶片上施加抗蝕劑層120。該抗蝕劑層首先被在PMOS源極區(qū)域內(nèi)形成圖案(140)，并且按照所形成的圖案以一種能量級別將硼植入其中，這將形成一個掩埋的植入?yún)^(qū)域160。屏蔽氧化物110用于通過有效地隨機化離子的軌跡以及植入方向來調(diào)控離子植入的深度。然后將形成圖案的抗蝕劑層剝?nèi)ゲ⑶沂┘恿硪幌嗨频目刮g劑層130，并且在NMOS源極區(qū)域內(nèi)形成圖案(150)。然后植入砷以形成相似的掩埋區(qū)域170，結(jié)果得到圖1A-1C中所示的結(jié)構(gòu)。
為了形成圖2A-2C所示的結(jié)構(gòu)，可能要將屏蔽氧化物110剝除，并且如果希望的話，可以用一襯墊氧化物110’替代。一般地，最好替換掉屏蔽氧化物110以避免植入操作帶來損害的風險。然后，在其上沉積一厚層的氧化鍺210，隨后是一層氮化硅220。氧化鍺的厚度對于溝道長度控制來說是一個關鍵的參數(shù)，正如通過下面的討論本領域的技術(shù)人員將會了解這的那樣。然后，如圖3A-3C所示，施加一個抗蝕劑層310并且將其形成圖案(315)，并且刻蝕氮化物和氧化鍺層以形成晶體管區(qū)域330，并且規(guī)定了溝道的寬度以及晶體管電流。這些材料被犧牲了，之所以選擇這些材料，是由于相對于該晶體管結(jié)構(gòu)中的其他材料，采用這些材料可以獲得有差別的選擇性的刻蝕速度。本領域的技術(shù)人員應該容易了解其他適合的材料。
然后，將刻蝕后的區(qū)域氧化并且填滿氧化硅或者其他所希望使用的淺溝槽隔離(STI)材料410。然后，其表面被通過化學/機械拋光的方法平面化，并且到達剩余的氮化物層220的氮化物拋光停止表面420，這樣產(chǎn)生了如圖4A-4C所示的結(jié)構(gòu)。
現(xiàn)在參考圖5A-5C，通過施加抗蝕劑層510來確定用于形成垂直硅柱的模子的位置，所述的垂直硅柱將形成晶體管的垂直傳導溝道。然后抗蝕劑層被使用硬相移掩模(hard phase shift mask)或其他的光刻工藝或者其他的處理技術(shù)，例如，使用用于控制寬度的隔板，進行曝光，并且被處理以便形成窄的(可能是次光刻的寬度)跨過非STI區(qū)域的線形圖案520。然后，如圖6A-6C所示，按照形成圖案后的抗蝕劑層，有選擇地緊靠著410刻蝕氮化物、GeO2以及襯墊氧化物直到最初的硅晶片表面620，從而形成柱模610，并且將抗蝕劑層剝除。硅柱710隨后被從最初的硅晶片表面620外延地且有選擇地生長以填充模子610，并且使其表面平面化以形成圖7A-7C中所示的結(jié)構(gòu)。如果圖案520是可以通過例如相移掩模獲得的次光刻寬度，則柱/傳導溝道將是相應的次光刻尺寸。
為了保護硅柱，通過在其頂端刻蝕硅以形成凹陷，然后用TEOS氧化物或LPCVD氧化物810將其填充或形成一層膜，并且再次通過化學/機械拋光使其平面化以形成圖8A-8C中的結(jié)構(gòu)。隨后，如圖9A-9C所示，將剩余的表面氮化物220(圖8A-8C)剝除，最好通過濕刻蝕完成所述的剝除，并且通過水漂洗將剩余的GeO2210(圖8B-8C)去除。
然后，最好是通過化學氣相沉積的方式，施加一個氮化物910的保形層，并且將其用一抗蝕劑層920覆蓋起來，在覆蓋著氮化物的硅柱710的周圍區(qū)域中使所述的抗蝕劑層形成圖案。該氮化物稍后被用于幫助形成無邊界接觸部分，這將在下文中更詳細地討論。然后，如圖10A-10C所示，按照形成圖案后的抗蝕劑層920各向同性地刻蝕保形的氮化物層910，以便在鄰近硅柱的溝槽的底部將氮化物925部分地打開(1010)，隨后將抗蝕劑層剝除。在1010的鄰近柱的氮化物的去除控制著雜質(zhì)開始擴散從而形成一個延伸的雜質(zhì)區(qū)域的位置。
在此時，在處理PMOS晶體管的同時施加封擋掩模1130以遮掩NMOS晶體管。此后，在使用類似的封擋掩模遮掩PMOS晶體管的同時，將對NMOS晶體管執(zhí)行相似的處理。對于本發(fā)明的成功實施來說，NMOS和PMOS的處理次序并不重要?，F(xiàn)在參看圖11A-11C，各向異性地沉積一層硼硅玻璃(BSG，或者是砷硅玻璃，ASG)1110，所述的沉積最好通過等離子體氣相沉積完成，從而將層1110留在凹陷1010中并覆蓋在氮化物925的末端，并且用層1230覆蓋其他的水平的表面。
在這個操作之后是與此類似的處理，沉積覆蓋BSG1110的SiO2隔板1120，以便沿著所述的硅柱將漏極與柵極結(jié)構(gòu)分隔開，并且如果必要的話，隨后進行汲取(dip-out)處理，以便去除殘余的側(cè)壁沉積物。然后，如圖12A-12C所示，用與1130類似的抗蝕劑層1250的封擋掩模以及阻擋層1140和1150覆蓋所得到的結(jié)構(gòu)。然后通過剝離玻璃(lift-off glass)技術(shù)將NMOS(或PMOS)晶體管的部位打開，從而溶解層1130，并且最好再次通過電離的等離子體氣相沉積或PECVD(該方法更易于在水平表面上沉積材料)沉積砷硅玻璃(ASG，或硼硅玻璃BSG)1210，其后是沉積SiO2隔板，以及，如果必要，進行汲取處理。本過程還在硅柱710以及晶體管部位周圍以及抗蝕劑層1130的表面上提供類似的層1230和1240。通過剝離玻璃處理去除抗蝕劑層上的沉積物，從而得到如圖13A-13C所示的結(jié)構(gòu)。
然后，如圖14A-14C所示，在曝露的硅表面形成犧牲氧化物1430并且將其剝除。通過可以將溝道完全包圍的氧化或者CVD、原子層的外延生長或其他類似技術(shù)沿著溝道自對準地形成柵極電介質(zhì)1420。在此時，可以進行熱處理以便從ASG和BSG移動向外擴散的摻雜物區(qū)域1410，從而形成晶體管下部的漏極。這種向外擴散必須最終分別到達植入的區(qū)域160、170。然后，溝槽1430被用如多晶硅的柵極材料填充(與溝道以及柵極電介質(zhì)自對準)以形成柵電極1440(圖15A-15C)，所述的柵電極最初連接在一起而形成完全包圍所述溝道的內(nèi)壁，但是稍后可以通過以下方法被分隔開，即拋光柵電極1440和剩余的摻雜物膜，例如仍然存在的1440，直到氮化物910，并且如圖15A-15C所示，在柵電極材料上在1510處形成凹陷，并且在所述的凹陷中沉積氮化物1530。然后，進一步在柵電極材料上在1510處形成凹陷，并且沉積TEOS然后并將其刻蝕以形成側(cè)壁隔板1520。
然后，如圖16A-16C所示，再次施加抗蝕劑層并使其形成圖案以便在硅柱710的上部、頂蓋氧化物810以及層1230、1240之上形成掩模1610。然后，按照掩模1610進行各向同性的刻蝕，所述的刻蝕用于去除不與硅柱710相鄰的側(cè)壁隔板1520。然后剝除掩模1610并且如圖17A-17C的1710處所示，在多晶硅上的凹陷中沉積氮化物，并且進行刻蝕和/或拋光以便去除氮化物層910的表面區(qū)域并且形成平坦的表面。使用氮化物允許有選擇地刻蝕頂蓋氧化物810以及層1230和1240。如圖18A-18C所示，施加一個抗蝕劑層1810并對其處理以形成帶有孔1910的PMOS漏極植入掩模，如圖19A-19C所示。1920處的植入處理產(chǎn)生一個如圖20C所示的摻雜區(qū)域2010。
所述植入處理完全與上述的漏極摻雜相互獨立，漏極摻雜可以有利地被用來單獨地滿足源極和漏極的特性，例如在晶體管中提供不對稱性。然后將抗蝕劑層剝除，在剩余的凹陷中使用氧化物或TEOS2020(圖21)進行沉積，并且使其表面平面化。
如圖21A-21C所示，在整個器件的表面依次沉積一個氮化物刻蝕停止層2110以及一個氧化物層間電介質(zhì)層2120。然后，如圖22A-22C所示(圖22C是圖22A的截面3-3處的橫截面圖)，使用形成圖案后的抗蝕劑層刻蝕源極接觸開口2210。所述的刻蝕首先刻蝕氧化物2120并停止于氮化物2110，然后有選擇地刻蝕氮化物2110并停止于氧化物頂蓋2020，并且刻蝕氧化物頂蓋2020并停止于硅柱710的植入?yún)^(qū)域2010。應當注意，通過圖15A-15C到圖22A-22C中的過程的熱量傳遞，擴散區(qū)域1410現(xiàn)在已經(jīng)到達了植入的漏極區(qū)域160/170，雖然還可以執(zhí)行額外的退火操作。
圖23C表示了該器件在圖23A的截面4-4處的橫截面圖。柵極接觸開口被有選擇地按照前面的步驟刻蝕(刻蝕氧化物2120，停止在氮化物2110，然后相對于氧化物有選擇地刻蝕氮化物2110和1710，由此在溝道或源極區(qū)域的兩側(cè)形成柵極連接)，只是不刻蝕氧化物頂蓋2020，并且開口2310比氧化物頂蓋2020或者如虛線2320所示的在氧化物頂蓋2020的兩側(cè)形成的分開的開口更寬。因此，任一個接觸結(jié)構(gòu)相對于源擴散區(qū)都是無邊界的。類似的，通過有選擇地刻蝕形成源極接觸開口2330，但是該刻蝕穿過氧化物頂蓋以便接觸到植入?yún)^(qū)域2010，并且刻蝕停止在柵極結(jié)構(gòu)之上，這樣源極接觸部分相對于柵極結(jié)構(gòu)是無邊界的。兩個單獨的接觸部分可以相互獨立地接觸每個柵極區(qū)域1440。
圖24C表示該器件在圖24A中的截面5-5處的橫截面圖，截面5-5可以與或不與圖22A中的截面3-3相一致。再次地，有選擇地按步驟執(zhí)行對漏極接觸部分的開口(在圖24B的平面的后面)的處理步驟以便打開漏極結(jié)構(gòu)的側(cè)壁。然而，在這個情況下，在氮化物刻蝕停止層被打開后，本質(zhì)上由氮化物層910引導對氧化物的有選擇地刻蝕，氮化物層910還用于使該接觸部分與柵電極絕緣，從而形成無邊界的接觸部分，其中通過在已有的絕緣體中或沿著已有的絕緣體形成一個接觸開口，可以形成與一個結(jié)構(gòu)的接觸部分，而不用在相鄰的或下面的結(jié)構(gòu)上提供絕緣體。然后，可以通過在源極、柵極和漏極開口沉積金屬或多晶硅并平面化其表面而完成晶體管的制作。
因此，可以看出本發(fā)明提供了一種垂直傳導溝道的場效應晶體管，所述的場效應晶體管具有位于傳導溝道相對兩側(cè)的兩個柵極，以及一個位于另一個之上的源極和漏極，以便減小占用面積。事實上，對縮小到非常小尺寸的唯一的限制在于以光刻的方法規(guī)定硅柱的圖案，而這一般地受限于光刻曝光工具的分辨率。(雖然通過各種光刻增強或處理技術(shù)，例如，側(cè)壁，可以將該柱做得更窄，但是整個占用面積一般地受限于可以分辨的光刻部件的大小。)像將要結(jié)合本發(fā)明的一優(yōu)選實施例進行解釋的那樣，通過相移曝光技術(shù)，即使這種限制也可以部分地被避免。
另外，本優(yōu)選實施例在與淺溝槽隔離結(jié)構(gòu)的接觸面上是自修剪(self-trimming)且無邊界的，并且，基本上，被刻蝕的以及被沉積的STI結(jié)構(gòu)被用作修剪掩模，并且有選擇地刻蝕限制著溝槽/柱的長度。相對于柵電極來說，與較低的擴散區(qū)的接觸部分是無邊界的，與柵極的接觸部分在上部/第二/源擴散區(qū)之上及其兩側(cè)延伸，在溝道的兩側(cè)或更多個不同的側(cè)面可以形成分開的柵極接觸部分，并且與第二擴散區(qū)的接觸部分相對于柵極結(jié)構(gòu)是無邊界的。進一步地，較低/漏擴散區(qū)在該柱之下延伸，并且在柵極結(jié)構(gòu)之下延伸超出該柱，從而形成鄰近柵極結(jié)構(gòu)的接觸部分，而鄰近柵結(jié)構(gòu)的絕緣體允許通過與它相鄰的一個傳導層形成一個接觸部分。另外，與上部擴散區(qū)的接觸部分可以是自對準的隔板的形式，所述的柱在柵極結(jié)構(gòu)之上延伸，并且第一擴散區(qū)可以用來形成到另一晶體管的一部分間的接觸部分，這將在下文中結(jié)合本發(fā)明的第二實施例進行更詳細的說明。還應當理解，在上面說明的第一實施例中，形成傳導溝道的柱是從一個凹陷中外延生長的，而在第二個實施例中使用刻蝕的方法形成該柱。
現(xiàn)在參看圖25A-25C到圖38A-38C討論第二實施例。顯然，在某些細節(jié)上和本發(fā)明上述的第一實施例有所不同，并且其中的一些可以替代第一實施例中的處理并且反之亦然。例如，在第二個實施例中可以應用上面說明的自對準的源極和漏極的處理方法，因此為了明了起見此處省略了對其進一步的說明。本發(fā)明的第一實施例和第二實施例的主要區(qū)別在于所采用的用于形成溝槽2720的工藝的特性不同，該工藝將在圖27A-27C所示的步驟中為傳導溝道提供圖案。
更具體地說，按照第二實施例，使用相移掩模形成溝槽2720，該相移掩模允許用給定波長的電磁能量以光刻的方法規(guī)定更小的特征尺寸。本領域的技術(shù)人員可以明白，在不使用額外的光刻工藝進行修剪的情況下，這種形成溝槽的技術(shù)將產(chǎn)生具有封閉幾何形狀的溝槽；附圖僅僅表示出了這種形狀的一部分。沿著在這個封閉的幾何形狀，在其他位置可以同時或順序地形成其他晶體管。這是本發(fā)明的第二實施例的一個特征，它特別有利于按照本發(fā)明成對地形成導電類型相反的晶體管(例如，用于倒相器的晶體管)。
如圖25A-25C所示，第二實施例示出了使用具有活性硅層2510的SOI晶片，所述的SOI晶片還帶有已經(jīng)位于適當位置的不同傳導類型的較低的漏擴散區(qū)2520、2520’。施加一個抗蝕劑層并使其形成圖案，并且植入PMOS源極區(qū)域2530。然后將抗蝕劑層剝除，并且施加另一抗蝕劑層并使其形成圖案，并且類似地植入一個NMOS源極區(qū)域2540。對其他極性器件使用類似的工藝。在任何例子中，都可以為雜質(zhì)植入采用一層屏蔽氧化物并且將其剝除。然后，用襯墊氧化物層2550和氮化物層2560覆蓋晶片的表面。
如圖26A-26C所示，以光刻的方法規(guī)定各個晶體管區(qū)域并將它們刻蝕以便形成區(qū)域2610中的淺溝槽，然后最好是通過化學氣相沉積(CVD)將其填充氧化物或其他絕緣材料2620，并且將其表面拋光到氮化物2560。如圖27A-27C所示，施加一個抗蝕劑層2710并使其形成圖案，這種形成圖案最好采用相移掩模完成，以便相應于柱/傳導溝道形狀的位置，有選擇地刻蝕一個窄的溝槽2720至植入的源極2530。將抗蝕劑層剝除并且使用CVD TEOS 2730填充這個溝槽并且如圖28A-28C所示將其拋光到氮化物2560的水平面，并通過相對于氧化物有選擇地濕刻蝕以去除剩余的表面氮化物2560。然后，通過相對于硅有選擇地簡刻蝕(brief etch)的方法，去除襯墊氧化物2550至植入的源極區(qū)域2530，而大部分較厚的TEOS和淺溝槽氧化物2620保持未動(例如，高度/厚度有所減小)，結(jié)果得到圖28A-28C所示的結(jié)構(gòu)。
如圖29A-29C所示，硅被各向異性地有選擇地相對于氧化物進行刻蝕以形成硅柱2910。這最好是作為定時的刻蝕進行，以便在溝槽2930的底部保留初始晶片上的部分硅層2920，其覆蓋著較低的擴散區(qū)2520、2520’。氮化物層3010被沉積，并被按照已形成圖案的抗蝕劑層3020各向同性地刻蝕以形成圖案，以便覆蓋淺溝槽隔離結(jié)構(gòu)2620的邊緣，并且部分地在3020處延伸過溝槽底部2920，如圖30A-30C所示。(應該認識到，除了溝槽外的氮化物覆蓋程度之外，這個結(jié)構(gòu)大體上與圖10A-10C相同。這樣，使用不同的氮化物構(gòu)圖，圖25A-25C到30A-30C的處理就可以替代圖1A-1C到10A-10C的處理，并且反之亦然。)如圖31A-31C所示，額外的氮化物被各向異性地沉積并且被各向同性地刻蝕，這樣沉積的氮化物就被從鄰近硅柱的溝槽壁上剝除下來。在側(cè)壁上氮化物3010近似地還原到它最初的厚度，同時在溝槽的底部提供有氮化物3110以便使柵極結(jié)構(gòu)(將如圖32A-32C所示那樣被形成)與漏極相分隔。通過拋光從表面去除氮化物。在硅柱表面生長犧牲氧化物3210(用于當去除氧化物時清理表面)，并且可以進行帶角度的溝道植入3205，以便如虛線3215所示，在硅柱2910的側(cè)面提供表面雜質(zhì)。由犧牲氧化物調(diào)節(jié)的這種植入，被用來對溝道進行預摻雜，這是因為硅柱是通過刻蝕形成的而不是通過生長形成的，通過生長形成時會有雜質(zhì)被加入其中。在第一實施例中的相應之處可以采用類似的處理。然后，犧牲氧化物3210被剝除。然后最好是通過在含氧氣氛中進行簡單熱處理，在去除了犧牲氧化物的位置形成柵極氧化物或其他絕緣體3220，并且使用導電柵極材料3230重新填充溝槽，結(jié)果得到圖32A-32C所示的結(jié)構(gòu)。
然后，通過有選擇地刻蝕在3310處對柵極材料進行凹陷處理，并且沉積氧化物并將其刻蝕以便形成如圖33A-33C所示的側(cè)壁隔板。如圖34A-34C所示，通過按照以光刻方法規(guī)定的頂蓋掩模3410有選擇地刻蝕，去除與STI鄰近的隔板。這個處理與上述結(jié)合圖16A-16C所說明的處理相類似。然后將抗蝕劑層掩模3410剝除。如圖35A-35C所示，柵極材料3230上的凹陷被用氮化物3510填充并被拋光回原處。然后，通過熱處理，將植入的或擴散的雜質(zhì)區(qū)域2520、2520’以及2530在3520、3530處擴大到伸入硅柱2910的傳導溝道區(qū)域中，同時植入的雜質(zhì)3215被在柱中擴散。應該注意，這種擴散在下部擴散區(qū)3530(2520、2520’)處由柵極氧化物3220以及在上部擴散區(qū)3520(2530)處由側(cè)壁3320(以及柵極氧化物3220)與柵極多晶硅3230隔離開來。
以與上面結(jié)合圖22A-22C、23A-23C以及24A-24C詳細討論的方式相類似的方式，分別使用抗蝕劑層3610、3710以及3810如圖36A-36C、37A-37C以及38A-38C所示形成源極、柵極和漏極接觸開口3620、3720、3820。再次地，通過有選擇地刻蝕STI結(jié)構(gòu)的氧化物形成漏極接觸開口，并且所述的開口在與STI材料的接觸面內(nèi)沿著氮化物側(cè)壁3010前進。此外，如本發(fā)明的第一實施例，通過有選擇地刻蝕氮化物和/或氧化物，可以將柵極和源極開口分隔開，并且光刻圖案形成的配準即使對于極小的尺寸來說也不是至關重要的，按照本發(fā)明的第二實施例，可以通過相移掩模圖案形成和/或在上文中暗指的其他光刻或處理技術(shù)將晶體管縮小到這種極端小的尺寸。
除此之外，作為常見的情況，可能希望形成與兩個相鄰晶體管的漏極的單一接觸部分，或者(例如，作為用于倒相電路的一個輸出連接)與晶體管漏極和其他類型的鄰近器件的一個電極的單一接觸部分。在這種情況下，在晶體管和其他晶體管或其他器件(在任何情況中，它們都通過氮化物側(cè)壁3010絕緣)之間不需要淺溝槽隔離，并且如圖39A和39B所示，STI結(jié)構(gòu)的整個寬度可以被刻蝕，并且可以使用導體3910，例如鎢，填充凹陷。如在本發(fā)明的第一實施例中那樣，上面說明的所有連接都是無邊界的。
在前面的說明中，可以看出本發(fā)明提供了一種垂直的場效應晶體管結(jié)構(gòu)，所述的場效應晶體管具有兩個可能相互無關的柵極，并且可以在晶片上極小的區(qū)域內(nèi)形成?？梢钥煽康夭⑶乙暂^大的光刻曝光配準容差形成源極、柵極以及漏極的連接，從而提高了產(chǎn)量。
雖然使用兩個可以部分互換的實施例說明了本發(fā)明，本領域的技術(shù)人員可以理解，本發(fā)明還能夠以落在所附的權(quán)利要求的主旨和范圍內(nèi)的改型的方式加以實現(xiàn)。
工業(yè)可行性本發(fā)明適用于半導體器件的制造，并且更具體地說，適用于非常高密度的半導體集成電路的制造。
權(quán)利要求
1.一種垂直場效應晶體管，包括半導體柱傳導溝道，在與所述的半導體柱相鄰的溝槽中的柵電極，在所述的半導體柱的對面，并且與所述的柵電極相鄰的絕緣層，位于在所述的溝槽中的所述柵電極之上且與所述半導體柱相鄰的側(cè)壁，在所述的溝槽中位于所述的柵電極之上并且與所述的側(cè)壁相鄰的絕緣材料，所述的絕緣材料相對于所述的側(cè)壁以及所述的半導體柱可以被有選擇地刻蝕。
2.如權(quán)利要求1所述的垂直場效應晶體管，進一步包括與所述的絕緣材料層相鄰并且位于所述垂直晶體管周圍的隔離材料，所述的隔離材料可以相對于所述的絕緣層被有選擇地刻蝕。
3.如權(quán)利要求2所述的垂直場效應晶體管，進一步包括在與所述的絕緣材料相鄰的所述的隔離材料內(nèi)的開口中形成的與在所述的柱的末端的傳導區(qū)域的接觸部分。
4.如權(quán)利要求1所述的垂直場效應晶體管，進一步包括形成于到所述的柱的一端的一個開口中的接觸部分，以及形成于鄰近所述的柱并且在所述的柱之上延伸的開口中的與所述的柵結(jié)構(gòu)的接觸部分，并且通過所述的柱上的絕緣側(cè)壁與所述的柱絕緣。
5.如權(quán)利要求1所述的垂直場效應晶體管，進一步包括在所述的溝槽中位于所述的柵結(jié)構(gòu)與所述的溝槽的一個底之間的隔板。
6.一種集成電路裝置，包括圍繞著襯底上晶體管的位置的隔離材料，形成于所述的晶體管位置上的，且具有形成于一個溝槽中的柵電極結(jié)構(gòu)的垂直場效應晶體管，在所述的溝槽中位于所述的隔離材料與所述的柵電極結(jié)構(gòu)之間的絕緣材料層，所述的隔離材料相對于所述的絕緣層可以被有選擇地刻蝕，以及沿著所述的絕緣材料層與所述的隔離材料的接觸面形成的接觸開口。
7.如權(quán)利要求6所述的裝置，其中所述的柵結(jié)構(gòu)包括兩個在一個傳導溝道的相對兩側(cè)延伸的柵電極。
8.如權(quán)利要求6所述的裝置，進一步包括一個形成于與所述的絕緣材料相鄰的所述的隔離材料內(nèi)、并且延伸到在所述的柱之下延伸的傳導區(qū)域的所述接觸開口中的接觸部分。
9.如權(quán)利要求6所述的裝置，進一步包括形成于到所述的柱的一端的一個開口中的接觸部分，以及形成于鄰近所述的柱并且在所述的柱之上延伸的開口中的與所述的柵結(jié)構(gòu)的接觸部分，并且所述的接觸部分通過所述的柱上的絕緣的側(cè)壁與所述的柱絕緣。
10.如權(quán)利要求6所述的裝置，進一步包括在所述的溝槽中位于所述的柵結(jié)構(gòu)與所述溝槽的一個底之間的隔板。
11.一種制作包括場效應晶體管的半導體器件的方法，所述的方法包括如下的步驟在第一絕緣材料體中的一個溝槽內(nèi)形成一個半導體柱，所述的溝槽延伸到一半導體材料層，在所述的溝槽的壁上形成一第二絕緣材料層，以及有選擇地穿過所述的第一絕緣材料，并且與所述的第二絕緣材料相鄰，刻蝕一個到所述的半導體材料的接觸開口。
12.如權(quán)利要求11所述的方法，進一步包括如下的步驟形成一個相鄰于所述的柱的側(cè)壁的柵結(jié)構(gòu)，在所述的柵結(jié)構(gòu)以及所述的柱之上形成可以有選擇地刻蝕的材料的層和/或側(cè)壁，以及通過有選擇地刻蝕分別位于所述的柱之上的以及鄰近所述的柱的所述層，形成到所述的柱的一端以及所述的柵結(jié)構(gòu)的接觸開口。
13.如權(quán)利要求11所述的方法，進一步包括如下的步驟通過一犧牲材料層的厚度規(guī)定所述的柱的高度。
14.如權(quán)利要求13所述的方法，其中所述的犧牲材料是氧化鍺。
15.如權(quán)利要求11所述的方法，其中所述的形成所述的柱的步驟是在一個溝槽中通過半導體的外延生長進行的。
16.如權(quán)利要求11所述的方法，其中所述的形成所述的柱的步驟是通過刻蝕一半導體材料層進行的。
17.如權(quán)利要求11所述的方法，進一步包括如下的步驟通過隔離結(jié)構(gòu)之間的距離來限制所述的柱的尺寸。
18.一種晶體管，包括一個襯底，第一擴散區(qū)，在所述的第一擴散區(qū)之上的第二擴散區(qū)，在所述的第一擴散區(qū)與所述的第二擴散區(qū)之間垂直延伸的溝道，在所述的溝道的至少一側(cè)延伸的一個柵結(jié)構(gòu)，以及相對于所述的柵結(jié)構(gòu)來說是無邊界的與所述第一擴散區(qū)的接觸部分。
19.如權(quán)利要求18所述的晶體管，其中所述的晶體管是垂直的晶體管，并且其中所述的第一擴散區(qū)形成于所述的襯底上，并且所述的第二擴散區(qū)形成在溝道上。
20.如權(quán)利要求18所述的晶體管，其中所述的柵在所述的溝道的兩側(cè)延伸。
21.如權(quán)利要求19所述的晶體管，其中與所述的柵的一接觸部分在所述的第二擴散區(qū)之上以及所述的第二擴散區(qū)的兩側(cè)延伸。
22.如權(quán)利要求19所述的晶體管，進一步包括與所述的柵結(jié)構(gòu)在所述的溝道的不同側(cè)的分離的部分相接觸的分離的接觸部分。
23.如權(quán)利要求18所述的晶體管，中所述的柵結(jié)構(gòu)在所述的溝道的至少三個側(cè)面延伸。
24.如權(quán)利要求18所述的晶體管，進一步包括與所述第二擴散區(qū)的接觸部分，相對于所述的柵結(jié)構(gòu)來說該接觸部分是無邊界的。
25.如權(quán)利要求18所述的晶體管，其中所述的晶體管包括一個具有一個邊的單晶硅的柱。
26.如權(quán)利要求25所述的晶體管，其中所述的柱包括所述的第一擴散區(qū)、所述的溝道和所述的第二擴散區(qū)，以及相鄰所述柱而延伸的所述柵結(jié)構(gòu)。
27.如權(quán)利要求26所述的晶體管，其中所述的第一擴散區(qū)延伸到所述的柱的下面的單晶硅內(nèi)，并且延伸到所述的柵結(jié)構(gòu)之下以便形成鄰近所述的柵結(jié)構(gòu)的接觸部分。
28.如權(quán)利要求26所述的晶體管，進一步包括與所述的柵結(jié)構(gòu)相鄰的一絕緣體，其中與所述的第一擴散區(qū)的接觸部分包括鄰近所述的絕緣體的傳導層。
29.如權(quán)利要求26所述的晶體管，其中所述的柵結(jié)構(gòu)相對于所述的第二擴散區(qū)來說是無邊界的。
30.如權(quán)利要求26所述的晶體管，其中與所述的第二擴散區(qū)的所述的接觸部分包括相對所述的邊自對準的隔板。
31.如權(quán)利要求26所述的晶體管，其中所述的柱延伸到所述的柵結(jié)構(gòu)之上。
32.如權(quán)利要求18所述的晶體管，進一步包括一個隔離結(jié)構(gòu)，其中所述的晶體管相對于所述的隔離結(jié)構(gòu)自對準。
33.如權(quán)利要求18所示的晶體管，進一步包括在所述的第一擴散區(qū)與形成第二晶體管的一部分的另一個擴散區(qū)之間的接觸部分，其中所述的第一擴散區(qū)與所述的另一個擴散區(qū)之間的接觸部分在所述的第一晶體管與所述的第二晶體管之間的絕緣物上延伸。
34.如權(quán)利要求33所述的晶體管，其中所述的絕緣物包括一個被刻蝕并且被沉積的隔離結(jié)構(gòu)。
35.如權(quán)利要求32所述的晶體管，其中所述的襯底包括具有掩埋的氧化物隔離物的SOI，并且其中所述的絕緣物包括所述的掩埋的氧化物隔離物。
36.如權(quán)利要求33所述的晶體管，其中所述的第一晶體管以及所述的第二晶體管包括一個倒相器，并且其中與所述的第一擴散區(qū)的所述接觸部分就是與所述的倒相器的接觸部分。
37.如權(quán)利要求18所述的晶體管，其中所述的柵結(jié)構(gòu)包括完整地包圍著所述的溝道、并通過一個電介質(zhì)層與之分隔開的連續(xù)的內(nèi)壁。
38.如權(quán)利要求18所述的晶體管，其中所述的柵結(jié)構(gòu)相對于所述的溝道自對準。
39.如權(quán)利要求18所述的晶體管，其中所述的第一擴散區(qū)包括與所述的第二擴散區(qū)分別地提供的摻雜物質(zhì)。
40.如權(quán)利要求18所述的晶體管，其中所述的溝道具有次光刻寬度。
41.如權(quán)利要求18所述的晶體管，其中所述的第一擴散區(qū)包括由電介質(zhì)材料覆蓋的頂面和側(cè)面，在所述的頂面上至少穿過一部分電介質(zhì)材料的無邊界的開口，以及形成于所述的開口內(nèi)的第一擴散區(qū)接觸部分。
42.如權(quán)利要求18所述的晶體管，其中所述的第二擴散區(qū)包括覆蓋有電介質(zhì)材料的頂面以及側(cè)面，在所述的頂面上至少穿過一部分電介質(zhì)材料的無邊界的開口，以及形成于所述的開口內(nèi)的第二擴散區(qū)接觸部分。
43.如權(quán)利要求18所述的晶體管，其中所述的柵結(jié)構(gòu)包括覆蓋有電介質(zhì)材料的頂面、底面以及側(cè)面，在所述的頂面上至少穿過一部分的電介質(zhì)材料無邊界的開口，以及形成于所述的開口內(nèi)的柵接觸部分。
44.如權(quán)利要求18所述的晶體管，其中所述的第一擴散區(qū)、所述的第二擴散區(qū)以及所述的柵結(jié)構(gòu)都包括一個無邊界的接觸部分。
全文摘要
一種特別適合于高密度集成的垂直場效應晶體管結(jié)構(gòu)，包括兩個位于一個半導體柱的相對兩側(cè)的可能相互無關的柵極結(jié)構(gòu)，所述的半導體柱是通過刻蝕或外延生長而形成的。柵極結(jié)構(gòu)被包圍在絕緣材料中，所述的絕緣材料相對于包圍著該晶體管的隔離材料可以被有選擇地刻蝕。通過相對于絕緣材料有選擇地刻蝕隔離材料，可以形成與該柱的較低一端(例如，晶體管的漏極)的接觸部分。該柱的上部覆蓋著由可選擇地刻蝕的材料構(gòu)成的頂蓋以及側(cè)壁，因此可以用好的配準容差通過有選擇地刻蝕形成柵極和源極的接觸開口。由隔離區(qū)域間的距離以及有選擇的刻蝕規(guī)定該柱在平行于芯片表面的方向上的尺寸，由犧牲層的厚度規(guī)定該柱的高度。
文檔編號H01L27/088GK1547776SQ02816755
公開日2004年11月17日 申請日期2002年8月29日 優(yōu)先權(quán)日2001年8月31日
發(fā)明者古川俊治, M·C·哈基, S·J·霍姆斯, D·V·霍拉克, J·M·里斯, W·H·L·馬, P·A·拉比杜, L 馬, 哈基, 拉比杜, 里斯, 霍姆斯, 霍拉克 申請人:國際商業(yè)機器公司